KR20110113822A - 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법 - Google Patents
결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법 Download PDFInfo
- Publication number
- KR20110113822A KR20110113822A KR1020100033113A KR20100033113A KR20110113822A KR 20110113822 A KR20110113822 A KR 20110113822A KR 1020100033113 A KR1020100033113 A KR 1020100033113A KR 20100033113 A KR20100033113 A KR 20100033113A KR 20110113822 A KR20110113822 A KR 20110113822A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- bonding layer
- layer
- light emitting
- emitting device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 206
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000013078 crystal Substances 0.000 title description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 229910052594 sapphire Inorganic materials 0.000 claims description 23
- 239000010980 sapphire Substances 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 106
- 230000008569 process Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 4
- -1 Ni / Au Chemical class 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052878 cordierite Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052839 forsterite Inorganic materials 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명의 일 실시예에 따르면, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 그 상부에 형성된 기판 어셈블리에 있어서,
상기 기판 어셈블리는 제1 기판, 제2 기판 및 그 사이에 개재된 본딩층을 포함하며, 상기 본딩층의 열 팽창률은 상기 제1 기판 및 상기 제2 기판의 열 팽창률보다 작거나 같은 것을 특징으로 한다.
상기 기판 어셈블리는 제1 기판, 제2 기판 및 그 사이에 개재된 본딩층을 포함하며, 상기 본딩층의 열 팽창률은 상기 제1 기판 및 상기 제2 기판의 열 팽창률보다 작거나 같은 것을 특징으로 한다.
Description
본 발명은 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자 제조 방법에 관한 것이며, 보다 구체적으로는 본딩층을 포함하는 결정 성장용 기판 어셈블리 및 상기 기판 어셈블리를 이용한 발광소자의 제조 방법에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 또한, 이러한, 이종기판으로는 예컨대, 사파이어 기판이 사용되고 있다. 즉, MOCVD 법에 의해서 질화물 반도체를 제조하는 경우에는, 성장용 기판으로서 사파이어 기판을 설치한 반응실 내에, 반응 가스로서 유기 금속 화합물 가스를 공급하고, 결정 성장 온도를 약 900℃~1100℃의 고온으로 유지하여, 사파이어 기판 상에 GaN 반도체 결정의 에피텍셜 층을 성장시킨다.
한편, 성장 기판으로서 상용화된 기판의 크기는 약 2 인치이나, 대량 생산 및 제조비 절감 등의 이유로 기판의 크기는 점점 커지고 있는 추세이다.
그런데, 결정 성장을 시킬 때, 온도에 따른 기판의 휘어짐을 고려하여야 하기 때문에, 기판의 크기를 증가시킬수록, 기판의 두께도 점점 두꺼워지게 된다.
이에 따라, 결정 성장 완료 후에, 각각 개별 칩 단위로 성장 기판을 절단하는 다이싱 공정을 위해서는, 래핑(lapping) 공정을 거쳐 기판의 두께를 예컨대, 2 인치 기판의 경우, 두께를 450㎛에서 100㎛로 줄여야 하는데, 기판의 크기 및 그 두께가 증가할수록 이러한 공정에는 더 많은 시간과 비용이 소요되게 된다.
또한, 결정 성장시, 기판의 두께가 두꺼우면, 기판상에서 온도의 편차가 증가하게 되고, 예컨데, 기판 상부와 하부의 큰 온도차이로 인하여, 기판에 크랙이 발생할 우려가 있다.
따라서, 발광소자의 성장용 기판의 크기 및 두께가 증가하더라도, 발광소자의 제조 공정 중 과도한 시간 및 비용이 증가되지 않도록 하며, 결정 성장시 기판의 크랙을 방지할 수 있는 결정 성장용 기판 어셈블리가 요구된다.
본 발명은 발광소자 성장용 기판의 크기 및 두께가 증가하더라도 다이싱 및 래핑 공정을 위하여 많은 시간과 비용을 필요로 하지 않을뿐더러, 결정 성장과정에서의 기판 온도의 편차로 인한 크랙 발생이 방지되는 기판 어셈블리 및 이를 이용한 발광소자 제조방법을 제공하고자 한다.
본 발명의 일측면에 따르면, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 그 상부에 형성된 기판 어셈블리에 있어서,
상기 기판 어셈블리는 제1 기판, 제2 기판 및 그 사이에 개재된 본딩층을 포함하며, 상기 본딩층의 열 팽창률은 상기 제1 기판 및 상기 제2 기판 중 적어도 하나의 열 팽창률보다 작거나 같은 것을 특징으로 한다.
바람직하게, 상기 기판 어셈블리는, 상기 제1 기판 및 상기 제2 기판이 동종 기판인 것을 특징으로 한다.
바람직하게, 상기 기판 어셈블리는, 상기 동종 기판이 사파이어 기판인 것을 특징으로 한다.
바람직하게, 상기 기판 어셈블리는, 상기 본딩층이 질화물 반도체, 산화 실리콘(SiOx), 질화 실리콘(SiNx) 및 이의 혼합물, 또는 Ti, Cr, Ni, Cu, W, Au 및 Ag 등의 금속이나 합금 중 적어도 하나에 의해 제조되는 것을 특징으로 한다.
바람직하게, 상기 기판 어셈블리는, 상기 본딩층이 PECVD, 스퍼터링 또는 도금법에 의하여 상기 제1 기판 및 상기 제2 기판중 적어도 하나의 기판 상면에 형성되는 것을 특징으로 한다.
본 발명의 다른 일측면에 따른 발광소자의 제조방법은,
제1 기판 및 제2 기판을 마련하는 단계;
상기 제1 기판 및 상기 제2 기판 중 적어도 하나의 기판상에 본딩층을 형성하는 단계;
상기 본딩층을 매개하여 상기 제1 기판 및 상기 제2 기판을 상호 접합하는 단계;
상기 제1 기판의 상부에 반도체 적층 구조체를 형성하는 단계;
상기 본딩층 및 상기 제2 기판을 제거하는 단계; 및
상기 제1 기판을 원하는 두께로 연마하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 발광소자의 제조방법은, 상기 제1 기판 및 상기 제2 기판이 동종 기판인 것을 특징으로 한다.
바람직하게, 상기 발광소자의 제조방법은, 상기 제1 기판 및 상기 제2 기판이 사파이어 기판인 것을 특징으로 한다.
바람직하게, 상기 발광소자의 제조방법은, 상기 본딩층이 질화물 반도체, 산화 실리콘(SiOx), 질화 실리콘(SiNx) 및 이의 혼합물, 또는 Ti, Cr, Ni, Cu, W, Au 및 Ag 등의 금속이나 합금 중 적어도 하나에 의해 제조되는 것을 특징으로 한다.
바람직하게, 상기 발광소자의 제조방법은 상기 본딩층이 PECVD, 스퍼터링 또는 도금법 중 어느 하나에 의해 형성되는 것을 특징으로 한다.
바람직하게, 상기 발광소자의 제조방법은, 소정 크기로 상기 제1 기판을 다이싱하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 발광소자 성장용 기판의 크기 및 두께가 증가하더라도 다이싱 및 래핑 공정을 위하여 많은 시간과 비용이 요구되지 않으며, 결정 성장과정 중 기판의 온도 편차로 인한 기판 크랙의 발생이 방지되는 발광소자 성장용 기판 어셈블리가 제공된다.
도 1은 본 발명의 일 실시예에 따른 기판 어셈블리를 설명하기 위한 단면도이다.
도 2 내지 4는 본 발명의 일 실시예에 따른 기판 어셈블리를 제조하기 위한 과정을 설명하기 위한 도면들이다.
도 5는 본 발명의 일 실시예에 따라 그 상면에 반도체 적층 구조체가 형성된 기판 어셈블리를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 소자를 제조하기 위한 과정을 설명하기 위한 흐름도이다.
도 2 내지 4는 본 발명의 일 실시예에 따른 기판 어셈블리를 제조하기 위한 과정을 설명하기 위한 도면들이다.
도 5는 본 발명의 일 실시예에 따라 그 상면에 반도체 적층 구조체가 형성된 기판 어셈블리를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 소자를 제조하기 위한 과정을 설명하기 위한 흐름도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하의 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 기판 어셈블리를 설명하기 위한 단면도이다.
도 1을 참조하면 본 발명의 일 실시예에 따른 기판 어셈블리(400)는 제1 기판(210), 제2 기판(220) 및 본딩층(300)을 포함하며, 상기 기판 어셈블리 상부에는 N형 반도체층(123), 활성층(125), P형 반도체층(127), P형 전극패드(130) 및 N형 전극 패드(133), 버퍼층(150)이 형성될 수 있다.
여기서, 제1 기판(210)은 발광 소자를 고밀도로 실장할 수 있는 기판이면 어느 것이나 가능하다. 제한적이지는 않으나, 예를 들어, 제1 기판(210)은 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic) 및 사파이어(sapphire) 중 적어도 하나의 재료로 제조될 수 있다.
또한, 제2 기판(220)은 상기 제1 기판(210)과 동일하거나 상이한 재료로 형성될 수 있다. 다만, MOCVD법에 의한 에피텍셜 성장 공정의 고온 암모니아 분위기 중의 안정성이 우수하기 때문에, 제1 및 제2 기판(210, 220)은 육방 정계의 구조를 갖는 사파이어 기판으로 제조되는 것이 바람직하다. 이하, 제1 및 제2 기판(210, 220)은 동일 재료(예를들어, 사파이어)로 제조된 기판인 것으로 한다.
또한, 제1 기판 및 제2 기판(210, 220)의 크기는 약 2 내지 6 인치로서 서로 동일하며, 제1 기판 및 제2 기판(210, 220)의 두께는 고온에 의한 기판의 휨을 고려하여, 크기가 약 4 내지 6 인치인 경우 그 두께는 약 450㎛ 이상이 되고, 크기가 약 2 인치인 경우 두께는 약 240㎛ 가 되도록 함이 바람직하다.
또한, 본딩층(300)은 상기 제1 기판 및 제2 기판(210, 220) 사이에 형성되어, 제1 기판 및 제2 기판(210, 220)을 상호 접합시키는 접착층이다. 또한, 본딩층(300)은 MOCVD 법에 의한 결정 성장시 온도를 흡수하여 성장기판(210, 220)의 온도편차를 줄여주는 역할을 할 수 있다. 본딩층(300)에 대하여는 후술하기로 한다.
또한, N형 반도체층(123)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(127)은 P형 AlxInyGa1 -x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. N형 반도체층(123)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C등이 사용될 수 있다. 그리고, P형 반도체층(127)은 예를 들면, Zn, Mg 또는 Be과 같은 도펀트가 첨가되어 형성될 수 있다.
이들 반도체층(123, 127)은 유기금속 기상증착법(MOCVD), 분자빔 성장법(MBE), 또는 하이브리드 기상증착법(HVPE)과 같은 공지의 증착공정을 이용하여 성장될 수 있다.
또한, P형 반도체층(127) 상부에는 Ni/Au, ITO, TCO 또는 ZnO 등의 금속 또는 금속산화물로 이루어진 투명전극층(미도시)이 형성될 수 있으며, 그 투명전극층 윗면 일부 영역에 P형 전극패드(130)가 형성될 수 있다.
또한, 활성층(125)은 메사(mesa) 형성에 의해 N형 반도체층(123)의 일부 영역 위에 한정적으로 형성되며, 활성층(125) 위로는 전술한 P형 반도체층(127)이 형성된다. 따라서, N형 반도체층(123)의 상면 일부 영역은 활성층(125)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. 그리고, 그 노출된 부분에는 N형 전극패드(133)가 형성될 수 있다.
활성층(125)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 활성층(125)을 이루는 물질의 종류에 따라 발광셀(200)에서 추출되는 발광 파장이 결정된다. 활성층(125)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 일반식 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.
또한, 기판 어셈블리(400)와 N형 반도체층(123) 사이에는 버퍼층(150)이 개재될 수 있다. 버퍼층(150)은 그 상부에 형성될 반도체층들과 제1 기판(210)) 사이의 격자 불일치를 완화하기 위해 사용된다. 또한, 제1 기판(210)이 사파이어와 같이 절연성인 경우, 버퍼층(150)은 도전성 물질로 형성될 수 있고, 반면, 제1 기판(210)이 전도성인 경우, 버퍼층(150)은 제1 기판(210)과 반도체 적층 구조체(120)를 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성되며, 예컨대, AlN, GaN 등의 질화물로 형성될 수 있다.
이하, 도 2 내지 4를 참조하여, 본 발명의 일 실시예에 따른 기판 어셈블리를 제조하기 위한 과정을 설명하기로 한다.
도 2를 참조하면, 제1 기판(210) 상면에 본딩층(300)이 형성된다. 또한, 제1 기판(210) 상면은 물론 제2 기판(220) 상면에도 본딩층(300)이 형성될 수 있다. 즉, 도 3에는, 제1 기판 및 제2 기판 상면 모두에 본딩층(300)이 형성된 것으로 도시하였다.
이때, 본딩층(300)의 재료로는, AlInGaN 등의 질화물 반도체, SiO2와 같은 산화 실리콘(SiOx) 및 Si3N4와 같은 질화 실리콘(SiNx) 등과 이의 혼합물, 또는 Ti, Cr, Ni, Cu, W, Au 및 Ag 등의 금속이나 합금, 또는 다른 절연체 중에서 적어도 하나를 선택할 수 있다.
다만, 본딩층(300)을 구성하는 재료를 선정함에 있어서는, 본딩층(300)의 열 팽창률이 제1 기판 및 제2 기판(210, 220), 즉, 사파이어 기판의 열팽창률과 동일하거나, 바람직하게는 사파이어 기판보다 작은 물질을 선택하는 것이 좋다. 이는, 결정 성장을 위한 챔버 내의 온도가 올라감에 따라 사파이어 기판이 질화물 반도체 쪽으로 휘는 현상이 있을 수 있는데, 본딩층(300)이 온도를 흡수하여 사파이어 기판의 온도편차를 줄여주며 기판이 휘는 현상을 방지하거나 사파이어 기판 내의 크랙발생을 방지하기 위함이다. 아울러, 이렇게 함으로써, 상온에서 기판이 질화물 반도체 바깥쪽으로 휘는 현상을 방지할 수 있다.
예컨데, 사파이어의 열팽창계수는 6~8(um/m·K), SiC는 4.3(um/m·K), AlN는 4.5(um/m·K), GaN는 5.59 (um/m·K)이다.
또한, 본딩층(300)은 PECVD나 스퍼터링, 도금 등의 공정을 통하여 기판(210 또는 220) 상면에 형성될 수 있다.
다음으로, 도 3 및 4를 참조하면, 제1 기판 및 제2 기판(210, 220)을 본딩층(300)을 매개로 상호 접합하여 기판 어셈블리(400)를 제조할 수 있다.
구체적으로는, 제1 및 제2 기판(210, 220) 모두의 상면에 본딩층(300)이 형성된 경우, 본딩층(300)이 형성된 기판의 상면을 서로 대향 배치하고, 또는, 한쪽 기판에만 본딩층(300)이 형성된 경우에는, 본딩층(300)이 형성된 면을 다른 기판의 일면에 대향시켜 배치한 후, 양 기판(210, 220)을 고온 및/또는 고압 하에서 접착시킬 수 있다. 예를들어, 본딩층(300)이 Au로 형성되는 경우, 양 기판(210, 220)을 접착하는 과정에서 고압으로 가열할 때, 금속(Au)의 녹는점(약 400도) 이하의 온도에서 가열하더라도 양 기판(210, 220)의 접착이 가능할 수 있다.
도 7은 본 발명의 일 실시예에 따른 발광소자의 제조 방법을 설명하기 위한 흐름도이다. 다만, 이하의 설명에서 기재된 발광소자의 제조방법의 각 단계는 실시예에 따라서 일부 생략되거나 순서가 바뀔 수도 있음을 당업자는 이해할 것이다.
먼저, 제1 및 제2 기판(210, 220)을 마련한다(S710). 여기서, 제1 기판(210)은 발광 소자를 고밀도로 실장할 수 있는 기판이면 어느 것이나 가능하다. 제한적이지는 않으나, 예를 들어, 제1 기판(210)은 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic) 및 사파이어(sapphire) 중 적어도 하나의 재료를 선택하여 제조할 수 있다.
또한, 제2 기판(220)은 상기 제1 기판(210)과 동일하거나 상이한 재료로 형성할 수 있다.
또한, 제1 기판 및 제2 기판(210, 220)의 크기는 약 2 내지 6 인치이며, 예를들어, 직경이 약 2 내지 6인치인 사파이어 잉곳을 일정 두께로 절단하여 준비할 수 있다. 이때, 제1 및 제2 기판(210, 220)의 두께는 기판 크기에 따라 달라지는데, 고온에 의한 기판의 휨을 고려하여, 크기가 약 4 내지 6 인치인 경우 그 두께는 약 450㎛ 이상이 되고, 크기가 약 2 인치인 경우 두께는 약 240㎛ 가 되도록 함이 바람직하다.
다음으로, 제1 및 제2 기판(210) 중 적어도 하나의 기판상에 본딩층(300)을 형성한다(S720). 여기서, 본딩층(300)의 재료로는, AlInGaN 등의 질화물 반도체, SiO2와 같은 산화 실리콘(SiOx) 및 Si3N4와 같은 질화 실리콘(SiNx) 등과 이의 혼합물, 또는 Ti, Cr, Ni, Cu, W, Au 및 Ag 등의 금속이나 합금, 또는 다른 절연체 중 적어도 하나를 선택할 수 있다.
다만, 본딩층(300)을 구성하는 재료를 선정함에 있어서는, 열 팽창률을 제1 기판 및 제2 기판(210, 220), 즉, 사파이어 기판과 동일하거나, 바람직하게는 사파이어 기판보다 작은 물질을 선택하는 것이 바람직하다. 이는, 결정 성장을 위한 챔버내의 온도가 올라감에 따라 사파이어 기판이 질화물 반도체 쪽으로 휘는 현상이 있을 수 있는데, 이를 방지하기 위함이다.
다른 실시예로는, 본딩층(300)을 구성하는 재료에 있어서, 열 팽창률을 기판상에 형성되는 질화갈륨층(반도체층)의 열 팽창률과 실질적으로 같거나, 큰 물질을 선택할 수 있다. 이는 결정 성장을 위한 챔버내의 온도가 올라감에 따라 성장기판이 질화물 반도체 쪽으로 휘는 현상이 있을 수 있는데, 이를 방지하기 위함이다.
따라서, 본딩층(300)의 열 팽창계수는 기판(210)의 상부에 형성되는 반도체층의 열팽창계수 이상이고 기판(210 또는 220)의 열 팽창계수 이하가 되도록 본딩층(300)의 재료를 선택하는 것이 바람직하다.
또한, 본딩층(300)은 PECVD나 스퍼터링, 도금 등의 공정을 통하여 기판(210 및/또는 220) 상면에 형성될 수 있다.
다음으로, 본딩층(300)을 매개하여 제1 기판(210)과 제2 기판(220)을 상호 접합한다(S730). 즉, 제1 및 제2 기판(210, 220) 상면 모두에 본딩층(300)이 형성된 경우라면, 본딩층(300)이 형성된 기판의 상면을 서로 대향 배치한 후, 또는, 한쪽 기판에만 본딩층(300)이 형성된 경우에는, 본딩층(300)이 형성된 면을 다른 기판의 일면에 대향시켜 배치한 후, 양 기판(210, 220)을 고온 및/또는 고압 하에서 접착시킬 수 있다. 이렇게 함으로써, 양 기판(210, 220)이 본딩층(300)에 의해 접합된 기판 어셈블리(400)가 형성된다.
다음으로, 상기 기판 어셈블리(400) 상부에 반도체 적층 구조체(120)를 형성한다(S740). 다만, 격자 부정합을 완화하기 위하여 N형 반도체층(123)과 제1 기판(210) 사이에는 버퍼층(150)을 형성할 수도 있다. 여기서, 버퍼층(150)은 제1 기판(210)이 사파이어와 같은 절연성 물질인 경우 도전성 물질로 형성될 수 있고, 제1 기판(210)이 전도성인 경우 예를들어, 통상 수십 nm의 두께를 갖는 GaN 또는 AIN 등의 절연물질 또는 반절연물질로 형성될 수 있다.
이렇게 형성된 버퍼층(150) 상부에 N형 반도체층(123), 활성층(125) 및 P형 반도체층(127)을 순서대로 적층하여 반도체 적층구조체(120)를 형성할 수 있다.
여기서, N형 반도체층(123)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있고, 또한, P형 반도체층(127)은 P형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 이들 반도체층(123, 127)은 유기금속 기상증착법(MOCVD), 분자빔 성장법(MBE), 또는 하이브리드 기상증착법(HVPE)과 같은 공지의 증착공정을 이용하여 성장될 수 있다. 또한, 실시예에 따라, P형 반도체층(127)의 상부에는 Ni/Au, ITO, TCO 또는 ZnO 등의 금속 또는 금속산화물로 이루어진 투명전극층(미도시)을 형성할 수도 있다.
다음으로, 에칭이나 레이저 조사 방법 등을 이용하여 본딩층(200)과 그 하면에 접착된 제2 기판(220)을 기판 어셈블리(400)로부터 제거한다(S750). 구체적으로, 반도체 적층 구조체(120)가 그 상면에 형성된 기판 어셈블리(400)의 일부를 에칭 용액에 침지시켜, 본딩층(300)이 에칭되도록 함으로써, 기판 어셈블리(400)로부터 본딩층(300)과 제2 기판(200)을 동시에 분리하거나, 제2 기판(200)과 본딩층(300)에 순서대로 레이저를 조사시켜 본딩층(300)과 제2 기판(200)을 기판 어셈블리(400)로부터 분리할 수 있다. 다만, 본 발명의 범위가 본딩층(300)과 제2 기판(220)을 제거하는 특정 방법으로 제한되는 것은 아니다.
다음으로, 래핑 공정을 통하여 제1 기판(210)의 하면을 원하는 두께로 얇게 연마하고, 다이싱(Dicing) 공정을 통하여, 복수개의 반도체 적층 구조체(120)들을 포함하는 제1 기판(210)을 개별 발광 소자 단위(도 6 참조)로 절단하여, 복수개의 발광소자를 동시에 제조할 수 있다(S760).
이상, 본 발명의 몇몇 실시예들에 대해 예시적으로 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능할 것이다. 따라서 앞서 설명된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 단지 더 잘 이해할 수 있도록 설명하기 위한 것으로 이해되어야 한다. 본 발명의 권리 범위는 이러한 실시예들에 의해 한정되지 않으며, 아래 청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
123: N형 반도체 125: 활성층
127: P형 반도체 150: 버퍼층
130: P형 전극패드 133: N형 전극패드
210, 220: 제1 및 제2 기판 300: 본딩층
400: 기판 어셈블리
127: P형 반도체 150: 버퍼층
130: P형 전극패드 133: N형 전극패드
210, 220: 제1 및 제2 기판 300: 본딩층
400: 기판 어셈블리
Claims (11)
- 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 그 상부에 형성된 기판 어셈블리에 있어서,
상기 기판 어셈블리는 제1 기판, 제2 기판 및 그 사이에 개재된 본딩층을 포함하며, 상기 본딩층의 열 팽창률은 상기 제1 기판 및 상기 제2 기판 중 적어도 하나의 열 팽창률보다 작거나 같은 것을 특징으로 하는 기판 어셈블리. - 청구항 1에 있어서,
상기 제1 기판 및 상기 제2 기판은 동종 기판인 것을 특징으로 하는 기판 어셈블리. - 청구항 2에 있어서,
상기 동종 기판은 사파이어 기판인 것을 특징으로 하는 기판 어셈블리. - 청구항 1에 있어서,
상기 본딩층은 질화물 반도체, 산화 실리콘(SiOx), 질화 실리콘(SiNx) 및 이의 혼합물, 또는 Ti, Cr, Ni, Cu, W, Au 및 Ag 등의 금속이나 합금 중 적어도 하나에 의해 제조되는 것을 특징으로 하는 기판 어셈블리. - 청구항 4에 있어서,
상기 본딩층은 PECVD, 스퍼터링 또는 도금법에 의하여 상기 제1 기판 및 상기 제2 기판중 적어도 하나의 기판 상면에 형성되는 것을 특징으로 하는 기판 어셈블리. - 제1 기판 및 제2 기판을 마련하는 단계;
상기 제1 기판 및 상기 제2 기판 중 적어도 하나의 기판상에 본딩층을 형성하는 단계;
상기 본딩층을 매개하여 상기 제1 기판 및 상기 제2 기판을 상호 접합하는 단계;
상기 제1 기판의 상부에 반도체 적층 구조체를 형성하는 단계;
상기 본딩층 및 상기 제2 기판을 제거하는 단계; 및
상기 제1 기판을 원하는 두께로 연마하는 단계를 포함하는 것을 특징으로 하는 발광소자의 제조방법. - 청구항 6에 있어서,
상기 제1 기판 및 상기 제2 기판은 동종 기판인 것을 특징으로 하는 발광소자의 제조방법. - 청구항 7에 있어서,
상기 제1 기판 및 상기 제2 기판은 사파이어 기판인 것을 특징으로 하는 발광소자의 제조방법. - 청구항 6에 있어서,
상기 본딩층은 질화물 반도체, 산화 실리콘(SiOx), 질화 실리콘(SiNx) 및 이의 혼합물, 또는 Ti, Cr, Ni, Cu, W, Au 및 Ag 등의 금속이나 합금 중 적어도 하나에 의해 제조되는 것을 특징으로 하는 발광소자의 제조방법. - 청구항 9에 있어서,
상기 본딩층은 PECVD, 스퍼터링 또는 도금법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 발광소자의 제조방법. - 청구항 6에 있어서,
소정 크기로 상기 제1 기판을 다이싱하는 단계를 더 포함하는 것을 특징으로 하는 발광소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100033113A KR20110113822A (ko) | 2010-04-12 | 2010-04-12 | 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법 |
| US13/640,943 US8912551B2 (en) | 2010-04-12 | 2011-04-07 | Substrate assembly for crystal growth and fabricating method for light emitting device using the same |
| PCT/KR2011/002454 WO2011129548A2 (en) | 2010-04-12 | 2011-04-07 | Substrate assembly for crystal growth and fabricating method for light emitting device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100033113A KR20110113822A (ko) | 2010-04-12 | 2010-04-12 | 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110113822A true KR20110113822A (ko) | 2011-10-19 |
Family
ID=44799132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100033113A KR20110113822A (ko) | 2010-04-12 | 2010-04-12 | 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8912551B2 (ko) |
| KR (1) | KR20110113822A (ko) |
| WO (1) | WO2011129548A2 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101885511B1 (ko) | 2017-04-28 | 2018-08-06 | 엑센도 주식회사 | 광소자 어셈블리 장치 |
| KR20180091277A (ko) * | 2017-02-06 | 2018-08-16 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 디스플레이 장치 |
| KR20210089556A (ko) * | 2020-01-08 | 2021-07-16 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
| KR20210089558A (ko) * | 2020-01-08 | 2021-07-16 | 웨이브로드 주식회사 | 반도체 발광소자를 제조하는 방법 |
| KR20210089557A (ko) * | 2020-01-08 | 2021-07-16 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8962365B2 (en) * | 2011-10-07 | 2015-02-24 | Sumitomo Electric Industies, Ltd. | Method of manufacturing GaN-based film and composite substrate used therefor |
| US9061890B2 (en) * | 2013-03-13 | 2015-06-23 | Intel Corporation | Methods of forming buried electromechanical structures coupled with device substrates and structures formed thereby |
| US9425331B2 (en) * | 2014-08-06 | 2016-08-23 | The Boeing Company | Solar cell wafer connecting system |
| US10014271B2 (en) * | 2015-11-20 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409958B2 (ja) | 1995-12-15 | 2003-05-26 | 株式会社東芝 | 半導体発光素子 |
| US5905275A (en) * | 1996-06-17 | 1999-05-18 | Kabushiki Kaisha Toshiba | Gallium nitride compound semiconductor light-emitting device |
| DE10051465A1 (de) * | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
| WO2001084640A1 (de) | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | LUMINESZENZDIODENCHIP AUF DER BASIS VON GaN UND VERFAHREN ZUM HERSTELLEN EINES LUMINESZENZDIODENBAUELEMENTS |
| JP4458116B2 (ja) | 2007-05-30 | 2010-04-28 | 住友電気工業株式会社 | エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス |
| KR20090072980A (ko) * | 2007-12-28 | 2009-07-02 | 서울옵토디바이스주식회사 | 발광 다이오드 및 그 제조방법 |
| JP2009252897A (ja) | 2008-04-03 | 2009-10-29 | Toyoda Gosei Co Ltd | 接合体の製造方法及び接合体の製造装置 |
| KR101428719B1 (ko) * | 2008-05-22 | 2014-08-12 | 삼성전자 주식회사 | 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치 |
| CN102099894B (zh) | 2008-08-27 | 2014-04-16 | S.O.I.Tec绝缘体上硅技术公司 | 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法 |
-
2010
- 2010-04-12 KR KR1020100033113A patent/KR20110113822A/ko not_active Application Discontinuation
-
2011
- 2011-04-07 WO PCT/KR2011/002454 patent/WO2011129548A2/en active Application Filing
- 2011-04-07 US US13/640,943 patent/US8912551B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180091277A (ko) * | 2017-02-06 | 2018-08-16 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 디스플레이 장치 |
| KR101885511B1 (ko) | 2017-04-28 | 2018-08-06 | 엑센도 주식회사 | 광소자 어셈블리 장치 |
| KR20210089556A (ko) * | 2020-01-08 | 2021-07-16 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
| KR20210089558A (ko) * | 2020-01-08 | 2021-07-16 | 웨이브로드 주식회사 | 반도체 발광소자를 제조하는 방법 |
| KR20210089557A (ko) * | 2020-01-08 | 2021-07-16 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
| KR20210095607A (ko) * | 2020-01-08 | 2021-08-02 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011129548A2 (en) | 2011-10-20 |
| WO2011129548A3 (en) | 2012-03-01 |
| US8912551B2 (en) | 2014-12-16 |
| US20130026498A1 (en) | 2013-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8912551B2 (en) | Substrate assembly for crystal growth and fabricating method for light emitting device using the same | |
| RU2515205C2 (ru) | Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках | |
| KR101470020B1 (ko) | 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이 | |
| US8928017B2 (en) | Semiconductor light emitting devices having an uneven emission pattern layer and methods of manufacturing the same | |
| CN102696120B (zh) | 形成复合衬底以及在复合衬底上生长iii-v族发光器件的方法 | |
| JP4591276B2 (ja) | 半導体発光素子の製造方法 | |
| KR101198758B1 (ko) | 수직구조 반도체 발광소자 및 그 제조방법 | |
| KR101422300B1 (ko) | 복합 기판 및 이를 위한 제조 방법 | |
| KR101702943B1 (ko) | 발광소자의 제조방법 | |
| JP5674806B2 (ja) | 薄いｎ型領域を有するＩＩＩ−Ｖ族発光デバイス | |
| KR20130122636A (ko) | 복합 기판을 형성하는 방법 | |
| JP2008047859A (ja) | 窒化物半導体発光素子 | |
| KR101926609B1 (ko) | 질화갈륨계 반도체 소자 및 그 제조방법 | |
| KR20150082543A (ko) | 필터 및 보호층을 포함하는 발광 디바이스 | |
| KR101428066B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| US9159876B2 (en) | Surface treatment of a semiconductor light emitting device | |
| WO2024056041A1 (zh) | 一种外延芯片结构 | |
| EP2896077B1 (en) | Light emitting device including shaped substrate | |
| KR20090106294A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| CN103137801A (zh) | 在钻石基板上形成的磊晶层结构及其制造方法 | |
| KR20150015760A (ko) | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 | |
| KR20130112903A (ko) | 기판 상에 성장된 iii-질화물층 | |
| KR20120131292A (ko) | 발광소자의 제조방법 | |
| KR101381985B1 (ko) | 수직형 발광소자 제조 방법 | |
| KR101679397B1 (ko) | 수직형 발광 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |