RU2515205C2 - Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках - Google Patents

Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках Download PDF

Info

Publication number
RU2515205C2
RU2515205C2 RU2011116095/28A RU2011116095A RU2515205C2 RU 2515205 C2 RU2515205 C2 RU 2515205C2 RU 2011116095/28 A RU2011116095/28 A RU 2011116095/28A RU 2011116095 A RU2011116095 A RU 2011116095A RU 2515205 C2 RU2515205 C2 RU 2515205C2
Authority
RU
Russia
Prior art keywords
iii
nitride
layer
nitride semiconductor
semiconductor structures
Prior art date
Application number
RU2011116095/28A
Other languages
English (en)
Other versions
RU2011116095A (ru
Inventor
Мелвин Б. МАКЛОРИН
Майкл Р. КРЕЙМС
Original Assignee
Конинклейке Филипс Электроникс Н.В.
ФИЛИПС ЛЬЮМИЛДЗ ЛАЙТИНГ КОМПАНИ, ЭлЭлСи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конинклейке Филипс Электроникс Н.В., ФИЛИПС ЛЬЮМИЛДЗ ЛАЙТИНГ КОМПАНИ, ЭлЭлСи filed Critical Конинклейке Филипс Электроникс Н.В.
Publication of RU2011116095A publication Critical patent/RU2011116095A/ru
Application granted granted Critical
Publication of RU2515205C2 publication Critical patent/RU2515205C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

Способ изготовления полупроводникового светоизлучающего устройства согласно изобретению включает выращивание множества III-нитридных полупроводниковых структур на подложке, причем каждая полупроводниковая структура включает в себя светоизлучающий слой, расположенный между областью n-типа и областью р-типа; подложка включает в себя основание, множество участков III-нитридного материала, разделенных углублениями, причем углубления простираются через всю толщину III-нитридного материала, который формирует упомянутые структуры, связывающий слой, расположенный между основанием и множеством участков III-нитридного материала; при этом светоизлучающий слой каждой полупроводниковой структуры имеет значение постоянной решетки, большее чем 3,19 ангстрем; и формирование проводящего материала, который электрически соединяет две из III-нитридных полупроводниковых структур. Также предложено полупроводниковое светоизлучающее устройство. Изобретение обеспечивает улучшение производительности и надежности, за счет исключения деформации и дефектов кристалла в слоях III-нитридного устройства. 2 н. и 13 з.п. ф-лы, 8 ил.

Description

Уровень техники
Описание предшествующего уровня техники
Полупроводниковые светоизлучающие устройства, включая светоизлучающие диоды (СИД), светоизлучающие диоды с объемным резонатором (RCLEDs), полупроводниковые лазеры поверхностного излучения с вертикальным резонатором (VCSELs) и лазеры с торцевым излучением являются одними из наиболее эффективных из доступных на данный момент источников света. Материалы, в настоящее время представляющие интерес для систем производства светоизлучающих устройств с повышенной яркостью, способных работать в видимом спектре, включают полупроводники III-V групп, в частности двухкомпонентные, трехкомпонентные и четырехкомпонентные сплавы галлия, алюминия, индия и азота, которые также называют III-нитридными материалами. Обычно, III-нитридные светоизлучающие устройства производят путем эпитаксиального выращивания блока полупроводниковых слоев с различными составами и концентрациями примесей на сапфировой, карбид кремниевой, III-нитридной или другой подходящей подложке путем химического осаждения из паров металлоорганических соединений (MOCVD), молекулярно-лучевой эпитаксии (MBE) или других технологий эпитаксии. Блок обычно включает один или более слои n-типа с примесью, например, Si, сформированные над подложкой, один или более светоизлучающие слои в активной области, сформированные над слоем или слоями n-типа, и один или более слои p-типа с примесью, например, Mg, сформированные над активной областью. Электрические контакты формируются в областях n- и p- типов.
Так как естественные III-нитридные подложки обычно дорогие и не находятся в широком доступе, III-нитридные устройства обычно выращивают на сапфировых или SiC подложках. Такие не-III-нитридные подложки не очень оптимальны, так как они имеют значения постоянной решетки, отличающиеся от значений III-нитридных слоев, которые на них выращивают, что приводит к деформации и дефектам кристалла в слоях III-нитридного устройства, что может привести к плохой производительности и проблемам, связанным с надежностью.
Сущность изобретения
В соответствии с вариантами осуществления изобретения множество III-нитридных полупроводниковых структур, каждая из которых включает светоизлучающий слой, расположенный между областью n-типа и областью p-типа, выращивается на композитной подложке. Композитная подложка включает множество участков III-нитридного материала, соединенных с основанием связывающим слоем. Множество III-нитридных полупроводниковых структур выращиваются на III-нитридных участках. Композитная подложка может быть сформирована таким образом, что каждый участок III-нитридного материала, по крайней мере, частично находится в ненапряженном состоянии. В результате светоизлучающий слой каждой полупроводниковой структуры имеет значение постоянной решетки, равное более чем 3,19 ангстремам, что может уменьшить деформацию в устройстве.
Отдельные III-нитридные полупроводниковые структуры могут быть электрически соединены проводящим материалом, например, сформированным на самих полупроводниковых структурах или на креплении, с которым III-нитридные полупроводниковые структуры соединены.
Краткое описание чертежей
Фиг.1 изображает III-нитридную полупроводниковую структуру, выращенную на композитной подложке.
Фиг.2 является видом в поперечном сечении части III-нитридного устройства, включающей III-нитридные полупроводниковые структуры, выращенные на участках материала затравочного слоя на композитной подложке.
Фиг.3 является видом сверху верхней поверхности части устройства, изображенной в поперечном сечении на Фиг.2.
Фиг.4 является видом сверху верхней поверхности крепления, на которое структура, изображенная на Фиг.3, может быть установлена.
Фиг.5 является видом в поперечном сечении части III-нитридного устройства, включающей III-нитридные полупроводниковые структуры, выращенные на участках материала затравочного слоя на композитной подложке, включающей электрические соединения между соседними участками.
Фиг.6 изображает формирование толстого слоя металла над p-контактами, сформированными на устройстве, включающем III-нитридные полупроводниковые структуры, выращенные на участках материала затравочного слоя на композитной подложке.
Фиг.7 изображает структуру с Фиг.6 после выравнивания толстого слоя металла, соединения структуры с креплением и удаления композитной подложки.
Фиг.8 изображает структуру с Фиг.7 после формирования внешней поверхности путем удаления композитной подложки и формирования n-контактов.
Подробное описание
В соответствии с вариантами осуществления изобретения, III-нитридное светоизлучающее устройство включает группу III-нитридных структур, разделенных углублениями. Структуры могут быть электрически соединены, чтобы формировать устройство высокой производительности. Такие устройства могут быть выращены на композитных подложках, где углубления формируются между участками материала затравочного слоя, причем эти углубления могут улучшить уменьшение напряжения, обеспечиваемое подложкой.
Композитные структуры описаны более подробно в публикации заявки на патент US 2007/0072324, озаглавленной «Подложка для выращивания III-V светоизлучающего устройства», и включены сюда в качестве ссылки. Пример композитной подложки изображен на Фиг.1. Подложка 10 включает основание подложки 12, затравочный слой 16 и связывающий слой 14, который соединяет основание 12 с затравкой 16. Каждый из слоев в подложке 10 формируется из материалов, которые могут выдержать условия обработки, необходимые для выращивания полупроводниковых слоев в устройстве. Например, в случае выращивания III-нитридного устройства с помощью MOCVD, каждый из слоев в подложке 10 должен быть способен выдержать присутствие H2 при температурах более 1000°С; в случае выращивания III-нитридного устройства с помощью MBE, каждый из слоев в подложке 10 должен быть способен выдержать температуры более 600°С в вакууме.
Основание подложки 12 обеспечивает механическое основание для подложки 10 и для слоев полупроводникового устройства 18, выращиваемых на подложке 10. Основание подложки 12 обычно имеет толщину в интервале между 3 и 500 микронами и обычно толще 100 микрон. В вариантах осуществления, где основание подложки 12 остается частью устройства, основание подложки 12 может быть, по крайней мере, частично прозрачным, если свет излучается из устройства через основание подложки 12. Основание подложки 12 обычно не обязательно должно быть из однородного кристаллического материала, так как слои устройства 18 не выращиваются непосредственно на основании подложки 12. В некоторых вариантах осуществления материал основания подложки 12 выбирается таким, чтобы иметь коэффициент термического расширения (КТР), который совпадает с КТР слоев устройства 18 и КТР затравочного слоя 16. Любой материал, способный выдержать условия обработки эпитаксиальных слоев 18, может являться подходящим в вариантах осуществления изобретения, включая полупроводники, керамику и металлы.
Затравочный слой 16 является слоем, на котором выращиваются слои устройства 18, таким образом, он должен представлять собой материал, на котором III-нитридные кристаллы могут зарождаться. Затравочный слой 16 может иметь толщину в интервале порядка 50Å и 1 мкм. III-нитридный затравочный слой может иметь толщину, например, в интервале 50 и 200 нм, и обычно и имеет толщину в интервале 75 и 125 нм. В некоторых вариантах осуществления затравочный слой 16 совпадает по КТР с материалом слоев устройства 18. Затравочный слой 16 обычно является однородным кристаллическим материалом, который имеет кристаллическую решетку, довольно близкую к слоям устройства 18. Часто кристаллографическая ориентация верхней поверхности затравочного слоя 16, на котором слои устройства 18 выращиваются, является осью с вюрцита [абзац 1 стр. 1]. В вариантах осуществления, где затравочный слой 16 остается частью конечного устройства, затравочный слой 16 может быть прозрачным или тонким, если свет излучается из устройства через затравочный слой 16.
Один или более связывающие слои 14 соединяют основание подложки 12 с затравочным слоем 16. Связывающий слой 14 может иметь толщину в интервале порядка 100 Å и 1 мкм. Примеры подходящих связывающих слоев включают стекло, такое как борофосфоросиликатное стекло (BPSG), SiOx, такой как SiO2, SiNx, такой как Si3N4, HfO2, их смеси, металлы, такие как Mo, Ti, TiN, другие сплавы и другие полупроводники и диэлектрики. Такой связывающий слой 14 соединяет основание подложки 12 с затравочным слоем 16, причем материал, формирующий связывающий слой 14, выбирается таким, чтобы обеспечить хорошую адгезию между основанием 12 и затравкой 16. В некоторых вариантах осуществления связывающий слой 14 является разделительным слоем, сформированным из материала, который может быть вытравлен травлением, которое не воздействует на слои устройства 18, тем самым отделяя слои устройства 188 и затравочный слой 16 от основания подложки 12. Например, связывающий слой 14 может являться SiO2, который может быть вытравлен путем жидкого травления с помощью HF, не повреждая слои III-нитридного устройства 18. В вариантах осуществления, где связывающий слой 14 остается частью конечного устройства, связывающий слой 14, предпочтительно, прозрачный или очень тонкий. В некоторых вариантах осуществления связывающий слой 14 может быть исключен, и затравочный слой 16 может соединяться непосредственно с основанием подложки 12.
Слои устройства 18 являются традиционными слоями III-нитридного устройства, выращенными с помощью технологий известного уровня техники. Состав слоев, близких к затравочному слою 16, может быть выбран, исходя из значения постоянной решетки или других характеристик, и/или за способность образовывать зародыши на материале затравочного слоя 16.
Эпитаксиальные слои 18, выращенные на затравочном слое 16, часто деформируются в связи с отличием в кристаллической решетке между эпитаксиальным слоем 18 и затравочным слоем 16, таким образом, чтобы ограничить деформацию может быть выбран состав затравочного слоя, который будет иметь довольно близкую к эпитаксиальным слоям 18 кристаллическую решетку. Кроме того, состав затравочного слоя 16 и основания подложки 12 может быть выбран таким, чтобы иметь КТР, который будет близким к КТР эпитаксиальных слоев 18. В некоторых вариантах изобретения материалы основания подложки и затравочного слоя выбираются таким образом, что КТР основания составляет, по крайней мере, 90% от КТР, по крайней мере, одного из слоев устройства, такого как светоизлучающий слой. Состав основания подложки 12 обычно выбирается таким, чтобы иметь КТР, больший, чем у эпитаксиальных слоев 18, таким образом, чтобы эпитаксиальные слои 18 подвергались скорее деформации сжатия, чем растяжения.
В некоторых вариантах осуществления материалы для затравочного слоя 16 и первого эпитаксиального слоя 18, выращенного на затравочном слое, выбираются таким образом, чтобы разница между значением постоянной решетки затравочного слоя 16 и значением постоянной решетки первого эпитаксиального слоя, выращенного на затравочном слое, составляла менее 1%. Ограничение разницы между значениями постоянной решетки затравочного слоя и первого выращенного слоя может уменьшить деформацию в устройстве, потенциально уменьшая число дислокаций, формируемых в эпитаксиальных слоях 18 устройства. В некоторых устройствах значение постоянной решетки эпитаксиальных слоев, таких как первый выращенный слой, может быть больше значения постоянной решетки в затравочном слое 16, таким образом, что эпитаксиальные слои подвергаются напряжению сжатия, а не растяжения.
В некоторых вариантах осуществления дальнейшее уменьшение напряжения в эпитаксиальных слоях 18 может быть обеспечено путем формирования затравочного слоя в виде полосок или решетки на связывающем слое 14 вместо одного непрерывного слоя. Как вариант, затравочный слой может быть сформирован в виде одного непрерывного слоя, затем местами удален, например, путем формирования углублений, чтобы обеспечить уменьшение напряжения. Один непрерывный затравочный слой 16 может быть соединен с основанием подложки 12 через связывающий слой 14, затем обработан с помощью традиционных литографических технологий, чтобы удалить части затравочного слоя, чтобы сформировать полоски. Края каждой из полосок затравочного слоя могут обеспечить дополнительное уменьшение напряжения путем концентрации дислокаций внутри эпитаксиальных слоев 18 на краях полосок затравочного слоя. Состав затравочного слоя 16, связывающего слоя 14 и слоя роста, может быть выбран таким образом, чтобы материал слоя роста зарождался, предпочтительно, на затравочном слое 16, а не на других частях связывающего слоя 14, доступных из-за промежутков между частями затравочного слоя 16.
В некоторых вариантах осуществления, таких как те, что включают III-нитридные материалы затравочного слоя, затравочный слой выращивается деформированным на подложке для выращивания. Когда затравочный слой 16 соединен с основанием подложки 12 и отделен от подложки для выращивания, если соединение между указанным затравочным слоем 16 и основанием подложки 12 деформируемое, например, деформируемый связывающий слой 14, то затравочный слой 16 может испытывать, по крайней мере, меньшее напряжение. Таким образом, хотя затравочный слой и выращивается деформированным слоем, состав может быть выбран таким образом, что значение постоянной решетки затравочного слоя после того, как затравочный слой отделяется от подложки для выращивания и перестает испытывать напряжение, очень близко или совпадает со значением постоянной решетки эпитаксиальных слоев 18, выращенных на затравочном слое.
Например, когда III-нитридное устройство традиционно выращивается на Al2O3, первый выращенный слой на подложке обычно является GaN буферным слоем со значением постоянной решетки, равной порядка 3,19 ангстрем. GaN буферный слой задает значение постоянной решетки для всех слоев устройства, выращенный на буферном слое, включая светоизлучающие слои, которые обычно являются InGaN. Не подверженный напряжению, свободно расположенный InGaN имеет большее значение постоянной решетки, чем GaN, светоизлучающий слой деформируется, когда выращивается на GaN буферном слое. Напротив, в вариантах осуществления изобретения InGaN затравочный слой может быть выращен деформированным на традиционной подложке, затем связан с основанием и отделен от подложки для выращивания, таким образом, что InGaN затравочный слой, по крайней мере, испытывает меньшее напряжение. После уменьшения напряжения InGaN затравочный слой имеет большее значение постоянной решетки, чем GaN. Следовательно, значение постоянной решетки InGaN затравочного слоя ближе, чем GaN, к тому, чтобы совпасть со значением постоянной решетки не испытывающего напряжения отдельно стоящего слоя того же состава, что и InGaN светоизлучающий слой. Слои устройства, выращенные на InGaN затравочном слое, включая InGaN светоизлучающий слой, будут иметь такое же значение постоянной решетки, что и InGaN затравочный слой, который, по крайней мере, испытывает меньшее напряжение, и, таким образом, имеет значение постоянной решетки, большее чем 3,19 ангстрем. Соответственно, InGaN светоизлучающий слой со значением постоянной решетки не испытывающего напряжения InGaN затравочного слоя испытывает меньшее напряжение, чем InGaN светоизлучающий слой со значением постоянной решетки GaN буферного слоя. Уменьшение деформации в светоизлучающем слое может улучшить производительность устройства.
Когда материал затравочного слоя является III-нитридным материалом, выращиваемым деформированным на подложке для выращивания, часть композитной подложки, часто связывающий слой 14, должна выступать в роли деформируемого слоя, который осуществляет эластичное снятие напряжения с III-нитридного затравочного слоя. Деформируемый слой может быть как твердым с достаточно низкой жесткостью, такой, что он может обеспечить снятие напряжения с III-нитридного слоя посредством собственной эластичной деформации, или вязким материалом, который может обеспечить снятие напряжения с III-нитридного слоя путем смещения. В некоторых вариантах осуществления связывающий слой 14 является BPSG, типом стекла, который плавится при температуре ниже 700°С, и который имеет вязкость, которая сильно меняется в зависимости от температуры. InGaN затравочный слой 1, выращенный деформированным на подложке для выращивания, соединяется с основанием подложки, покрытым BPSG при низкой температуре, при которой BPSG твердое. Сапфировая подложка для выращивания InGaN затравочного слоя 16 удаляется, например, путем лазерного плавления. Композитная подложка затем обжигается при температуре, при которой BPSG плавится, тем самым делая возможным уменьшение напряжения InGaN затравочного слоя.
InGaN затравочный слой вытянут в боковом направлении, но также может снимать напряжение путем отгибания от плоскости подложки. Так как отгибание происходит во всем InGaN затравочном слое одновременно, и снятие напряжения в боковом направлении должно увеличиваться к центру от края пленки, испытывающей уменьшенное напряжение, затравочные слои со значениями длины в боковом направлении, большими, чем длина волны изгиба, будут изгибаться везде, кроме краев.
Материалы III-нитридного затравочного слоя могут потребовать дополнительных этапов соединения для формирования композитной подложки с III-нитридным затравочным слоем желаемой ориентации. III-нитридные слои, выращенные на сапфировой или SiC подложке для выращивания, обычно выращивают в виде вюрцина с осью с. Такие вюрцитовые III-нитридные структуры имеют галлиевую поверхность и азотную поверхность. Традиционные коммерчески выращиваемые с помощью MOCVD III-нитридные материалы, предпочтительно, выращивают так, что верхняя поверхность выращенного слоя является галлиевой поверхностью, в то время как нижняя поверхность (поверхность, близкая к подложке для выращивания) является азотной поверхностью. Простое выращивание материала затравочного слоя традиционным образом на сапфире или SiC, последующее соединение материала затравочного слоя с основанием и удаление подложки для выращивания даст композитную подложку с III-нитридным затравочным слоем с внешней азотной поверхностью. Как описано выше, III-нитриды предпочтительно выращивают на галлиевой поверхности, т.е. с галлиевой поверхностью в качестве верхней поверхности. Традиционное выращивание на азотной поверхности может привести к нежелательным дефектам кристалла, или материалу плохого качества, так как ориентация кристалла изменяется с ориентации при азотной поверхности в качестве верхней поверхности на ориентацию при галлиевой поверхности в качестве верхней поверхности. III-нитридные структуры с азотной поверхностью могут быть выращены путем MBE или MOCVD с модифицированными условиями выращивания, которые могут быть затратными и могут усложнять производство устройства.
Чтобы сформировать композитную подложку с III-нитридным затравочным слоем с галлиевой поверхностью в качестве верхней поверхности, материал затравочного слоя может быть традиционно выращен на подложке для выращивания, соединен с любым подходящим первым основанием подложки, затем отделен от подложки для выращивания, таким образом, что материал затравочного слоя соединен с первым основанием подложки через галлиевую поверхность, оставляя азотную поверхность открытой путем удаления подложки для выращивания. Азотная поверхность материала затравочного слоя затем соединяется со вторым основанием подложки 10, основанием подложки композитной подложки в соответствии с вариантами осуществления изобретения. После соединения со вторым основанием подложки, первое основание подложки удаляется с помощью технологии, подходящей для подложки для выращивания. В конечной композитной подложке азотная поверхность материала затравочного слоя 16 соединена с основанием подложки 12 (вторым основанием подложки) через возможный связывающий слой 14, таким образом, что галлиевая поверхность III-нитридного затравочного слоя 16 открыта для выращивания эпитаксиальных слоев 18.
Например, GaN буферный слой традиционно выращивается на сапфировой подложке, с последующим выращиванием InGaN слоя, который сформирует затравочный слой композитной подложки. После выращивания InGaN слой может быть обработан для формирования полосок, как описано выше. Обработанный InGaN слой соединяется с первым основанием подложки BPSG связывающим слоем. Сапфировая подложка для выращивания удаляется путем лазерного плавления с GaN буферного слоя, близкого к сапфиру, затем оставшийся GaN буферный слой, открытый в результате удаления сапфира, удаляется путем травления, что приводит к InGaN слою, соединенному с первым основанием подложки. Структура может быть нагрета таким образом, что вязкость BPSG слоя уменьшится, и, по крайней мере, частично, уменьшится напряжение, испытываемое InGaN слоем. В InGaN слой может быть введен материал, такой как водород, дейтерий или гелий на глубину, соответствующую желаемой толщине затравочного слоя в конечной композитной подложке. InGaN слой может, как вариант, быть обработан с целью формирования поверхности, достаточно гладкой для соединения. InGaN слой затем соединяется с помощью или без связывающего слоя (например, с помощью SiO2 связывающего слоя) со вторым основанием подложки (например, Al2O3), которое сформирует основание в конечной композитной подложке. Первое основание подложки, InGaN слой и второе основание подложки затем нагреваются, что приводит к отслаиванию тонкой части затравочного слоя InGaN слоя от остального InGaN слоя и первого основания подложки на глубине внедрения, что приводит к конечной композитной подложке, описанной выше, с участками InGaN затравочного материала, соединенных с основанием подложки. InGaN поверхность, получаемая в результате отслаивания, может, как вариант, быть обработана с целью формирования поверхности, подходящей для эпитаксиального роста. В некоторых вариантах осуществления InGaN слой может быть выращен до желаемой толщины, или может быть вытравлен до желаемой толщины, исключая потребность в этапах внедрения.
В качестве альтернативы двум соединениям материала затравочного слоя, с первым основанием подложки и затем со вторым основанием подложки, для того, чтобы развернуть направление кристалла материала затравочного слоя два раза, материал затравочного слоя может быть выращен на подложке для выращивания с азотной поверхностью, направленной вверх. Когда азотная поверхность материала затравочного слоя соединена с основанием подложки 12, как описано выше, галлиевая поверхность затравочного слоя 16 открыта для выращивания эпитаксиальных слоев 18. Пленки с азотной поверхностью могут быть выращены с помощью, например, эпитаксии из паровой фазы или MOCVD, как описано более подробно в «Morphological and structure characteristics of homoepitaxial GaN grown by metalorganic chemical vapor deposition (MOCVD)», Journal of Crystal Growth 204 (1999) 419-428 и в «Playing with Polarity», Phys. Stat. Sol. (b) 228, No 2, 505-512 (2001), обе из которых включены сюда в качестве ссылки.
В некоторых вариантах осуществления материал затравочного слоя выращивается как материал с осью m или осью а, а не как материал с осью с, как описано выше. III-нитридные материалы с осью m и осью r ориентированы не полярно, т.е. они не имеют галлиевой поверхности и азотной поверхности. Соответственно, затравочный слой неполярной ориентации не нужно дважды соединять, как описано выше. Неполярный затравочный слой может быть соединен дважды, тем не менее, если деформируемый материал, используемый для снятия нагрузки, не совместим с выращиванием устройства, или чтобы избежать проведениия удаления поверхности, получаемой выращиванием из подложки для выращивания, чтобы сделать поверхность подходящей для эпитаксиального выращивания.
Фиг.2 изображает часть устройства в соответствии с вариантами осуществления изобретения. В устройстве, изображенном на Фиг.2, композитная подложка включает участки материала затравочного слоя (не изображено), соединенные с основанием подложки 12 с помощью деформируемого/связывающего слоя 14. Участки 30 структуры III-нитридного устройства 18 выращены на участках материала затравочного слоя при условиях выращивания, которые способствуют вертикальному, а не боковому росту, таким образом, что остаются полоски 34 между участками 30 III-нитридного материала. Слои устройства 18 включают область n-типа 20, светоизлучающую область 22 и область p-типа 24. Слои устройства 18 могут иметь общую толщину, равную в интервале между одним и пятью микронами.
В устройстве, излучающем синий свет, затравочный слой может быть, например, InxGa1-xN, где x принимает значения между 0,03 и 0,07. Область N-типа 20 может включать InxGa1-xN слой, где x принимает значения между 0,03 и 0,07, выращенный на затравочном слое. Светоизлучающая область 22 может включать один светоизлучающий слой или светоизлучающую область большого количества квантовых ям с множеством тонких светоизлучающих слоев квантовых ям и барьерных слоев, расположенных между соседними квантовыми ямами. Светоизлучающие слои светоизлучающей области 22 могут являться InxGa1-xN, где x принимает значения между 0,16 и 0,18. Область p-типа 24 может включать один или более InxGa1-xN слои, где x принимает значения между 0,03 и 0,07.
В устройстве, излучающем голубой свет, затравочный слой может быть, например, InxGa1-xN, где x принимает значения между 0,08 и 0,13. Область N-типа 20 может включать InxGa1-xN слой, где x принимает значения между 0,08 и 0,13, выращенный на затравочном слое. Светоизлучающая область 22 может включать один светоизлучающий слой или светоизлучающую область большого количества квантовых ям с множеством тонких светоизлучающих слоев квантовых ям и барьерных слоев, расположенных между соседними квантовыми ямами. Светоизлучающие слои светоизлучающей области 22 могут являться InxGa1-xN, где x принимает значения между 0,19 и 0,22. Область p-типа 24 может включать один или более InxGa1-xN слои, где x принимает значения между 0,08 и 0,13.
В устройстве, излучающем зеленый свет, затравочный слой может быть, например, InxGa1-xN, где x принимает значения между 0,1 и 0,16. Область N-типа 20 может включать InxGa1-xN слой, где x принимает значения между 0,1 и 0,16, выращенный на затравочном слое. Светоизлучающая область 22 может включать один светоизлучающий слой или светоизлучающую область большого количества квантовых ям с множеством тонких светоизлучающих слоев квантовых ям и барьерных слоев, расположенных между соседними квантовыми ямами. Светоизлучающие слои светоизлучающей области 22 могут являться InxGa1-xN, где x принимает значения между 0,23 и 0,25. Область p-типа 24 может включать один или более InxGa1-xN слои, где x принимает значения между 0,1 и 0,16.
Подходящий размер для участков 30 определяется, исходя из ряда факторов. Во-первых, в некоторых вариантах осуществления InGaN затравочный слой может быть сформирован в виде участков, которые меньше длины волны изгиба (описано выше), что может соответствовать, например, порядка нескольким микронам. Во-вторых, время и условия обработки могут способствовать образованию более малых участков. Например, более большие участки требуют больше времени для снятия бокового напряжения, чтобы снять изгибы, которые могли образоваться в центре участка. Кроме того, температура отжига, требуемая для достижения приемлемого сглаживания изгибов, может привести со временем к деградации материала затравочного слоя. Более маленькие участки требуют меньшего времени отжига, что ограничивает степень деградации. В-третьих, при увеличении размера изгибов адгезия между деформируемым слоем и материалом затравочного слоя может ухудшаться. Ограничение размера участков позволяет боковому расширению участка достичь центра участка, чтобы уменьшить размер изгиба до того, как изгиб станет достаточно большим, чтобы отделиться от деформируемого слоя. В-четвертых, большие изгибы может быть сложно выравнивать снятием бокового напряжения. Как описано выше, ограничение размера участков может уменьшить размер изгибов в материале затравочного слоя.
Каждый участок 30 может быть произвольно большим или маленьким, но участки 30 обычно имеют длину в интервале от десятков микрон до нескольких миллиметров. В некоторых вариантах осуществления участки 30 имеют длину в интервале между 50 и 500 микронами; в некоторых вариантах осуществления участки 30 имеют длину между 100 и 300 микронами. Например, каждый участок может иметь площадь между 100 микронами на 100 микрон и 300 микронами на 300 микрон. Хотя на Фиг.3 изображены квадратные участки 30, участки 30 могут иметь любую форму. Чтобы сформировать устройство с площадью активной области порядка 1 мм2, нужно сформировать 100 участков каждый площадью 100 микрон на 100 микрон. Соответственно, хотя приведенные ниже примеры изображают всего несколько участков, следует понимать, что одно устройство может иметь много участков, например, между 10 и 200 участков. Углубления, разделяющие соседние участки, могут иметь произвольный размер, и малы настолько, насколько позволяет технология, используемая для формирования участков. В некоторых вариантах осуществления углубления имеют ширину между 5 и 50 микронами; в некоторых вариантах осуществления углубления имеют ширину между 20 и 30 микронами.
В устройстве, изображенном на Фиг.2, на каждом участке 30 часть области p-типа 24 и светоизлучающей области 22 вытравлена, чтобы открыть часть области n-типа 20. P-контакт 26 сформирован на оставшейся части области p-типа 24. N-контакт 28 сформирован на открытой части области n-типа 20. В структуре, изображенной на Фиг.2, площадь, где n-контакт 28 соединен с областью n-типа 20, узкая, например, шириной в интервале между одним и пятью микронами, а n-контакт 28 проходит над верхом области p-типа 24. Диэлектрический материал 25, такой как оксид кремния или нитрид кремния, может обеспечить электрическую изоляцию между областью p-типа и светоизлучающей областью полупроводниковой структуры и n-контактом 28.
Фиг.3 является видом сверху верхней поверхности структуры, включающей девять участков 30, таких как участки, изображенные в поперечном сечении на Фиг.2. Площадь p-контакта 26 может быть больше, чем площадь n-контакта 28, так как ток течет более легко в III-нитридный материал n-типа, чем в III-нитридный материал p-типа. N-контактное кольцо 36, не изображенное на Фиг.2, может быть сформировано вокруг краев каждого из участков.
Фиг.4 является видом сверху верхней поверхности крепления, на которое структура с Фиг.3 может быть установлена таким образом, что поверхность, изображенная на Фиг.3, соединяется с поверхностью, изображенной на Фиг.4. N-контакты 28 на участках, изображенные на Фиг.3, соединяются с n-контактами площадками 42 на креплении, изображенном на Фиг.4. P-контакты 26 соединяются с p-контактными площадками 44. Электрические соединения 46 между соседними участками формируются на креплении 40, а не на полупроводниковой структуре, изображенной на Фиг.3. Ток подается на структуру через контактные площадки 48 и 49. В структуре, изображенной на Фиг.4, участки 30 с Фиг.3 соединены последовательно. Другие схемы электрического соединения между участками также возможны и не выходят за рамки объема изобретения. После установки структуры с Фиг.3 на крепление с Фиг.4 композитная подложка может, как вариант, быть удалена с помощью технологии, подходящей для подложки, такой как травление или шлифование.
Структура, изображенная на Фиг.2-4, может быть изготовлена и установлена таким образом, что свет излучается из устройства через композитную подложку (изображена на Фиг.2 в качестве связывающего слоя 14 и основания подложки 12), или через поверхность области n-типа 20, если композитная подложка удалена. В таких устройствах p- и n-контакты 26 и 28 могут быть отражающими. В некоторых вариантах осуществления структура, изображенная на Фиг.2-4, может быть установлена таким образом, что свет излучается из устройства через крепление 40. В таких устройствах p- и n-контакты 26 и 28 могут быть прозрачными. Кроме того, крепление 40, n- и p-контактные площадки 42 и 44 и электрические соединения 46 могут быть прозрачными, или могут быть сформированы так, чтобы поглощать как можно меньше света. Например, если крепление 40 может быть тонким. Поглощающие n- и p-контактные площадки 42 и 44 и электрические соединения 46 могут быть сделаны как можно меньше, чтобы уменьшать количество поглощаемого света. В одном примере такого устройства крепление 40 является керамическим, включающим материал, преобразующий длину волны, такой как люминесцентный материал, описанный более подробно в патенте U.S. 7361938, который включен сюда в качестве ссылки. N- и p-контактные площадки 42 и 44 и электрические соединения 46 могут быть прозрачным проводящим оксидом, таким как оксид индия или олова.
Фиг.5 изображает устройство, в котором взаимные соединения между участками сформированы на полупроводниковой структуре, а не на креплении, как изображено на Фиг.4. В устройстве, изображенном на Фиг.5, как и в устройстве, изображенном на Фиг.2, на каждом участке часть области p-типа 24 и светоизлучающей области 22 вытравлены, чтобы открыть часть области n-типа 20, на которой сформирован n-контакт 28. Взаимные соединения, сформированные на III-нитридной проводящей структуре, электрически соединяют отдельные участки 30. Отдельно, проводящее взаимное соединение 27, обычно металлическое, соединяет n-контакт 28 с p-контактом 26 соседнего участка. Где это необходимо, обеспечивается электрическая изоляция с помощью диэлектрических слоев 25, которые могут быть, например, нитридами кремния или оксидами кремния. Два участка, изображенные на Фиг.5, соединены последовательно. Другие схемы электрического соединения между участками возможны и не выходят за рамки объема изобретения. Взаимные соединения между участками могут быть сформированы с помощью традиционного литографического процесса на уровне подложки.
Формирование взаимных соединений на III-нитридной структуре, как изображено на Фиг.5, усложняет литографический процесс, так как отдельная форма литографического шаблона нужна для каждого размещения взаимного соединения, но упрощает и стандартизирует форму крепления, на которое устанавливается структура. Однако формирование взаимных соединений на креплении, как изображено на Фиг.2-4, упрощает и стандартизирует литографический процесс, необходимый для формирования III-нитридной структуры, изображенной на Фиг.2, но усложняет форму и литографический процесс, требуемый для формирования крепления, изображенного на Фиг.4.
Фиг.6, 7 и 8 изображают производство структуры, которая не требует травления мезаструктуры, чтобы открыть область n-типа, в соответствии с вариантами осуществления изобретения. На Фиг.6 область n-типа 20, светоизлучающая область 22 и область p-типа 24 выращены на участках 30 на композитной подложке, как описано выше. Сформирован диэлектрик 52, который электрически изолирует соседние участки 30. Отверстия в диэлектрике 52 позволяют сформировать p-контакты в части области p-типа 24 на каждом участке. Толстый металлический слой 54 затем формируется над p-контактами с помощью любого подходящего процесса, такого как гальванопокрытие.
На Фиг.7 толстый металлический слой 54 сглажен, например, электрохимической или механической полировкой, чтобы сформировать плоскую поверхность, которая затем соединяется с креплением 56. Крепление 56 обычно электрически и термически проводящее. Например, крепление 56 может быть металлической пластиной, полупроводниковой пластиной с омическими металлическими контактами в верхней и нижней частях, или, как изображено на Фиг.7, электрически изолирующей пластиной 57, такой как из спеченного AlN, с заполненными металлом сквозными отверстиями 58, соединяющими омические металлические контакты в верхней и нижней частях. III-нитридная структура может быть соединена с креплением 56 с помощью любой подходящей технологии, включая, например, припой или ультразвуковую сварку с подогревом. Композитная подложка 10, изображенная на Фиг.6, затем удаляется с помощью любой подходящей технологии, включая, например, механическое шлифование, химическое травление, лазерное отслаивание или травление избыточного эпитаксиального слоя. Удаление композитной подложки 10 делает область n-типа 20 открытой.
На Фиг.8 поверхность области n-типа 20 выравнивается с помощью, например, механической полировки или мокрого или сухого травления. Выровненная поверхность области n-типа 20 может, как вариант, быть сделана шероховатой или обработана, например, с помощью травления или механического или электрохимического огрубления, чтобы улучшить излучение света из устройства. N-контакты 60 формируются над углублениями между участками, вне светоизлучающей области, таким образом, что n-контакты не поглощают существенного количества излучаемого света. N-контакты 60 электрически соединены с областью n-типа 20 на краях 61. Например, края 61 могут иметь ширину в интервале между одним и пятью микронами. Возможно электрически проводящая, но оптически прозрачная пленка (не изображена на Фиг.8) может быть сформирована над открытыми частями области n-типа 20, чтобы улучшить протекание тока в область n-типа 20 из n-контакта 60. Примеры подходящих материалов включают прозрачные проводящие оксиды, такие как индий оловянный оксид или оксид олова и полупроводники с широкой запрещенной зоной, такие как оксид цинка или индий алюминиевый нитрид.
В некоторых вариантах осуществления преобразующий длину волны материал, такой как керамический или порошкообразный люминесцентный материал, и/или вторичная оптика, известная в данной области техники как дихроичный светофильтр, формируются над областью n-типа 20. Например, керамический люминесцентный материал 70, как описано выше, может быть расположен над областью n-типа 20, на пути света, излучаемого из устройства. Прозрачный проводящий материал 72, такой как, например, прозрачный проводящий оксид, такой как индий оловянный оксид, может быть сформирован на керамическом люминесцентном материале, находясь в контакте с любыми из всех областей n-типа 20 и n-контактов 60 и 62, чтобы улучшить растекание тока в области n-типа 20 между n-контактами 60 и 62. В некоторых вариантах осуществления одно или более широкие углубления 33 формируются на композитной подложке. N-контакты 62, которые формируются над этими широкими углублениями, могут служить в качестве соединяющей пластины, могут упростить формирование и размещение преобразующего длину волны слоя или вторичной оптики, такой, как, например, спеченная керамическая люминесцентная пластина.
В некоторых вариантах осуществления толстый металлический слой 54 с Фиг.6 утончается, таким образом, чтобы оставались области 55 между участками 30. Вместо одного, длинного электрического соединения 54 между областями p-типа 24 и креплением 56, как изображено на Фиг.7 и 8, отдельные участки могут быть электрически соединены с креплением через электрически изолированные соединительные площадки. В некоторых вариантах осуществления соединения между областями p-типа 24 и креплением 56 не проводящие. В таких вариантах осуществления сквозные отверстия могут быть протравлены через полупроводниковую структуру, чтобы создать электрический контакт с закрытой областью p-типа.
Преобразующий длину волны материал, такой как люминесцентный материал, может быть расположен на пути излучения света от любого из вариантов осуществления и примеров, описанных выше. Например, один люминесцентный материал, который излучает желтый свет, или несколько люминесцентных материалов, которые излучают красный и зеленый или желтый свет, могут быть совмещены с устройством, излучающим синий свет. Совмещенный свет от устройства и люминесцентного(ых) материала(ов) оказывается белым. Другие структуры, такие как поляризаторы или фильтры, могут быть расположены на пути света, излучаемого из любого из вариантов осуществлений и примеров, описанных выше, в добавление к или вместо преобразующего(их) длину волны люминесцентного(ых) материала(ов), описанных выше.
Устройства, включающие много участков III-нитридного материала, могут иметь преимущества над монолитными устройствами той же площади. Устройства в соответствии с вариантами осуществления изобретения имеют любую общую площадь. Плотность тока, рабочий ток и прямое напряжение могут быть, по крайней мере, частично разделены. Например, отдельные участки на устройстве могут быть соединены в схему, сочетающую последовательное и параллельное соединение, что может позволить устройству работать при более высоком напряжении и меньшем общем токе, при той же плотности тока, что и монолитное устройство. Наконец, участки могут быть соединены последовательно, таким образом, что рабочий ток уменьшится, а прямое напряжение возрастет в N раз, где N равно общему числу участков по сравнению с монолитным устройством той же площади. Так как регуляторы тока меньшего тока/большего напряжения обычно дешевле регуляторов тока большого тока/низкого напряжения, общая стоимость системы с устройством с участками будет меньше, чем у монолитного устройства такой же площади.
Подробно описав изобретение, можно сказать, что специалисты в данной области техники оценят то, что, имея данное раскрытие, могут быть сделаны модификации изобретения, не выходя за рамки идеи и концепции изобретения, здесь описанного. Элементы из различных примеров и вариантов осуществления могут быть совмещены. Например, в некоторых вариантах осуществления некоторые взаимные соединения между участками формируются на полупроводниковой структуре, а некоторые взаимные соединения формируются на креплении. Таким образом, не подразумевается, что объем изобретения ограничен отдельными изображенными и описанными вариантами осуществления.

Claims (15)

1. Способ изготовления полупроводникового светоизлучающего устройства, включающий в себя
выращивание множества III-нитридных полупроводниковых структур 30 на подложке 12, 14, причем:
каждая полупроводниковая структура включает в себя светоизлучающий слой 22, расположенный между областью n-типа 20 и областью р-типа 24;
подложка включает в себя основание 12, множество участков III-нитридного материала, разделенных углублениями 34, причем углубления простираются через всю толщину III-нитридного материала, который формирует упомянутые структуры, и связывающий слой 14, расположенный между основанием и множеством участков III-нитридного материала; и
светоизлучающий слой каждой полупроводниковой структуры имеет значение постоянной решетки, большее чем 3,19 ангстрем; и
формирование проводящего материала 46, 27, 54, 58, который электрически соединяет две из III-нитридных полупроводниковых структур.
2. Способ по п.1, в котором формирование проводящего материала 46, 27, 54, 58 включает в себя формирование металлического слоя 27, 54 на, по меньшей мере, части двух соединенных III-нитридных полупроводниковых структур 30.
3. Способ по п.2, в котором металлический слой 54, 58 электрически соединяет области р-типа 24 двух III-нитридных полупроводниковых структур 30.
4. Способ по п.2, в котором металлический слой 27 электрически соединяет область р-типа 24 одной из двух III-нитридных полупроводниковых структур 30 с областью n-типа 20 другой из двух III-нитридных полупроводниковых структур 30.
5. Способ по п.1, в котором формирование проводящего материала 46, 27, 54, 58 включает в себя формирование металлического слоя 46, 58 на креплении 40, 56 и соединение множества III-нитридных полупроводниковых структур 30 с креплением таким образом, что металлический слой электрически соединяет две III-нитридные полупроводниковые структуры.
6. Способ по п.5, также включающий удаление основания 12 после соединения множества III-нитридных полупроводниковых структур 30 с креплением 40, 56.
7. Способ по п.1, в котором каждая III-нитридная полупроводниковая структура 30 имеет длину, равную менее чем 500 микрон.
8. Способ по п.1, в котором каждое углубление 34 имеет ширину в интервале между 5 и 50 микрон.
9. Полупроводниковое светоизлучающее устройство, содержащее:
множество III-нитридных полупроводниковых структур 30, соединенных с креплением 40, 56, причем:
каждая полупроводниковая структура включает в себя светоизлучающий слой 22, расположенный между областью n-типа 20 и областью р-типа 24;
соседние полупроводниковые структуры разделены углублениями 34, причем углубления простираются через всю толщину III-нитридного материала, который формирует упомянутые структуры; и
светоизлучающий слой каждой полупроводниковой структуры имеет значение постоянной решетки, большее чем 3,19 ангстрем; и
проводящий материал 46, 27, 54, 58, расположенный между двумя полупроводниковыми структурами, причем проводящий материал электрически соединяет две из III-нитридных полупроводниковых структур.
10. Полупроводниковое светоизлучающее устройство по п.9, в котором проводящий материал 46, 27, 54, 58 включает в себя металлический слой 27, 54, расположенный на, по меньшей мере, части двух соединенных III-нитридных полупроводниковых структур 30.
11. Полупроводниковое светоизлучающее устройство по п.10, в котором металлический слой 54, 58 электрически соединяет области р-типа 24 двух III-нитридных полупроводниковых структур 30.
12. Полупроводниковое светоизлучающее устройство по п.10, в котором металлический слой 27 электрически соединяет область р-типа 24 одной из двух III-нитридных полупроводниковых структур 30 с областью n-типа 20 другой из двух III-нитридных полупроводниковых структур 30.
13. Полупроводниковое светоизлучающее устройство по п.9, в котором проводящий материал 46, 27, 54, 58 включает в себя металлический слой 46, 58, расположенный на креплении 40, причем металлический слой соединяет множество III-нитридных полупроводниковых структур 30 с креплением таким образом, что металлический слой электрически соединяет две III-нитридные полупроводниковые структуры.
14. Полупроводниковое светоизлучающее устройство по п.9, в котором каждая III-нитридная полупроводниковая структура 30 имеет длину, равную менее чем 500 микрон.
15. Полупроводниковое светоизлучающее устройство по п.9, дополнительно включающее в себя керамический материал 70, приспособленный для поглощения первого света, излучаемого светоизлучающим слоем 22, и излучения второго света, имеющего другое значение пика длины волны, чем первый свет, причем керамический материал расположен на стороне множества полупроводниковых структур 30 напротив крепления 56.
RU2011116095/28A 2008-09-24 2009-09-21 Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках RU2515205C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/236,853 US9117944B2 (en) 2008-09-24 2008-09-24 Semiconductor light emitting devices grown on composite substrates
US12/236,853 2008-09-24
PCT/IB2009/054134 WO2010035211A1 (en) 2008-09-24 2009-09-21 Semiconductor light emitting devices grown on composite substrates

Publications (2)

Publication Number Publication Date
RU2011116095A RU2011116095A (ru) 2012-10-27
RU2515205C2 true RU2515205C2 (ru) 2014-05-10

Family

ID=41466848

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011116095/28A RU2515205C2 (ru) 2008-09-24 2009-09-21 Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках

Country Status (9)

Country Link
US (1) US9117944B2 (ru)
EP (1) EP2329536B1 (ru)
JP (1) JP5734190B2 (ru)
KR (2) KR101799716B1 (ru)
CN (1) CN102165609B (ru)
BR (1) BRPI0913752B1 (ru)
RU (1) RU2515205C2 (ru)
TW (1) TWI497749B (ru)
WO (1) WO2010035211A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2823169C1 (ru) * 2024-02-26 2024-07-18 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Вертикально излучающее лазерное устройство

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309114A1 (en) * 2008-01-16 2009-12-17 Luminus Devices, Inc. Wavelength converting light-emitting devices and methods of making the same
JP5226449B2 (ja) * 2008-10-03 2013-07-03 スタンレー電気株式会社 半導体発光装置
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
EP2465141B1 (en) 2009-08-04 2021-04-07 GaN Systems Inc. Gallium nitride microwave and power switching transistors with matrix layout
US8581229B2 (en) 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
TWI414088B (zh) * 2009-12-16 2013-11-01 Epistar Corp 發光元件及其製造方法
CN102859726B (zh) * 2010-04-06 2015-09-16 首尔伟傲世有限公司 发光二极管及其制造方法
KR101165255B1 (ko) 2010-09-24 2012-07-19 서울옵토디바이스주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
AU2011241423A1 (en) 2010-04-13 2012-11-08 Gan Systems Inc. High density gallium nitride devices using island topology
JP5449039B2 (ja) * 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
DE102011013052A1 (de) * 2011-03-04 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
RU2604956C2 (ru) * 2011-06-01 2016-12-20 Конинклейке Филипс Н.В. Светоизлучающее устройство, присоединенное к опорной подложке
EP3361517B1 (en) * 2011-09-16 2021-06-23 Seoul Viosys Co., Ltd. Light emitting diode
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
CN103579431A (zh) * 2012-08-07 2014-02-12 华夏光股份有限公司 半导体发光结构及其制造方法
DE102012111123A1 (de) * 2012-09-26 2014-03-27 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
CN103227265B (zh) * 2013-04-12 2015-08-19 厦门大学 一种氮化镓基垂直腔面发射激光器的制作方法
CN105518886A (zh) * 2013-12-02 2016-04-20 东芝北斗电子株式会社 发光单元、发光装置及发光单元的制造方法
KR102181398B1 (ko) * 2014-06-11 2020-11-23 엘지이노텍 주식회사 발광소자 및 조명시스템
WO2016209892A1 (en) * 2015-06-22 2016-12-29 University Of South Carolina DOUBLE MESA LARGE AREA AlInGaBN LED DESIGN FOR DEEP UV AND OTHER APPLICATIONS
US11021789B2 (en) 2015-06-22 2021-06-01 University Of South Carolina MOCVD system injector for fast growth of AlInGaBN material
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
FR3063571B1 (fr) 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
KR102381866B1 (ko) * 2017-05-02 2022-04-04 서울바이오시스 주식회사 자외선 발광 다이오드
TWI689092B (zh) * 2017-06-09 2020-03-21 美商晶典有限公司 具有透光基材之微發光二極體顯示模組及其製造方法
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
KR102590229B1 (ko) 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
DE102019121678A1 (de) * 2019-08-12 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter wärmeabfuhr und verfahren zur herstellung eines bauelements
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3104809B1 (fr) * 2019-12-11 2021-12-17 Commissariat Energie Atomique Procede de realisation d’une couche de materiau structuree

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653523A2 (en) * 2004-10-28 2006-05-03 LumiLeds Lighting U.S., LLC Light emitting diode package
RU2277736C1 (ru) * 2005-02-02 2006-06-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в синей области видимого спектра

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US6869812B1 (en) * 2003-05-13 2005-03-22 Heng Liu High power AllnGaN based multi-chip light emitting diode
WO2005008791A2 (en) 2003-07-16 2005-01-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
JP2004048067A (ja) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd 発光部品およびその製造方法
US7285801B2 (en) * 2004-04-02 2007-10-23 Lumination, Llc LED with series-connected monolithically integrated mesas
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US7723736B2 (en) * 2004-12-14 2010-05-25 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
US7413918B2 (en) * 2005-01-11 2008-08-19 Semileds Corporation Method of making a light emitting diode
US7525248B1 (en) * 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
KR101138944B1 (ko) * 2005-01-26 2012-04-25 서울옵토디바이스주식회사 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및그것을 제조하는 방법
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
WO2006137711A1 (en) * 2005-06-22 2006-12-28 Seoul Opto-Device Co., Ltd. Light emitting device and method of manufacturing the same
KR100599012B1 (ko) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007266589A (ja) 2006-03-01 2007-10-11 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
US7795600B2 (en) * 2006-03-24 2010-09-14 Goldeneye, Inc. Wavelength conversion chip for use with light emitting diodes and method for making same
JP4901453B2 (ja) * 2006-12-20 2012-03-21 東芝ディスクリートテクノロジー株式会社 半導体発光素子
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US20080157090A1 (en) * 2006-12-28 2008-07-03 Darren Brent Thomson Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
WO2008091846A2 (en) * 2007-01-22 2008-07-31 Cree Led Lighting Solutions, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same
DE102007008524A1 (de) * 2007-02-21 2008-08-28 Osram Opto Semiconductors Gmbh Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
KR100849826B1 (ko) * 2007-03-29 2008-07-31 삼성전기주식회사 발광소자 및 이를 포함하는 패키지
GB2451884A (en) * 2007-08-16 2009-02-18 Sharp Kk A Semiconductor Device and a Method of Manufacture Thereof
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653523A2 (en) * 2004-10-28 2006-05-03 LumiLeds Lighting U.S., LLC Light emitting diode package
RU2277736C1 (ru) * 2005-02-02 2006-06-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в синей области видимого спектра

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2823169C1 (ru) * 2024-02-26 2024-07-18 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Вертикально излучающее лазерное устройство

Also Published As

Publication number Publication date
EP2329536B1 (en) 2018-08-15
WO2010035211A1 (en) 2010-04-01
JP2012503861A (ja) 2012-02-09
BRPI0913752B1 (pt) 2019-09-17
KR101674228B1 (ko) 2016-11-08
TWI497749B (zh) 2015-08-21
EP2329536A1 (en) 2011-06-08
RU2011116095A (ru) 2012-10-27
US9117944B2 (en) 2015-08-25
CN102165609A (zh) 2011-08-24
BRPI0913752A2 (pt) 2015-10-20
TW201019513A (en) 2010-05-16
JP5734190B2 (ja) 2015-06-17
KR20160096210A (ko) 2016-08-12
KR20110055745A (ko) 2011-05-25
US20100072489A1 (en) 2010-03-25
KR101799716B1 (ko) 2017-11-20
CN102165609B (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
RU2515205C2 (ru) Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках
US10312404B2 (en) Semiconductor light emitting device growing active layer on textured surface
JP4177097B2 (ja) Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
US7663148B2 (en) III-nitride light emitting device with reduced strain light emitting layer
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
US8329482B2 (en) White-emitting LED chips and method for making same
US9136430B2 (en) Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
KR101505555B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
RU2559305C2 (ru) Светоизлучающее устройство из элементов iii-v групп, включающее в себя светоизлучающую структуру
EP2567411A1 (en) Light emitting device grown on wavelength converting substrate
US8633508B2 (en) Semiconductor element and a production method therefor
JP2013526781A (ja) 緩和層上に成長したｉｉｉ族窒化物発光デバイス
KR101810711B1 (ko) 반도체 소자를 성장시키기 위한 복합 성장 기판
KR20140059522A (ko) 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PD4A Correction of name of patent owner
PC41 Official registration of the transfer of exclusive right

Effective date: 20190111

PD4A Correction of name of patent owner