JP2012199578A - Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 - Google Patents
Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 Download PDFInfo
- Publication number
- JP2012199578A JP2012199578A JP2012127712A JP2012127712A JP2012199578A JP 2012199578 A JP2012199578 A JP 2012199578A JP 2012127712 A JP2012127712 A JP 2012127712A JP 2012127712 A JP2012127712 A JP 2012127712A JP 2012199578 A JP2012199578 A JP 2012199578A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- seed layer
- host
- substrate
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 186
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 59
- 230000006911 nucleation Effects 0.000 claims description 32
- 238000010899 nucleation Methods 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 29
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 8
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000002131 composite material Substances 0.000 description 41
- 235000012431 wafers Nutrition 0.000 description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 22
- 229910010271 silicon carbide Inorganic materials 0.000 description 22
- 229910052594 sapphire Inorganic materials 0.000 description 16
- 239000010980 sapphire Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 229910003465 moissanite Inorganic materials 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052984 zinc sulfide Inorganic materials 0.000 description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052805 deuterium Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910001199 N alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】特性および信頼性を低下させることなくＩＩＩ−Ｖ族発光デバイスを成長させるための基板を提供すること。
【解決手段】ホストおよび該ホストに接合されたシード層を含む基板が準備され、次いで、ｎ型領域およびｐ型領域の間に配置された発光層を含む半導体構造が、前記シード層上に成長される。幾つかの実施形態では、接合層が、前記ホストを前記シード層に結合させる。シード層は、前記シード層に形成される転位によって、または前記シード層と前記接合層の間、即ちこれら二つの層間の界面での滑りによって半導体構造における歪みが解除されるように、前記半導体構造における歪みの緩和のための臨界圧力よりも薄くすることができる。幾つかの実施形態において、前記ホストは、前記接合層をエッチング除去することにより前記半導体構造およびシード層から分離されてよい。
【選択図】図１
【解決手段】ホストおよび該ホストに接合されたシード層を含む基板が準備され、次いで、ｎ型領域およびｐ型領域の間に配置された発光層を含む半導体構造が、前記シード層上に成長される。幾つかの実施形態では、接合層が、前記ホストを前記シード層に結合させる。シード層は、前記シード層に形成される転位によって、または前記シード層と前記接合層の間、即ちこれら二つの層間の界面での滑りによって半導体構造における歪みが解除されるように、前記半導体構造における歪みの緩和のための臨界圧力よりも薄くすることができる。幾つかの実施形態において、前記ホストは、前記接合層をエッチング除去することにより前記半導体構造およびシード層から分離されてよい。
【選択図】図１
Description
本発明は、発光ダイオードのような半導体発光デバイス、特に、そのような発光デバイスを成長させ得る成長基板に関する。
発光ダイオード（ＬＥＤ）、共振器型発光ダイオード（ＲＣＬＥＤ）、垂直共振器型面発光レーザダイオード（ＶＣＳＥＬ）、およびエッジ放出レーザを含む半導体発光デバイスは、現在入手可能な最も効率的な光源の中に含まれる。可視スペクトルの全体に亘って動作できる高輝度発光デバイスの製造において、現在興味を持たれている材料系には、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族−窒化物材料とも称されるガリウム、アルミニウム、インジウム、および窒素の二元系、三元系、四元系合金が含まれる。典型的には、ＩＩＩ族−窒化物発光デバイスは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、または他のエピタキシャル技術によって、異なる組成および異なるドーパント濃度の半導体層のスタックを、サファイヤ、炭化ケイ素、ＩＩＩ族−窒化物、または他の適切な基板上にエピタキシャル成長させることによって製造される。このスタックは、屡々、前記基板を覆って形成された例えばＳｉをドープした１以上のｎ型層と、該ｎ型層を覆って形成された１以上の発光領域または活性領域と、該活性領域を覆って形成された例えばＭｇをドープされた１以上のｐ型層とを含んでいる。電気的コンタクトが、前記ｎ型領域およびｐ型領域に形成される。
天然のＩＩＩ族−窒化物基板は一般に高価であり、広く入手可能ではないので、サファイア基板またはＳｉＣ基板上にＩＩＩ族−窒化物を成長させる。このような非ＩＩＩ族−窒化物基板は、幾つかの理由で最適とは言い難い。
第一に、サファイアおよびＳｉＣは、その上に成長されるＩＩＩ族−窒化物層とは異なる格子定数を有しており、該ＩＩＩ族−窒化物層に歪みおよび結晶欠陥を生じさせるので、特性および信頼性を低下させる問題を生じる可能性がある。
第二に、幾つかのデバイスでは、例えば、デバイスの光学特性を改善させるため、または該成長基板上に成長させた半導体層への電気的アクセスを得るために、成長基板を除去することが望まれる。サファイア基板の場合、成長基板は、サファイアと半導体層との界面において、ＩＩＩ族−窒化物材料、典型的にはＧａＮのレーザ解離によって除去されることが多い。レーザ解離は半導体層においてショック波を発生させ、これが半導体層またはコンタクト層に損傷を与えて、潜在的に当該デバイスの特性を劣化させる可能性がある。他の基板は、エッチングのような他の技術によって除去されてもよい。
本発明の実施形態に従えば、ホストおよび該ホストに接合されたシード層を含む基板が提供され、次いで、ｎ型領域およびｐ型領域の間に配置される発光層を含んだ半導体構造が、前記シード層上に成長される。幾つかの実施形態では、接合層が、前記ホストを前記シード層に結合させる。幾つかの実施形態において、該シード層は、前記半導体構造における歪み緩和のための臨界厚さよりも薄くてよく、その結果、前記半導体構造における歪みは、前記シード層中に形成される転位によって、または前記シード層および前記接合層の界面におけるこれら層間の滑りによって解放される。幾つかの実施形態において、前記半導体構造におけるシード層の格子定数と、核形成層の格子定数の間の差は１％未満である。幾つかの実施形態において、前記ホストの熱膨張係数は、前記半導体構造の少なくとも一つの層の熱膨張係数の少なくとも９０％である。幾つかの実施形態では、前記半導体構造における歪みを低減するために、前記シード層に溝が形成される。幾つかの実施形態では、前記半導体構造を覆う接合層を選択的に攻撃するエッチング剤で前記接合層をエッチング除去することにより、前記ホストを前記半導体構造およびシード層から分離してもよい。
本発明の実施形態に従えば、ＩＩＩ族−窒化物発光デバイスのような半導体発光デバイスが、図１に示した複合成長基板１０の上に成長される。基板１０は、ホスト基板１２、シード層１６、およびホスト１２をシード１６に接合するための接合層１４を含んでいる。基板１０の各層は、当該デバイスにおける半導体層を成長させるための、必要な処理条件に耐えることができる材料から形成される。例えば、ＭＯＣＶＤにより成長されたＩＩＩ族−窒化物デバイスの場合、基板１０の各層は、１０００℃を超える温度のＨ2雰囲気に耐えることができなければならず、ＭＢＥにより成長されたＩＩＩ族−窒化物の場合、基板１０の各層は、真空中において６００℃を超える温度に耐えることができなければならない。
ホスト基板１２は、基板１０および該基板１０を覆って成長された半導体デバイス層１８に対して、機械的支持を提供する。ホスト基板１２は、一般には３〜５００ミクロンの厚さであり、屡々１００ミクロンよりも厚い。ホスト基板１２がデバイスの一部として残る場合、ホスト基板１２は、当該デバイスから基板１２を通して光が抽出されるときには、少なくとも部分的に透明であってよい。デバイス層１８はホスト基板１２上に直接成長されないから、ホスト基板１２は、一般には単結晶である必要はない。幾つかの実施形態において、ホスト基板１２の材料は、デバイス層１８のＣＴＥおよびシード層１６のＣＴＥを一致させる熱膨張係数（ＣＴＥ）を有するように選択される。半導体、セラミックおよび金属を含む、エピタキシャル層１８の処理条件に耐えることができる如何なる材料も、本発明の実施形態において適切であり得る。望ましくはデバイス層１８のＣＴＥに近いＣＴＥを有するが、ＭＯＣＶＤによりＩＩＩ族−窒化物層を成長させるために必要な温度で昇華分解するＧａＡｓのような材料は、該ＧａＡｓホストおよびシード層１６の間に堆積される窒化シリコンのような不浸透性キャップ層と共に使用されてよい。下記の表１は、ＩＩＩ族−窒化物材料のＣＴＥ、および幾つかの適切なホスト基板材料のＣＴＥを示している。
シード層１６は、その上にデバイス層１８が成長される層であり、従って、その上にＩＩＩ族−窒化物結晶が核形成できる材料でなければならない。シード層１６は、約５０Å〜１μｍの厚さであってよい。幾つかの実施形態において、シード層１６は、デバイス層１８の材料に対してＣＴＥ適合される。屡々、その上にデバイス層１８が成長されるシード層１６の表面の結晶学的配向は、ウルツ鉱型［０００１］ｃ軸である。シード層１６が仕上がりデバイスの一部に残る実施形態において、光がシード層１６を通してデバイスから抽出されるならば、シード層１６は透明または薄くてよい。表２は、幾つかのシード層材料の格子定数を示している。
１以上の接合層１４が、ホスト基板１２をシード層１６に接合する。接合層１４は、約１００Å〜１μｍの厚さでよい。適切な接合層の例には、ＳｉＯ2のようなＳｉＯX、Ｓｉ3Ｏ4のようなＳｉＮX、ＨｆＯ2、それらの混合物、Ｍｏ、Ｔｉのような金属、ＴｉＮ、他の合金、および他の半導体または誘電体が含まれる。接合層１４は、ホスト基板１２をシード層１６に結合するから、接合層１４を形成する材料は、ホスト１２およびシード１６の間の良好な接着を提供するように選択される。幾つかの実施形態において、接合層１４は、デバイス層１８を攻撃しないエッチング剤でエッチングできる材料で形成され、それによって、デバイス層１８およびシード層１６をホスト基板１２から放出する放出層である。例えば、接合層１４はＳｉＯ2であってよく、これはＩＩＩ族−窒化物デバイス層に損傷を生じさせることなく、ＨＦによって湿式エッチングすることができる。接合層が仕上げられたデバイスの一部として残る実施形態において、接合層１４は、好ましくは透明であるか、または非常に薄い。幾つかの実施形態において、接合層１４は省略されてもよく、またシード層１６はホスト基板１２に直接接着されてもよい。
デバイス層１８は、当該技術において既知の成長技術により成長された、従来のＩＩＩ族−窒化物デバイス層である。シード層１６に隣接した層の組成は、その格子定数または他の性質、および／またはシード層１６の材料上で核形成できるその能力で選択されてよい。
本発明の幾つかの実施形態において、シード層１６および接合層１４は、膨張してホスト基板１２に接触する厚い層である。例えば、接合層１４およびシード層１６は、１００Åよりも厚くてよい。シード層１６を覆って成長されるエピタキシャル層１８は、エピタキシャル層１８とシード層１６の間の格子ミスマッチに起因して歪みを生じ、従って、歪みを制限するために、シード層の組成は、エピタキシャル層に合理的に格子適合するように選択される。加えて、シード層１６のおよびホスト基板１２の組成は、エピタキシャル層１８のＣＴＥに近接したＣＴＥを有するように選択される。幾つかの実施形態において、ホスト基板およびシード層材料は、ホストのＣＴＥが、発光層のような少なくとも一つのデバイス層におけるＣＴＥの少なくとも９０％であるように選択される。シード層／接合層／ホスト基板の可能な組合せの例には、Ａｌ2Ｏ3／オキサイド／Ａｌ2Ｏ3またはアルミナ；ＳｉＣ／オキサイド／合理的に近いＣＴＥを持った何れかのホスト；ＺｎＯ／オキサイド／合理的に近いＣＴＥをもった何れかのホスト；およびＧａＮのようなＩＩＩ族−窒化物材料／オキサイド／合理的に近いＣＴＥをもった何れかのホストが含まれる。
ホスト基板１２のＣＴＥがエピタキシャル層１８のそれよりも大きければ、エピタキシャル層１８は室温において圧縮応力の下にある。このエピタキシャル層１８における圧縮応力は、高Ｓｉドーピングのｎ型層の成長を可能にし、また例えば２μｍを超える厚いエピタキシャル領域１８の成長を可能にする。対照的に、ホスト基板１２のＣＴＥがエピタキシャル層１８のそれよりも小さければ、エピタキシャル層１８は室温において引張り応力の下にある結果、エピタキシャル層１８の厚さおよびその中のドーピングレベルは、クラック発生によって制限される。従って、ホスト基板１２の組成は、一般に、該ホスト基板がエピタキシャル層１８よりも大きいＣＴＥを有するように選択される。
本発明の幾つかの実施形態において、複合基板１０を覆って成長されたエピタキシャル層１８の歪みの軽減は、シード層１６の厚さを、エピタキシャル層１８の臨界厚さ未満または概ねこれに等しい厚さ、即ち、エピタキシャル層１８が緩和されて歪みを受けない厚さに制限することによって提供される。例えば、サファイアまたは他のホスト基板１２およびＳｉＣシード層１６の複合基板において、シード層１６の厚さは５０〜３００Åであってよい。
エピタキシャル層１８の成長の際、層１８の厚さが薄いシード層の厚さを超えて増大するときに、格子不適合のシード層１６上での成長に起因してエピタキシャル層１８内に負荷される歪みは、層１８からシード層１６へと伝達される。層１８の厚さが緩和のための臨界点を超えると、層１８内の歪みの軽減は、エピタキシャル層１８を通って上方に伝播する転位によってではなく、シード層１６内に形成される転位によって、また従順な接合層１４およびシード層１６の間の滑りによって与えられる。シード層１６内の転位形成によって、負荷された歪みがエピタキシャル層１８からシード層１６へと伝達されるときに、シード層の格子定数は、緩和され且つ自立しているときのシード層の格子定数から、エピタキシャル層の格子定数に類似したまたは同一の格子定数へとシフトする。従って、エピタキシャル層１８は概ね転位のない高品質の層である。例えば、デバイス層１８における糸状転位の濃度は、１０9ｃｍ-2未満に制限され、より好ましくは１０8ｃｍ-2未満に制限され、更に好ましくは１０7ｃｍ-2未満に制限され、また更に好ましくは１０6ｃｍ-2未満に制限され得る。
上記で述べたように、シード層１６に隣接したＩＩＩ族−窒化物層の組成は、一般に、シード層１６上において核形成する能力で選択される。この実施形態のうち、ＳｉＣシード層１６がサファイアホスト基板１２に接合される上記の例において、シード層上に成長されるＩＩＩ族−窒化物層はＡｌＮであってよく、これはＳｉＣ上で十分に核形成し、且つＳｉＣに合理的に近似した格子定数を有している。エピタキシャル層１８の組成は、ＩＩＩ−窒化物層の何れかの組合せの組成勾配または超格子によって、該層１８の厚さに亘ってシフトされてよい。例えば、非常に薄いＡｌＮ層をＳｉＣシード層１６上に直接堆積させてよく、次いでＧａＮを添加することにより、ＡｌＮ組成が減少するＡｌＧａＮを、ＡｌＮ組成が０％に達してＧａＮになるまで形成してよい。次いで、該組成は、望ましいＩｎＧａＮ組成に到達するまでＩｎＮを添加および増大させることによって、ＧａＮからＩｎＧａＮへとシフトされてよい。
薄いシード層はより良好に膨張し、転位を形成し、または接合層１４との界面で滑リを生じてエピタキシャル層１８における歪みを解放できるので、この実施形態においてシード層の厚さが減少するに伴って、シード層１６、ホスト基板１２、およびエピタキシャル層のＣＴＥ間における適合性、並びにシード層１６およびエピタキシャル層１８の格子定数間における適合性は重要性が低くなる。
幾つかの実施形態において、シード層１６、および該シード層を覆って成長される第一のエピタキシャル層１８のための材料は、シード層１６の格子定数と、該シード層上に成長された核形成層と称する第一のエピタキシャル層の格子定数との間の差が、１％未満であるように選択される。例えば、ＧａＮもしくはＩｎＧａＮ核形成層は複合成長基板上に成長されてよく、該基板は、ＺｎＯシード層に合理的に近いＣＴＥを備えた何等かのホスト基板に、オキサイド接合層を介して接合されたＺｎＯシード層１６を含んでいる。ＺｎＯの格子定数は３．２４である。核形成層の格子定数は、核形成層のＩｎＮ組成に応じて、例えば３．２１〜３．２７である。例えば、Ｉｎ0.09Ｇａ0.91Ｎ核形成層は約３．２１の格子定数を有し、またＩｎ0.16Ｇａ0.84Ｎ核形成層は約３．２４の格子定数を有している。ＺｎＯは、ＭＯＣＶＤによりＩｎＧａＮを成長させるために必要な温度で分解し得るので、ＺｎＯシード層を備えた複合基板上に成長された第一のＩＩＩ族−窒化物層は、ＭＢＥのような低温技術によって成長されてよい。或いは、３．１１の格子定数を有するＡｌＮ核形成層は、３．０８の格子定数を有するＳｉＣシード層上に成長されてよい。
シード層および核形成層間の格子定数の差を制限することは、当該デバイスの歪みの量を低減し、潜在的に、当該デバイスのエピタキシャル層１８に形成される転位の数を減少させることができる。幾つかのデバイスにおいて、核形成層のようなエピタキシャル層１８における格子定数は、エピタキシャル層が引張り応力ではなく圧縮応力の下にあるように、シード層１６の格子定数よりも大きくてよい。
幾つかの実施形態において、ホスト基板材料は、加熱の際にシード層の格子定数を所望の量だけ広げて、エピタキシャル層１８の格子定数に更に緊密に適合させるようなＣＴＥを有するように選択される。ホスト基板１２は、そのＣＴＥが、ＩＩＩ族−窒化物層１８の成長温度において、シード層１６内に引張り応力を生じるように選択される。従って、シード層１６の格子定数はこの引張り応力により拡大されて、エピタキシャル層１８の発光層が可視光を放出するために必要な、高ＩｎＮ組成（例えばＩｎ0.15Ｇａ0.85Ｎ）の格子定数に対して更に良好に適合するようになる。広げられたシード層の格子定数は、サファイアホスト基板１２上のＳｉＣシード層１６、または多結晶ＳｉＣホスト基板１２上のＧａＮシード層１６を備えた複合基板において可能である。ホスト基板１２によってシード層１６に引張り応力が加わる場合、シード層１６が薄いほど、該シード層１６はクラックを伴わずに引張り応力に耐えることができる。一般に、特にシード層の引き伸ばされた格子定数が、核形成層の格子定数に適合することを目的とする場合には、シード層１６の格子定数と核形成層の格子定数との間の差を約１％未満に制限することが望ましい。
ホスト基板材料がシード層の格子定数を引き伸ばすように選択される実施形態の一例において、約５×１０-6℃-1のＣＴＥおよび３．１１の格子定数を有するＡｌＮ核形成層が、約４×１０-6℃-1のＣＴＥおよび３．０８の格子定数を有するＳｉＣシード層１６を備えた基板上に成長される。ホスト基板１２は、少なくとも１０×１０-6℃-1のＣＴＥを有する可能性がある。ホスト基板が少なくとも１５×１０-6℃-1のＣＴＥを有していれば、周囲温度がエピタキシャル層１８の成長に適した温度（例えば約１０００℃）まで上昇したときに、ホスト基板１２の膨張は、ＳｉＣシード層１６の格子定数を拡大させて、成長されたＡｌＮ核形成層の格子定数に適合させるであろう。シード層１６と核形成層との間には格子定数のミスマッチは存在しないので、ＡｌＮ核形成層は転位なしで、または極めて低い転位濃度で成長させることができる。少なくとも１５×１０-6℃-1のＣＴＥを有する適切なホスト基板材料の一例は、ヘイネス（Ｈａｙｎｅｓ）合金（ＵＮＳ＃Ｎ０７２１４）であり、これは１８．６×１０-6℃-1のＣＴＥおよび１３５５℃の融点を有する７５％Ｎｉ、１６％Ｃｒ、４．５％Ａｌ、および３％Ｆｅの合金である。もう一つの例においては、ＡｌＮが５０％以下のＡｌＧａＮ核形成層が、ＡｌＮシード層１６を備えた基板上に成長される。もう一つの例では、ＩｎＧａＮ核形成層が、ＧａＮシード層１６を備えた基盤上に成長される。成長の後にウエハーが室温に冷却されて、シード層１６の格子定数が再度収縮するとき転位が形成されるのを防止するために、デバイスのウエハー上に溝を形成してもよい。このような溝については、以下で図９を参照して述べる。
幾つかの実施形態では、シード層を単一の一体的中断層としてではなく、ストライプ状または格子状に形成することにより、エピタキシャル層における更なる歪み緩和が提供されてよい。或いは、シード層は単一の一体的中断層として形成し、次いで歪み緩和を提供するために、例えば溝を形成することによって所定の場所を除去してもよい。図９は、ストライプとして形成されたシード層１６を含んだ、複合基板を備えたデバイスの断面図である。単一の一体的中断シード層１６は、接合層１４を介してホスト基板１２に接合され、次いで従来のリソグラフィー技術により、シード層の一部を除去してパターンニングすることによってストライプが形成されてよい。シード層の各ストライプの縁部は、エピタキシャル層１８内の転位をシード層のストライプの縁部に集中させることによって、追加の歪み緩和を提供することができる。シード層１６、接合層１４、および核形成層の組成は、核形成層の材料が、シード層１６の部分間のスペースにより露出している接合層１４の上ではなく、シード層１６上に優先的に核形成するように選択されてよい。
発光デバイスのウエハー上において、図９に示したシード層１６内の溝は、概ね一つのデバイス幅、例えば数百ミクロンまたは１ミリメータだけ離間していてよい。パターンニングされたシード層を備えた複合基板上に形成されたデバイスのウエハーは、シード層部分の縁部が発光層の下に位置しないように分割されてよい。何故なら、シード層の縁部に集中した転位は、低い特性または信頼性の問題を生じる可能性があるからである。或いは、一つのデバイス幅に複数の溝、例えば、約数ミクロンまたは数十ミクロンだけ離間した複数の溝が形成されてよい。このような基板上での成長条件は、シード層１６を覆って形成された核形成層、またはその後のエピタキシャル層が、シード層１６に形成された溝を覆って合体し、該ウエハー上のデバイスの発光層が、シード層１６の溝によって中断されない連続的な層として形成されるように選択される。
上記の実施形態および例に記載した複合基板の幾つかは、図４〜図６に示したようにして形成されてよい。図４〜図６は、シード層のためのバルク材料が容易に入手可能であるときの、複合基板；例えばＳｉＣ、Ａｌ2Ｏ3、ＺｎＯのシード層、および潜在的にはＡｌＮのような幾つかのＩＩＩ族−窒化物層を備えた基板の形成を示している。図４に示したように、接合層１４は、該接合層およびホスト基板材料に適した従来の技術によって、ホスト基板１２上に形成されてよい。例えば、ＳｉＯ2接合層１４は、例えば化学的気相成長のような堆積技術によって、Ａｌ2Ｏ3ホスト基板上に堆積されてよい。幾つかの実施形態において、接合層１４は、機械的研磨のような接合層１４を平坦化する技術によって、堆積後に加工されてよい。
次いで、シード層材料１６Ａの厚いウエハーが、図５に示すように、接合層１４の露出された表面に接合される。接合層１４に対する強い結合を形成するためには、シード層材料ウエハー１６Ａもまた平坦でなければならない。ホスト基板１２およびウエハー１６Ａは、高温および高圧において接合される。
次いで、望ましい厚さのシード層１６を超えるシード層材料１６Ａの部分が、図６に示すようなシード層１６の組成に適切な技術６０によって除去される。例えば、Ａｌ2Ｏ3シード層材料は研磨によって除去されてよく、またＳｉＣシード層材料はエッチングによって除去されてよい。得られる構造は、上記で述べた複合基板１０である。
図４、図７および図８は、上記で述べた複合体構造を形成するための別の方法を図示している。図４〜図６を参照して上記で述べた方法と同様に、接合層１４が最初にホスト基板１２に形成され、次いで、必要であれば、図４に示したように、接合層１４を加工して平坦にする。
別途、シード層材料１６Ｂのウエハーには、水素、重水素、またはヘリウムのような材料７２を注入して、最終的な複合基板におけるシード層１６の望ましい厚さに対応する深さ７２にバブル層を形成する。シード層材料ウエハー１６Ｂは、Ａｌ2Ｏ3のような単一の材料であってもよく、或いは、それはＡｌ2Ｏ3ウエハー上にエピタキシャル成長されたＩＩＩ族−窒化物層のような異なる材料を含んでもよく、または以下で説明するようにホスト基板に接合されてもよい。
ウエハー１６Ｂは、ウエハー１６Ｂの水素インプラント側を接合層１４に接合させるようにして、接合層１４に結合される。図５を参照して上記で説明したように、接合層１４の露出表面およびウエハー１６Ｂの表面は両方とも、上昇した温度および圧力で強力な結合を形成するために十分に平坦でなければならない。この得られた構造が図８に示されている。次いで、図８の接合された構造は、例えば不活性雰囲気において約５００℃よりも高い温度に加熱され、この加熱により、ウエハー１６Ｂのインプラントされたバブル層を拡大させ、ウエハー１６Ｂの薄いシード層部分を、バブル層７２がインプラントされた厚さでウエハー１６Ｂの残りの部分から剥離し、上記で述べたような仕上げられた複合基板１０がもたらされる。
バルク材料として容易に入手可能でない材料のシード層を含む上記ｍｐ実施形態および例において、例えば、サファイアのような適切な成長基板上に、ＭＯＣＶＤまたはＭＢＥのようなエピタキシャル技術により成長されたＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮおよびＡｌＮのようなＩＩＩ族−窒化物シード層の場合、該シード層は別途調製されなければならない。成長基板上で適切な厚さのシード層材料を成長させた後に、該シード層を適切なホストに結合してよく、また前記成長基板は、該成長基板に適した技術によって除去されてよい。
ＩＩＩ族−窒化物シード層材料のような幾つかの実施形態において、シード層は、成長基板上において歪みを受けた状態で成長される。シード層１６がホスト基板１２に接合され、前記成長基板から除去されると、シード層１６とホスト基板１６の間の結合が適合していれば（例えば適合した接合層１４）、シード層１６は少なくとも部分的に緩和される。こうして、シード層は歪みを受けた層として成長されるが、その組成は、該シード層が前記成長基板から解放および緩和された後には、その格子定数が、前記シード層を覆って成長されるエピタキシャル層の格子定数に合理的に近似し、または適合するように選択される。
例えば、ＩＩＩ族−窒化物デバイスがＡｌ2Ｏ3上で便宜に成長されるときに、前記基板上に成長される前記第一の層は、一般には、格子定数が約３．１９のＧａＮ緩衝層である。該ＧａＮ緩衝層は、発光層（屡々ＩｎＧａＮ）を含めて、該緩衝層を覆って成長される全てのデバイス層の格子定数を設定する。緩和された自立しているＩｎＧａＮは、ＧａＮよりも大きな格子定数を有しているので、発光層は、ＧａＮ緩衝層を覆って成長されるときに歪みを受ける。対照的に、本発明の実施形態において、ＩｎＧａＮシード層は、従来の基板上で歪みを受けて成長され、次いで、ホストに接合され、ＩｎＧａＮシード層が少なくとも部分的に緩和されるように、成長基板から放出されてよい。緩和の後に、ＩｎＧａＮシード層は、ＧａＮよりも大きい格子定数を有している。このように、ＩｎＧａＮシード層の格子定数は、ＩｎＧａＮ発光層と同じ組成の、緩和された自立している層の格子定数に更に緊密に適合している。ＩｎＧａＮシード層を覆って成長されたＩｎＧａＮ発光層を含むデバイス層は、ＩｎＧａＮシード層の格子定数を再現するであろう。従って、緩和されたＩｎＧａＮシード層の格子定数をもったＩｎＧａＮ発光層は、ＧａＮ緩衝層の格子定数をもったＩｎＧａＮ発光層よりも歪みが少ない。発光層における歪みを低減することは、当該デバイスの特性を改善することができる。
例えば、サファイア上において従来法で成長されたＧａＮ緩衝層は、３．１８９Åの格子定数を有することができる。青色光を放出するＩｎＧａＮ層は、Ｉｎ0.12Ｇａ0.88Ｎの組成、即ち、自立性の格子定数３．２３Åをもった組成を有してよい。発光層における歪みは、発光層における実際の格子定数（従来のＧａＮ緩衝層上で成長された層について３．１８９Å）と、同じ組成の自立層の格子定数との間の差であり、従って、この歪みは（ａfreestanding−ａactual）／ａfreestandingとして表される。従来のＩｎ0.12Ｇａ0.88Ｎ層の場合、歪みは（３．２３Å−３．１８９Å）／３．２３Å、即ち、約１．２３％である。同じ組成の発光層がＩｎＧａＮシード層を備えた複合基板上で成長されれば、ＩｎＧａＮシード層の大きな格子定数が発光層における大きな実際の格子定数をもたらすので、この歪みは低減または排除される。本発明の幾つかの実施形態において、４３０〜４８０ｎｍの光を放出するデバイスの発光層における歪みは、１％未満、更に好ましくは０．５％未満にまで低減され得る。シアン光を放出するＩｎＧａＮ層は、組成Ｉｎ0.16Ｇａ0.84Ｎ、即ち、従来のＧａＮ緩衝層上で成長されたときに、約１．７％の歪みを持った組成を有してよい。本発明の幾つかの実施形態において、４８０〜５２０ｎｍの光を放出するデバイスの発光層における歪みは、１．５％未満に低減されてよく、より好ましくは１％未満にまで低減されてよい。緑色の光を放出するＩｎＧａＮ層は、Ｉｎ0.2Ｇａ0.8Ｎの組成、即ち、３．２６Åの自立層格子定数を持った組成を有し、ＧａＮ緩衝層上に成長されたときに約２．１％の歪みを生じる。本発明の幾つかの実施形態において、５２０〜５６０ｎｍの光を放出するデバイスの発光層における歪みは、２％未満、より好ましくは１．５％未満に低減され得る。
ＩＩＩ族−窒化物シード層材料は、所望の配向性のＩＩＩ族−窒化物層を備えた複合基板を形成するために、追加の接合工程を必要とするかもしれない。サファイアまたはＳｉＣ上に成長するＩＩＩ族−窒化物層は、典型的にはｃ平面ウルツ鉱として成長される。このようなウルツ鉱型ＩＩＩ族−窒化物構造は、ガリウム面および窒素面を有している。ＩＩＩ族−窒化物は、成長する層の頂面がガリウム面であり、底面（成長基板に隣接する表面）が窒素面であるように、選択的に成長する。シード層材料を従来と同様にサファイアまたはＳｉＣ上に単純に成長させ、次いで該シード層材料をホストに結合し、成長基板を除去することによって、窒素面が露出されたＩＩＩ族−窒化物シード層を備えた複合基板が生じるであろう。上記で述べたように、ＩＩＩ族−窒化物はガリウム面上で選択的に、即ち、ガリウム面を頂面として成長し、従って、窒素面上での成長では結晶中に望ましくない欠陥が導入され、或いは、窒素面を頂面にした配向からガリウム面を頂面にした配向へと結晶配向が切替わるので、低品質の材料をもたらす。
ガリウム面を頂面にしたＩＩＩ族−窒化物シード層を備えた複合基板を形成するために、シード層材料は成長基板上で従来通り成長され、次いで、何れか適切な第一のホスト基板に接合され、続いて成長基板から分離される結果、シード層材料はガリウム面を介して前記第一のホスト基板に接合される一方、窒素面は成長基板の除去によって露出されたままとされる。次いで、前記シード層材料の窒素面は第二のホスト基板１０に接合されるが、該ホスト基板は本発明の実施形態に従う複合基板である。この第二のホスト基板に接合された後、前記第一のホスト基板は、前記成長基板に適した技術によって除去される。この最終的な複合基板において、前記シード層材料１６の窒素面が任意の接合層１４を介してホスト基板１２（第二のホスト基板）に接合される結果、ＩＩＩ族−窒化物シード層１６のガリウム面はエピタキシャル層１８の成長のために露出される。
例えば、ＧａＮ緩衝層がサファイア基板上で従来通り成長され、続いて、複合基板のシード層を形成するＩｎＧａＮが成長される。該ＩｎＧａＮ層は、接合層を用いて、または用いずに、第一のホスト基板に接合される。前記サファイア成長基板は、該サファイアに隣接したＧａＮ緩衝層のレーザ溶融によって除去され、次いで、サファイアの除去により露出された残りのＧａＮ緩衝層がエッチングにより除去され、第一のホスト基板に結合されたＩｎＧａＮ層をもたらす。このＩｎＧａＮ層には、図７を参照して上記で説明したように、水素、重水素、またはヘリウムのような物質がインプラントされて、最終的な複合基板におけるシード層の望ましい厚さに対応した深さにバブル層が形成される。該ＩｎＧａＮ層は、任意に、接合のために十分に平坦な表面を形成するように加工されてよい。次いで、該ＩｎＧａＮ層は、接合層を用いて、または用いずに、最終的な複合基板におけるホストを形成するであろう第二のホスト基板に接合される。次いで、第一のホスト基板、ＩｎＧａＮ層および第二のホスト基板を上記で述べたようにして加熱して、前記ＩｎＧａＮ層にインプラントされたバブル層を膨張させ、前記ＩｎＧａＮ層の薄いシード層部分をＩｎＧａＮ層の残部および第一のホスト基板から剥離させて、上記で述べたＩｎＧａＮシード層がホスト基板に接合された仕上がり複合基板を生じさせる。
前記シード層材料の結晶配向を２回反転させるために、前記シード層材料を第一のホスト基板に接合し、次いで第二のホスト基盤に接合する２回の接合の代りに、前記シード層材料を、窒素面を上にして成長基板上で成長させてもよい。上記で述べたように、窒素面シード層材料をホスト基板に結合するときに、該シード層のガリウム面はエピタキシャル層１８の成長のために露出される。窒素面フィルムは、例えば、両者共に本明細書の一部として援用する“Morphological and structure characteristics of homoepitaxial GaN grown by metalorganic chemical vapour deposition (MOCVD)”, Journal of Crystal Growth 204 (1999) 419-428、および“Playing with Polarity”, Phys. Stat. Sol. (b) 228, No.2, 505-512 (2001)に更に詳細に記載された、気相エピタキシーまたはＭＯＣＶＤによって成長されてよい。
幾つかの実施形態において、前記シード層材料は、上記で述べたｃ−面材料としてではなく、ｍ−面またはａ−面材料として成長される。
上記で説明した実施形態の何れかに従う複合基板上に成長されたＩＩＩ族−窒化物デバイスは、図１〜図３に示したような薄膜デバイスに加工されてよい。上記で述べたように、デバイス層１８が複合基板１０上に成長される。次いで、デバイス層は新たなホスト基板に接合され、次いで複合基板１０の全てまたは一部が除去されてよい。図１は、複合基板１０上に成長されたデバイス層を示している。デバイス層１８は、典型的には基板１０を覆って成長されたｎ型領域を含んでおり、これは緩衝層または核形成層のような任意の調製層、および複合基板１０の放出、または複合基板１０の除去後のエピタキシャル層の薄化を容易にするように設計された任意の放出層を含んでよい。前記ｎ型領域を覆って、１以上の発光層が典型的に成長され、続いてｐ型領域が成長される。デバイス層１８の頂部表面は、例えば粗面化することにより、または光結晶のような構造を形成することによって、仕上げられたデバイスからの光抽出を増大させるように処理されてよい。
図２に示すように、例えばオーミックコンタクト層、反射層、バリア層、および接合層を含む１以上の金属層２０が、デバイス層１８の頂面を覆って堆積される。次いで、該デバイス層は、金属層２０の露出表面を介してホスト基板２２に接合される。１以上の接合層（典型的には金属）は、エピタキシャルデバイス層１８とホスト基板２２との間の熱圧縮、または共晶接合のための適合性材料として働くことができる。適切な接合層金属の例には、金および銀が含まれる。ホスト基板２２は、複合成長基板１０が除去された後のエピタキシャル層に対する機械的支持を提供し、またデバイス層１８の一つの表面に対する電気的コンタクトを提供する。ホスト基板２２は、一般に、導電性（即ち、約０．１Ωｃｍ未満）であるように、熱的に伝導性であるように、エピタキシャル層のそれに適合したＣＴＥを有するように、また強力なウエハー接合を形成するのに十分に平坦（即ち、粗さの二乗平均平方根が約１０ｎｍ未満）であるように選択される。適切な材料には、例えば、Ｃｕ、Ｍｏ，Ｃｕ／Ｍｏ、およびＣｕ／Ｗのような金属；Ｓｉ金属コンタクトを伴う半導体、例えばＰｄ、Ｇｅ、Ｔｉ、Ａｕ、Ｎｉ、Ａｇのうちの１以上を含むオーミックコンタクトを伴うＳｉ、およびオーミックコンタクトを伴うＧａＡｓ；ＡｌＮのようなセラミック、圧縮されたダイアモンド、または化学的気相成長により成長されたダイアモンド層が含まれる。
デバイス層１８は、デバイス全体のウエハーがホストのウエハーに接合されるように、ウエハースケールでホスト基板２２に接合され、次いで、接合後に個々のデバイスにダイシングされてよい。或いは、本明細書の一部として援用する２００４年１０月２８日に提出された米国出願１０／９７７，２９４号の「パッケージ集積された薄膜ＬＥＤ」に更に詳細に説明されているように、デバイスのウエハーを個別のデバイスにダイシングし、次いで各デバイスをダイスケールのホスト基板２２に接合してもよい。
ホスト基板２２およびエピタキシャル層１８は、上昇した温度および圧力で一緒に加圧されて、ホスト基板２２および金属層２０の間の界面に耐久性の接合が形成され、例えば、界面における金属接合層の間に耐久性の金属接合が形成される。接合のための温度および圧力の範囲は、下端は得られる接合の強度によって制限され、また上端はホスト基板構造、メタライゼーションおよびエピタキシャル構造の安定性によって制限される。例えば、高温および／または高圧は、エピタキシャル層の分解、金属コンタクトの剥離、拡散バリアの故障、またはエピタキシャル層中の成分材料のガス化脱離を生じる可能性がある。接合のための適切な温度範囲は、例えば室温〜約５００℃である。接合のための適切な圧力範囲は、例えば、加圧なし〜約５００ｐｓｉである。
次いで、図３に示すように、複合基板１０の全部または一部を除去してよい。例えば、複合基板１０のホスト基板１２は、接合層１４を攻撃するエッチング剤中でエッチングすることによって、除去されてよい。こうしてホスト基板および接合層１４が除去され、第二のホスト基板２２に接合されたシード層１６およびデバイス層１８が残される。シード層１６もまた、例えばエッチング、ラッピング、研磨、またはそれらの組み合わせによって、除去されてよい。例えば、ＳｉＣシード層はエッチング除去されてよく、またＡｌ2Ｏ3シード層は研削除去されてよい。幾つかの実施形態において、シード層１６または全体の複合基板１０は、仕上げられたデバイスの一部として残る。
図３に示したデバイスにおけるように、全体の複合基板１０を除去するのであれば、残存するデバイス層１８を薄化して、例えばシード層１６に最も近接し且つ材料品質の低いデバイス層の部分を除去してよい。エピタキシャル層は、例えば化学的機械的研磨、従来のドライエッチング、または光電子化学エッチング（ＰＥＣ）によって薄くしてよい。エピタキシャル層の頂部表面は、抽出される光の量を増大させるために、肌理を形成しまたは粗面化してもよい。層１８の露出表面上には、例えばリングまたは格子状のコンタクト２６（屡々ｎ型コンタクト）が形成される。該コンタクト下のデバイス層は、該コンタクト下の発光領域の部分からの発光を防止するために、例えば水素をインプラントされてもよい。当該技術において既知のように、燐のような波長変換層および／または二色性素子もしくは偏光器のような二次光学素子を、発光表面に適用してもよい。
或いは、図１０に示したように、発光領域をサンドイッチするｎ型領域およびｐ型領域の両方の一部が当該層の同じ側に露出されるように、図１のデバイスにおけるエピタキシャル層１８の一部は除去されてよい。これらの露出された部分には、電気的コンタクト２６および２８が形成される。電気的コンタクト２６および２８が反射性であるならば、該構造は、図１０に示すように光がシード層１６を通して抽出されるように、コンタクト側を下にしてマウント２４の上にマウントされてよい。複合基板の全部または幾つかは除去されてよく、例えば図１０に示すように、シード層１６をエピタキシャル層１８に結合されたままに残してもよい。電気的コンタクト２６および／または２８が透明であれば、当該デバイスは、コンタクト２６および２８を通して光が抽出されるように、コンタクト側を上にしてマウントされてよい（図１０には示されていない）。
本発明を詳細に説明してきたが、当業者は、本開示が与えられれば、ここに記載した発現概念の精神を逸脱することなく、本発明に変更を加え得ることを理解するであろう。従って、本発明の範囲は、ここに図示し且つ説明した特定の実施形態に制限されるものではない。
以下に本発明の他の実施態様を記載する。
［態様１］ホストと該ホストに接合されたシード層とを含む基板を準備することと、
前記基板上に、ｎ型領域およびｐ型領域の間に配置された発光層を具備する半導体構造を成長させることと、
を含んでなる方法であって、
前記シード層は、前記半導体構造が歪み緩和を受ける厚さよりも薄い厚さを有する方法。
［態様２］態様１に記載の方法であって、前記基板が更に、前記ホストと前記シード層との間に配置された接合層を含んでなる方法。
［態様３］態様２に記載の方法であって、前記接合層が、シリコン酸化物およびシリコン窒化物のうちの一つを含んでなる方法。
［態様４］態様２に記載の方法であって、前記ホストの熱膨張係数が、前記半導体構造の層の熱膨張係数の少なくとも９０％である方法。
［態様５］態様１に記載の方法であって、前記シード層が単結晶材料である方法。
［態様６］態様１に記載の方法であって、前記シード層は、Ａｌ2Ｏ3およびＳｉＣのうちの一つを含んでなる方法。
［態様７］態様１に記載の方法であって、前記ホストは、Ａｌ2Ｏ3およびアルミナのうちの一つを含んでなる方法。
［態様８］態様１に記載の方法であって、前記半導体構造を成長させた後の前記シード層における平均転位密度が、前記半導体構造における平均転位密度よりも大きい方法。
［態様９］態様１に記載の方法であって、前記シード層は、前記シード層が除去されまたは形成されない領域によって分離された別々の部分に分割される方法。
［態様１０］態様１に記載の方法であって、前記シード層が５０〜３００Åの厚さを有する方法。
［態様１１］態様１に記載の方法であって、前記ホストは第一のホストであり、前記方法は更に、前記半導体構造を第二のホストに結合することと、
前記第一のホストを除去することと、
を含んでなる方法。
［態様１２］態様１１に記載の方法であって、前記第一のホストを除去することは、前記シード層と前記第一のホストの間に配置された接合層をエッチングすること、および、前記第一のホストを研削することのうちの一つを具備する方法。
［態様１３］態様１１に記載の方法であって、更に、前記シード層を除去することを含んでなる方法。
［態様１４］態様１に記載の方法であって、前記発光層はＩＩＩ族−窒化物層である方法。
［態様１５］態様１に記載の方法であって、前記シード層と同じ組成を有する前記緩和された自立層が、前記半導体構造の少なくとも一部とは異なる格子定数を有する方法。
［態様１６］態様１に記載の方法であって、前記ホストの熱膨張係数は、前記半導体構造における層の熱膨張係数の少なくとも９０％である方法。
［態様１７］ホストと該ホストに接合されたシード層とを含む基板を準備することと、
前記シード層の上に、ｎ型領域およびｐ型領域の間に配置された発光層と、前記シード層上に直接成長された核形成層とを具備する半導体構造を成長させることと、
を含んでなる方法であって、
前記シード層の格子定数と前記核形成層の格子定数との間の差が１％未満である方法。
［態様１８］態様１７に記載の方法であって、前記シード層はＳｉＣであり、前記核形成層はＡｌＮである方法。
［態様１９］態様１７に記載の方法であって、前記シード層はＺｎＯであり、前記核形成層はＩｎＧａＮである方法。
［態様２０］態様１７に記載の方法であって、前記基板が、更に、前記ホストと前記シード層の間に配置された接合層を具備してなる方法。
［態様２１］態様２０に記載の方法であって、前記接合層は、シリコン酸化物およびシリコン窒化物のうちの一つを含んでなる方法。
［態様２２］態様１７に記載の方法であって、前記ホストの熱膨張係数が、前記半導体構造における層の熱膨張係数の少なくとも９０％である方法。
［態様２３］態様１７に記載の方法であって、更に、前記シード層に形成された複数の溝を含んでなる方法。
［態様２４］ホストと該ホストに接合されたシード層を含む基板を準備することと、
前記シード層の上に、ｎ型領域およびｐ型領域の間に配置された発光層と、前記シード層上に直接成長された核形成層とを具備する半導体構造を成長させることと、
を含んでなる方法であって、
前記ホストの熱膨張係数は、前記半導体構造における少なくとも一つの層の熱膨張係数の少なくとも９０％である方法。
［態様２５］態様２４に記載の方法であって、前記基板が更に、前記ホストと前記シード層との間に配置された接合層を含んでなる方法。
［態様２６］態様２４に記載の方法であって、前記シード層が、ＳｉＣ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、およびＡｌＮのうちの一つである方法。
［態様１］ホストと該ホストに接合されたシード層とを含む基板を準備することと、
前記基板上に、ｎ型領域およびｐ型領域の間に配置された発光層を具備する半導体構造を成長させることと、
を含んでなる方法であって、
前記シード層は、前記半導体構造が歪み緩和を受ける厚さよりも薄い厚さを有する方法。
［態様２］態様１に記載の方法であって、前記基板が更に、前記ホストと前記シード層との間に配置された接合層を含んでなる方法。
［態様３］態様２に記載の方法であって、前記接合層が、シリコン酸化物およびシリコン窒化物のうちの一つを含んでなる方法。
［態様４］態様２に記載の方法であって、前記ホストの熱膨張係数が、前記半導体構造の層の熱膨張係数の少なくとも９０％である方法。
［態様５］態様１に記載の方法であって、前記シード層が単結晶材料である方法。
［態様６］態様１に記載の方法であって、前記シード層は、Ａｌ2Ｏ3およびＳｉＣのうちの一つを含んでなる方法。
［態様７］態様１に記載の方法であって、前記ホストは、Ａｌ2Ｏ3およびアルミナのうちの一つを含んでなる方法。
［態様８］態様１に記載の方法であって、前記半導体構造を成長させた後の前記シード層における平均転位密度が、前記半導体構造における平均転位密度よりも大きい方法。
［態様９］態様１に記載の方法であって、前記シード層は、前記シード層が除去されまたは形成されない領域によって分離された別々の部分に分割される方法。
［態様１０］態様１に記載の方法であって、前記シード層が５０〜３００Åの厚さを有する方法。
［態様１１］態様１に記載の方法であって、前記ホストは第一のホストであり、前記方法は更に、前記半導体構造を第二のホストに結合することと、
前記第一のホストを除去することと、
を含んでなる方法。
［態様１２］態様１１に記載の方法であって、前記第一のホストを除去することは、前記シード層と前記第一のホストの間に配置された接合層をエッチングすること、および、前記第一のホストを研削することのうちの一つを具備する方法。
［態様１３］態様１１に記載の方法であって、更に、前記シード層を除去することを含んでなる方法。
［態様１４］態様１に記載の方法であって、前記発光層はＩＩＩ族−窒化物層である方法。
［態様１５］態様１に記載の方法であって、前記シード層と同じ組成を有する前記緩和された自立層が、前記半導体構造の少なくとも一部とは異なる格子定数を有する方法。
［態様１６］態様１に記載の方法であって、前記ホストの熱膨張係数は、前記半導体構造における層の熱膨張係数の少なくとも９０％である方法。
［態様１７］ホストと該ホストに接合されたシード層とを含む基板を準備することと、
前記シード層の上に、ｎ型領域およびｐ型領域の間に配置された発光層と、前記シード層上に直接成長された核形成層とを具備する半導体構造を成長させることと、
を含んでなる方法であって、
前記シード層の格子定数と前記核形成層の格子定数との間の差が１％未満である方法。
［態様１８］態様１７に記載の方法であって、前記シード層はＳｉＣであり、前記核形成層はＡｌＮである方法。
［態様１９］態様１７に記載の方法であって、前記シード層はＺｎＯであり、前記核形成層はＩｎＧａＮである方法。
［態様２０］態様１７に記載の方法であって、前記基板が、更に、前記ホストと前記シード層の間に配置された接合層を具備してなる方法。
［態様２１］態様２０に記載の方法であって、前記接合層は、シリコン酸化物およびシリコン窒化物のうちの一つを含んでなる方法。
［態様２２］態様１７に記載の方法であって、前記ホストの熱膨張係数が、前記半導体構造における層の熱膨張係数の少なくとも９０％である方法。
［態様２３］態様１７に記載の方法であって、更に、前記シード層に形成された複数の溝を含んでなる方法。
［態様２４］ホストと該ホストに接合されたシード層を含む基板を準備することと、
前記シード層の上に、ｎ型領域およびｐ型領域の間に配置された発光層と、前記シード層上に直接成長された核形成層とを具備する半導体構造を成長させることと、
を含んでなる方法であって、
前記ホストの熱膨張係数は、前記半導体構造における少なくとも一つの層の熱膨張係数の少なくとも９０％である方法。
［態様２５］態様２４に記載の方法であって、前記基板が更に、前記ホストと前記シード層との間に配置された接合層を含んでなる方法。
［態様２６］態様２４に記載の方法であって、前記シード層が、ＳｉＣ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、およびＡｌＮのうちの一つである方法。
１０…複合成長基板、１２…ホスト基板、１４…接合層、１６…シード層、１８…エピタキシャル層、２０…金属層、２２…ホスト基板、２４…マウント、２６，２８…コンタクト
Claims (16)
- ホストと、該ホストに接合されたシード層と、該シード層に形成された複数の溝と、を含む基板を準備することと、
前記シード層の上に、ｎ型領域およびｐ型領域の間に配置された発光層と、前記シード層上に直接成長された核形成層とを具備する半導体構造を成長させることと
を含んでなる方法。 - 請求項１に記載の方法であって、前記複数の溝が１ミクロン〜５０ミクロンだけ離間している方法。
- 請求項１に記載の方法であって、前記複数の溝が５０ミクロン〜２ミリメータだけ離間している方法。
- 請求項１に記載の方法であって、前記基板が更に、前記ホストと前記シード層の間に配置された接合層を具備してなる方法。
- 請求項４に記載の方法であって、前記溝が、前記シード層を通って前記接合層まで延びている方法。
- 請求項１に記載の方法であって、前記溝が、前記シード層を通って前記ホストまで延びている方法。
- 請求項１に記載の方法であって、前記シード層と同じ組成を有する緩和された自立層の格子定数と、前記核形成層の格子定数との間の差が１％未満である方法。
- 請求項１に記載の方法であって、前記シード層の熱膨張係数と前記ホストの熱膨張係数との間の差が、前記核形成層の成長温度での前記シード層の格子定数を増大させて、成長温度において、前記シード層の格子定数と前記核形成層の格子定数との間の差が１％未満であるようにする方法。
- 請求項８に記載の方法であって、前記シード層がＳｉＣであり、前記核形成層がＡｌＮであり、前記ホストは少なくとも１０×１０-6℃-1の熱膨張係数を有する方法。
- ホストと該ホストに接合されたＩＩＩ族−窒化物シード層を含む基板を準備することと、
前記シード層の上に、ｎ型領域およびｐ型領域の間に配置された発光層と、前記シード層上に直接成長された核形成層とを具備する半導体構造を成長させることと
を含んでなる方法であって、
前記シード層は、前記半導体構造が前記シード層のガリウム面上に成長するように配向される方法。 - 請求項１０に記載の方法であって、前記基板が前記シード層と前記ホストの間に配置された接合層を含んでなる方法。
- 請求項１０に記載の方法であって、更に、前記シード層および前記半導体構造から前記ホストを除去することを含んでなる方法。
- 請求項１２に記載の方法であって、更に、前記ホストを除去した後に前記シード層を除去することを含んでなる方法。
- 請求項１０に記載の方法であって、前記基板を提供することが、
前記ＩＩＩ族−窒化物シード層を前記成長基板上に成長させ、ここで前記ＩＩＩ族−窒化物層が歪みを受けることと、
前記ＩＩＩ族−窒化物シード層が少なくとも部分的に緩和されるように、前記成長基板から前記ＩＩＩ族−窒化物シード層を遊離させること、
を含んでなる方法。 - 請求項１０に記載の方法であって、前記ホストが第一のホストであり、また前記基板を準備することが、
成長基板上に前記ＩＩＩ族−窒化物シード層を成長させることと、
前記ＩＩＩ族−窒化物シード層を第一のホストに結合させることと、
前記成長基板を除去することと、
を含んでなる方法。 - 請求項１５に記載の方法であって、前記基板を準備することが、更に、
前記ＩＩＩ族−窒化物シード層の中にインプラント材料をインプラントすることと、 前記ＩＩＩ族−窒化物シード層を第二のホストに接合することと、
前記ＩＩＩ族−窒化物シード層を加熱して、前記インプラント材料が前記ＩＩＩ族−窒化物シード層を分離するようにすること、
を含んでなる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/237,164 | 2005-09-27 | ||
| US11/237,164 US8334155B2 (en) | 2005-09-27 | 2005-09-27 | Substrate for growing a III-V light emitting device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006290512A Division JP5441298B2 (ja) | 2005-09-27 | 2006-09-27 | Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012199578A true JP2012199578A (ja) | 2012-10-18 |
| JP5734239B2 JP5734239B2 (ja) | 2015-06-17 |
Family
ID=37730686
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006290512A Active JP5441298B2 (ja) | 2005-09-27 | 2006-09-27 | Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 |
| JP2012127712A Active JP5734239B2 (ja) | 2005-09-27 | 2012-06-05 | Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006290512A Active JP5441298B2 (ja) | 2005-09-27 | 2006-09-27 | Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8334155B2 (ja) |
| EP (1) | EP1932186B1 (ja) |
| JP (2) | JP5441298B2 (ja) |
| CN (1) | CN101273472B (ja) |
| TW (2) | TWI538110B (ja) |
| WO (1) | WO2007036865A1 (ja) |
Families Citing this family (101)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
| US9011598B2 (en) * | 2004-06-03 | 2015-04-21 | Soitec | Method for making a composite substrate and composite substrate according to the method |
| DE112005002889B4 (de) * | 2004-12-14 | 2015-07-23 | Seoul Viosys Co., Ltd. | Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben |
| EP2280430B1 (en) | 2005-03-11 | 2020-01-01 | Seoul Semiconductor Co., Ltd. | LED package having an array of light emitting cells coupled in series |
| CN100372137C (zh) * | 2005-05-27 | 2008-02-27 | 晶能光电（江西）有限公司 | 具有上下电极结构的铟镓铝氮发光器件及其制造方法 |
| TW200707806A (en) * | 2005-06-17 | 2007-02-16 | Univ California | (Al, Ga, In)N and ZnO direct wafer bonded structure for optoelectronic applications, and its fabrication method |
| US20070069225A1 (en) * | 2005-09-27 | 2007-03-29 | Lumileds Lighting U.S., Llc | III-V light emitting device |
| US7777490B2 (en) | 2005-10-11 | 2010-08-17 | Koninklijke Philips Electronics N.V. | RF antenna with integrated electronics |
| US7885306B2 (en) * | 2006-06-30 | 2011-02-08 | Osram Opto Semiconductors Gmbh | Edge-emitting semiconductor laser chip |
| WO2008073400A1 (en) | 2006-12-11 | 2008-06-19 | The Regents Of The University Of California | Transparent light emitting diodes |
| JP5056272B2 (ja) * | 2007-08-28 | 2012-10-24 | 住友電気工業株式会社 | 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法 |
| FR2920589B1 (fr) * | 2007-09-04 | 2010-12-03 | Soitec Silicon On Insulator | "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure" |
| FR2931293B1 (fr) | 2008-05-15 | 2010-09-03 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante |
| WO2009141724A1 (en) * | 2008-05-23 | 2009-11-26 | S.O.I.Tec Silicon On Insulator Technologies | Formation of substantially pit free indium gallium nitride |
| EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| EP2151861A1 (en) | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Passivation of etched semiconductor structures |
| EP2151852B1 (en) | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
| TWI457984B (zh) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
| EP2159836B1 (en) * | 2008-08-25 | 2017-05-31 | Soitec | Stiffening layers for the relaxation of strained layers |
| KR101233105B1 (ko) * | 2008-08-27 | 2013-02-15 | 소이텍 | 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법 |
| US8431419B2 (en) * | 2008-08-28 | 2013-04-30 | Soitec | UV absorption based monitor and control of chloride gas stream |
| US9117944B2 (en) * | 2008-09-24 | 2015-08-25 | Koninklijke Philips N.V. | Semiconductor light emitting devices grown on composite substrates |
| WO2010036622A1 (en) * | 2008-09-24 | 2010-04-01 | S.O.I. Tec Silicon On Insulator Technologies | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same |
| JP5441094B2 (ja) * | 2008-10-01 | 2014-03-12 | 国立大学法人京都工芸繊維大学 | 半導体基板の製造方法および半導体基板 |
| KR101408475B1 (ko) | 2008-10-30 | 2014-06-19 | 소이텍 | 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들 |
| US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
| US8679942B2 (en) | 2008-11-26 | 2014-03-25 | Soitec | Strain engineered composite semiconductor substrates and methods of forming same |
| JP2012513113A (ja) * | 2008-12-19 | 2012-06-07 | ソイテック | 歪み処理複合半導体基板及びそれを形成する方法 |
| WO2010085754A1 (en) * | 2009-01-23 | 2010-07-29 | Lumenz Inc. | Semiconductor devices having dopant diffusion barriers |
| US20100187568A1 (en) * | 2009-01-28 | 2010-07-29 | S.O.I.Tec Silicon On Insulator Technologies, S.A. | Epitaxial methods and structures for forming semiconductor materials |
| US7875984B2 (en) * | 2009-03-04 | 2011-01-25 | Koninklijke Philips Electronics N.V. | Complaint bonding structures for semiconductor devices |
| US8202741B2 (en) | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
| US8247886B1 (en) | 2009-03-09 | 2012-08-21 | Soraa, Inc. | Polarization direction of optical devices using selected spatial configurations |
| FR2943174B1 (fr) | 2009-03-12 | 2011-04-15 | Soitec Silicon On Insulator | Adaptation du parametre de maille d'une couche de materiau contraint |
| CN102460740A (zh) * | 2009-06-19 | 2012-05-16 | 住友化学株式会社 | 发光装置以及发光装置的制造方法 |
| US8183577B2 (en) * | 2009-06-30 | 2012-05-22 | Koninklijke Philips Electronics N.V. | Controlling pit formation in a III-nitride device |
| US9000466B1 (en) | 2010-08-23 | 2015-04-07 | Soraa, Inc. | Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening |
| US8580593B2 (en) * | 2009-09-10 | 2013-11-12 | Micron Technology, Inc. | Epitaxial formation structures and associated methods of manufacturing solid state lighting devices |
| US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
| DE102009047881B4 (de) * | 2009-09-30 | 2022-03-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur |
| JP6028280B2 (ja) * | 2009-11-18 | 2016-11-16 | ソイテックＳｏｉｔｅｃ | 半導体構造又は半導体素子を製造する方法 |
| US8581229B2 (en) | 2009-11-23 | 2013-11-12 | Koninklijke Philips N.V. | III-V light emitting device with thin n-type region |
| EP2330697A1 (en) * | 2009-12-07 | 2011-06-08 | S.O.I.Tec Silicon on Insulator Technologies | Semiconductor device having an InGaN layer |
| TWI414088B (zh) * | 2009-12-16 | 2013-11-01 | Epistar Corp | 發光元件及其製造方法 |
| WO2011073886A1 (en) | 2009-12-18 | 2011-06-23 | Koninklijke Philips Electronics N.V. | Substrate for a semiconductor light emitting device |
| US8203153B2 (en) * | 2010-01-15 | 2012-06-19 | Koninklijke Philips Electronics N.V. | III-V light emitting device including a light extracting structure |
| US8105852B2 (en) * | 2010-01-15 | 2012-01-31 | Koninklijke Philips Electronics N.V. | Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate |
| US10147850B1 (en) | 2010-02-03 | 2018-12-04 | Soraa, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
| US20110205049A1 (en) * | 2010-02-22 | 2011-08-25 | Koninklijke Philips Electronics N.V. | Adaptive lighting system with iii-nitride light emitting devices |
| US9705028B2 (en) | 2010-02-26 | 2017-07-11 | Micron Technology, Inc. | Light emitting diodes with N-polarity and associated methods of manufacturing |
| US8290014B2 (en) * | 2010-03-11 | 2012-10-16 | Junesand Carl | Active photonic device |
| US8269235B2 (en) | 2010-04-26 | 2012-09-18 | Koninklijke Philips Electronics N.V. | Lighting system including collimators aligned with light emitting segments |
| US8154052B2 (en) | 2010-05-06 | 2012-04-10 | Koninklijke Philips Electronics N.V. | Light emitting device grown on wavelength converting substrate |
| US8536022B2 (en) | 2010-05-19 | 2013-09-17 | Koninklijke Philips N.V. | Method of growing composite substrate using a relaxed strained layer |
| US9450143B2 (en) | 2010-06-18 | 2016-09-20 | Soraa, Inc. | Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| US9209359B2 (en) | 2010-11-02 | 2015-12-08 | Koninklijke Philips N.V. | Light emitting device with improved extraction efficiency |
| EP2636075A1 (en) * | 2010-11-02 | 2013-09-11 | Koninklijke Philips Electronics N.V. | Iii-nitride layer grown on a substrate |
| JP2013542608A (ja) * | 2010-11-02 | 2013-11-21 | コーニンクレッカ フィリップス エヌ ヴェ | 複合基板の形成方法 |
| CN103180973A (zh) * | 2010-11-02 | 2013-06-26 | 皇家飞利浦电子股份有限公司 | Iii族氮化物发光器件 |
| JP2012124473A (ja) | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| TWI458129B (zh) * | 2010-12-21 | 2014-10-21 | Lextar Electronics Corp | 發光二極體晶片結構及其製造方法 |
| KR101761858B1 (ko) * | 2010-12-28 | 2017-07-27 | 서울반도체 주식회사 | 질화물계 반도체 소자의 기판 분리 방법 |
| US8786053B2 (en) | 2011-01-24 | 2014-07-22 | Soraa, Inc. | Gallium-nitride-on-handle substrate materials and devices and method of manufacture |
| JP2012178548A (ja) * | 2011-02-03 | 2012-09-13 | Soytec | 層移転用金属キャリア及びその形成方法 |
| FR2972292B1 (fr) * | 2011-03-01 | 2013-03-01 | Soitec Silicon On Insulator | Support métallique pour le transfert de couche et procédés pour former ce support |
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| US9142412B2 (en) | 2011-02-03 | 2015-09-22 | Soitec | Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods |
| US9082948B2 (en) | 2011-02-03 | 2015-07-14 | Soitec | Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods |
| CN103534391A (zh) * | 2011-03-18 | 2014-01-22 | 日本碍子株式会社 | 第13族金属氮化物的制造方法及用于该方法的晶种基板 |
| DE102011077542B4 (de) * | 2011-06-15 | 2020-06-18 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers |
| JP2012106907A (ja) * | 2011-08-11 | 2012-06-07 | Sumitomo Electric Ind Ltd | ＧａＮ系膜の製造方法 |
| JP2012106906A (ja) * | 2011-08-11 | 2012-06-07 | Sumitomo Electric Ind Ltd | ＧａＮ系膜の製造方法 |
| US8686431B2 (en) | 2011-08-22 | 2014-04-01 | Soraa, Inc. | Gallium and nitrogen containing trilateral configuration for optical devices |
| JP5857573B2 (ja) * | 2011-09-16 | 2016-02-10 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| WO2013051163A1 (ja) * | 2011-10-07 | 2013-04-11 | 住友電気工業株式会社 | ＧａＮ系膜の製造方法およびそれに用いられる複合基板 |
| US8758510B2 (en) | 2011-12-28 | 2014-06-24 | Sicrystal Aktiengesellschaft | Production method for an SiC volume monocrystal with a non-homogeneous lattice plane course and a monocrystalline SiC substrate with a non-homogeneous lattice plane course |
| TWI506817B (zh) * | 2012-01-10 | 2015-11-01 | Soitec Silicon On Insulator | 用於層轉移之金屬載體及其形成方法 |
| FR2985852B1 (fr) * | 2012-01-16 | 2014-11-28 | Soitec Silicon On Insulator | Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes |
| US8916483B2 (en) | 2012-03-09 | 2014-12-23 | Soitec | Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum |
| CN103305908A (zh) * | 2012-03-14 | 2013-09-18 | 东莞市中镓半导体科技有限公司 | 一种用于GaN生长的复合衬底 |
| EP2832900B8 (en) | 2012-03-28 | 2019-09-11 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Laminated substrate of silicon single crystal and group iii nitride single crystal with off angle |
| JP5929434B2 (ja) * | 2012-04-03 | 2016-06-08 | 住友電気工業株式会社 | ＡｌＮ系膜の製造方法およびそれに用いられる複合基板 |
| CN108281378B (zh) * | 2012-10-12 | 2022-06-24 | 住友电气工业株式会社 | Iii族氮化物复合衬底、半导体器件及它们的制造方法 |
| US9978904B2 (en) * | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
| US9761763B2 (en) | 2012-12-21 | 2017-09-12 | Soraa, Inc. | Dense-luminescent-materials-coated violet LEDs |
| CN105051919A (zh) * | 2013-01-16 | 2015-11-11 | Qmat股份有限公司 | 用于形成光电器件的技术 |
| KR102104062B1 (ko) * | 2013-10-31 | 2020-04-23 | 삼성전자 주식회사 | 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법 |
| US9419189B1 (en) | 2013-11-04 | 2016-08-16 | Soraa, Inc. | Small LED source with high brightness and high efficiency |
| US10852492B1 (en) | 2014-10-29 | 2020-12-01 | Acacia Communications, Inc. | Techniques to combine two integrated photonic substrates |
| CN105045436A (zh) * | 2015-09-15 | 2015-11-11 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
| DE102016124646A1 (de) * | 2016-12-16 | 2018-06-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| CN107170861A (zh) * | 2017-06-02 | 2017-09-15 | 王荣华 | 一种led氮化镓衬底及其制备方法 |
| JP7075840B2 (ja) * | 2018-07-09 | 2022-05-26 | パナソニックホールディングス株式会社 | Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法 |
| CN110600435A (zh) * | 2019-09-05 | 2019-12-20 | 方天琦 | 多层复合基板结构及其制备方法 |
| CN110600436A (zh) * | 2019-09-05 | 2019-12-20 | 方天琦 | 多层复合基板结构及其制备方法 |
| CN111865257B (zh) * | 2020-07-02 | 2021-10-19 | 中国科学院上海微系统与信息技术研究所 | 一种声波谐振器及其制备方法 |
| WO2022120825A1 (zh) * | 2020-12-11 | 2022-06-16 | 华为技术有限公司 | 外延衬底及其制备方法、半导体晶圆 |
| CN116121721B (zh) * | 2023-04-14 | 2023-06-23 | 松诺盟科技有限公司 | 一种纳米应变薄膜、轮辐力传感器及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198314A (ja) * | 2000-12-25 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 窒化物半導体の製造方法、窒化物半導体素子の製造方法及びそれを用いた窒化物半導体素子 |
| JP2003532298A (ja) * | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子 |
| JP2004247711A (ja) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | Ｉｉｉ族窒化物基板の製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69233314T2 (de) * | 1991-10-11 | 2005-03-24 | Canon K.K. | Verfahren zur Herstellung von Halbleiter-Produkten |
| JP3325380B2 (ja) * | 1994-03-09 | 2002-09-17 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| JP2839077B2 (ja) * | 1995-06-15 | 1998-12-16 | 日本電気株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| JPH09116225A (ja) * | 1995-10-20 | 1997-05-02 | Hitachi Ltd | 半導体発光素子 |
| JP3409958B2 (ja) * | 1995-12-15 | 2003-05-26 | 株式会社東芝 | 半導体発光素子 |
| JPH09219540A (ja) * | 1996-02-07 | 1997-08-19 | Rikagaku Kenkyusho | ＧａＮ薄膜の形成方法 |
| US5880491A (en) * | 1997-01-31 | 1999-03-09 | The United States Of America As Represented By The Secretary Of The Air Force | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices |
| US6146916A (en) * | 1997-12-02 | 2000-11-14 | Murata Manufacturing Co., Ltd. | Method for forming a GaN-based semiconductor light emitting device |
| US6194742B1 (en) * | 1998-06-05 | 2001-02-27 | Lumileds Lighting, U.S., Llc | Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices |
| KR100580307B1 (ko) * | 1998-07-14 | 2006-05-16 | 후지쯔 가부시끼가이샤 | 반도체 레이저 및 반도체 장치 |
| JP3592553B2 (ja) * | 1998-10-15 | 2004-11-24 | 株式会社東芝 | 窒化ガリウム系半導体装置 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| US6380108B1 (en) * | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| FR2840731B3 (fr) | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6635904B2 (en) * | 2001-03-29 | 2003-10-21 | Lumileds Lighting U.S., Llc | Indium gallium nitride smoothing structures for III-nitride devices |
| US6489636B1 (en) * | 2001-03-29 | 2002-12-03 | Lumileds Lighting U.S., Llc | Indium gallium nitride smoothing structures for III-nitride devices |
| JP3782328B2 (ja) * | 2001-08-31 | 2006-06-07 | 独立行政法人科学技術振興機構 | 半導体装置 |
| US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
| US6890785B2 (en) * | 2002-02-27 | 2005-05-10 | Sony Corporation | Nitride semiconductor, semiconductor device, and manufacturing methods for the same |
| JP2004247563A (ja) * | 2003-02-14 | 2004-09-02 | Sony Corp | 半導体素子 |
| US7179670B2 (en) * | 2004-03-05 | 2007-02-20 | Gelcore, Llc | Flip-chip light emitting diode device without sub-mount |
| KR100568299B1 (ko) * | 2004-03-31 | 2006-04-05 | 삼성전기주식회사 | 질화갈륨계 반도체 발광소자 |
| US7417220B2 (en) * | 2004-09-09 | 2008-08-26 | Toyoda Gosei Co., Ltd. | Solid state device and light-emitting element |
| US7256483B2 (en) * | 2004-10-28 | 2007-08-14 | Philips Lumileds Lighting Company, Llc | Package-integrated thin film LED |
| KR100674829B1 (ko) * | 2004-10-29 | 2007-01-25 | 삼성전기주식회사 | 질화물계 반도체 장치 및 그 제조 방법 |
| US7125734B2 (en) * | 2005-03-09 | 2006-10-24 | Gelcore, Llc | Increased light extraction from a nitride LED |
| KR100616686B1 (ko) * | 2005-06-10 | 2006-08-28 | 삼성전기주식회사 | 질화물계 반도체 장치의 제조 방법 |
| US20070069225A1 (en) * | 2005-09-27 | 2007-03-29 | Lumileds Lighting U.S., Llc | III-V light emitting device |
-
2005
- 2005-09-27 US US11/237,164 patent/US8334155B2/en active Active
-
2006
- 2006-09-25 CN CN2006800358509A patent/CN101273472B/zh active Active
- 2006-09-25 WO PCT/IB2006/053473 patent/WO2007036865A1/en active Application Filing
- 2006-09-25 EP EP06809397.0A patent/EP1932186B1/en active Active
- 2006-09-26 TW TW101149138A patent/TWI538110B/zh active
- 2006-09-26 TW TW095135603A patent/TWI396263B/zh active
- 2006-09-27 JP JP2006290512A patent/JP5441298B2/ja active Active
-
2010
- 2010-09-22 US US12/887,853 patent/US8288186B2/en active Active
-
2012
- 2012-06-05 JP JP2012127712A patent/JP5734239B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532298A (ja) * | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子 |
| JP2002198314A (ja) * | 2000-12-25 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 窒化物半導体の製造方法、窒化物半導体素子の製造方法及びそれを用いた窒化物半導体素子 |
| JP2004247711A (ja) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | Ｉｉｉ族窒化物基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1932186A1 (en) | 2008-06-18 |
| WO2007036865A1 (en) | 2007-04-05 |
| US8334155B2 (en) | 2012-12-18 |
| JP5441298B2 (ja) | 2014-03-12 |
| CN101273472A (zh) | 2008-09-24 |
| US20070072324A1 (en) | 2007-03-29 |
| EP1932186B1 (en) | 2017-08-02 |
| JP5734239B2 (ja) | 2015-06-17 |
| US8288186B2 (en) | 2012-10-16 |
| TWI396263B (zh) | 2013-05-11 |
| TW201320252A (zh) | 2013-05-16 |
| JP2007096331A (ja) | 2007-04-12 |
| TWI538110B (zh) | 2016-06-11 |
| CN101273472B (zh) | 2011-04-20 |
| US20110027975A1 (en) | 2011-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5734239B2 (ja) | Ｉｉｉ−ｖ族発光デバイスを成長させるための基板 | |
| EP1932187B1 (en) | Method of producing a iii-v light emitting device | |
| US9117944B2 (en) | Semiconductor light emitting devices grown on composite substrates | |
| JP5727514B2 (ja) | 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法 | |
| JP6307547B2 (ja) | 光抽出構造を含む半導体発光装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130711 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141222 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5734239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |