JP5727514B2 - 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法 - Google Patents

複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法 Download PDF

Info

Publication number
JP5727514B2
JP5727514B2 JP2012548509A JP2012548509A JP5727514B2 JP 5727514 B2 JP5727514 B2 JP 5727514B2 JP 2012548509 A JP2012548509 A JP 2012548509A JP 2012548509 A JP2012548509 A JP 2012548509A JP 5727514 B2 JP5727514 B2 JP 5727514B2
Authority
JP
Japan
Prior art keywords
seed layer
layer
region
substrate
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012548509A
Other languages
English (en)
Other versions
JP2013517622A5 (ja
JP2013517622A (ja
Inventor
ネイサン エフ ガードナー
ネイサン エフ ガードナー
マイケル アール クレイムス
マイケル アール クレイムス
メルヴィン ビー マクローリン
メルヴィン ビー マクローリン
スングスー イ
スングスー イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2013517622A publication Critical patent/JP2013517622A/ja
Publication of JP2013517622A5 publication Critical patent/JP2013517622A5/ja
Application granted granted Critical
Publication of JP5727514B2 publication Critical patent/JP5727514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、複合基板を形成し当該複合基板にIII-V発光装置を成長させる方法に関する。
発光ダイオード（ＬＥＤ）、共振器型発光ダイオード（ＲＣＬＥＤ）、垂直共振器レーザダイオード（ＶＣＳＥＬ）、及びエッジ発光レーザを含む半導体発光装置は、現在利用可能な最も効率的な光源に含まれている。可視スペクトルの領域で動作することが可能である高輝度発光装置の製造おいて現在関心を持たれている材料系は、III-V族半導体、特に、III窒化物材料としても言及される、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金、を含む。通常、III-窒化物発光装置は、サファイア、シリコンカーバイド、III-窒化物、又は金属有機化学蒸着（ＭＯＣＶＤ）、分子ビームエピタキシ法（ＭＢＥ）、若しくは他のエピタキシャル技術による他の適切な基板において、様々な組成及びドーパント濃度の半導体層のスタックをエピタキシ的に成長させることにより製造される。スタックは、多くの場合、基板において形成される、例えばSiなどでドープされる１つ又は複数のｎ型層と、前記１つ又は複数のｎ型層上に形成される活性領域における１つ又は複数の発光層と、活性領域上に形成される、Mgなどを用いてドープされる１つ又は複数のｐ型ドープ層と、を含む。電気的コンタクト部は、ｎ型及びｐ型領域において形成される。
図１は、本文書に参照として組み込まれる、米国特許出願書類第2007/0072324号により詳細に記載される複合成長基板(composite growth substrate)を例示する。基板１０は、ホスト基板１２、シード層１６、及びホスト基板１２をシード層１６へ接合する接合層１４を含む。基板１０における層は、装置における半導体層を成長させるのに必要とされる処理条件に耐え得る材料から形成される。例えば、ＭＯＣＶＤにより成長させられるIII-窒化物装置の場合、基板１０における層のそれぞれは、1000℃を超える温度でのH2環境に耐えることが可能である必要があり、ＭＢＥにより成長させられるIII-窒化物装置の場合、基板１０における層のそれぞれは、真空中で600℃を超える温度に耐えることが可能である必要がある。
ホスト基板１２は、基板１０への及び、基板１０にわたり成長させられる半導体装置層１８への機械的支持を提供する。ホスト基板１２は、一般的に、3乃至500ミクロン厚さの間にあり、多くの場合、100ミクロンより厚い。ホスト基板１２が装置の一部であり続けるような実施例において、光が装置からホスト基板１２を介して抽出される場合、ホスト基板１２は、少なくとも部分的に透明であり得る。ホスト基板１２は、一般的に、装置層１８がホスト基板１２上に直接成長させられないので、単一結晶材料である必要は無い。特定の実施例において、ホスト基板１２の材料は、装置層１８の熱膨張率（ＣＴＥ）及びシード層１６の熱膨張率に一致する熱膨張率を有するように選択される。エピタキシャル層１８の処理条件に耐え得るいかなる材料も、適切であり得、これらは、例えば、半導体、セラミック、及び金属を含む。装置層１８の熱膨張率に望ましくは近い膨張率を有するが、ＭＯＣＶＤによりIII-窒化物層を成長させるのに必要とされる温度での昇華（sublimation）を通じて分解するGaAsなどの材料は、GaAsホスト及びシード層１６の間に堆積されるシリコン窒化物などの不浸透性キャップ層を用いて使用され得る。
シード層１６は、装置層１８が成長させられる層であり、したがって、シード層１６は、III-窒化物結晶が核を成長させられ得る材料でなければならない。シード層１６は、約50Å乃至1μm厚さの間にあり得る。特定の実施例において、シード層１６は、装置層１８の材料と熱膨張率を一致させられている。シード層１６は、一般的に、装置層１８に合理的に近いように格子一致している単結晶材料である。多くの場合、装置層１８が成長させられるシード層１６の上部表面の結晶学的向きは、ウルツ鉱型[0001]c-軸である。シード層１６が完成品の装置の一部であり続ける実施例において、光が装置からシード層１６を介して抽出される場合、シード層１６は、透明又は薄いものであり得る。
１つ又は複数の接合層１４は、ホスト基板１２をシード層１６へ接合する。接合層１４は、約100Å乃至1μm厚さの間にあり得る。適切な接合層の例は、SiO2などのSiOx、Si3N4などのSiNx、HfO2、これらの混合物、Mo、Ti、TiNなどの金属、他の合金、及び、他の半導体又は誘電体を含む。接合層１４はホスト基板１２をシード層１６へ接続させるので、接合層１４を形成する材料は、ホスト基板１２及びシード層１６の間における良好な接着を提供するように選択される。特定の実施例において、接合層１４は、装置層１８を攻撃しないエッチング法によりエッチングされ得る材料から形成されるリリース層であり、これにより、ホスト基板１２から装置層１８及びシード層１６をリリースする。例えば、接合層１４は、III-窒化物装置層１８へ損傷を生じさせることなくＨＦによりウェットエッチングされ得るSiO2であり得る。接合層１４が完成品装置の一部であり続ける実施例において接合層１４は、好ましくは、透明である又は非常に薄い。特定の実施例において、接合層１４は、省略され得、シード層１６は、ホスト基板１２へ直接接着され得る。
エピタキシャル層１８における更なる応力軽減は、シード層を、接合層１４において、単一の途切れのない層としてよりもむしろ、ストライプ又は格子として形成することにより提供され得る。代わりとして、シード層は、単一の途切れのない層として形成され、その後、応力軽減を提供するために、例えばトレンチを形成することなどによって、所々除去され得る。単一の途切れのない層１６は、接合層１４を介してホスト基板１２へ取り付けられ得、その後、ストライプを形成するために、シード層の一部を除去するための従来のリソグラフィ技術によりパターン化され得る。シード層ストライプのそれぞれの縁部は、エピタキシャル層１８内における転位をシード層のストライプの縁部に集中させることにより追加的な応力軽減を提供し得る。シード層１６、接合層１４、及び核生成層(nucleation layer)の組成は、核生成層材料が、シード層１６の部分間における空間により露出される接合層１４の部分ではなく、シード層１６において優先的に核生成するように、選択され得る。
発光装置のウェハにおいて、シード層１６におけるトレンチは、例えば、数百ミクロン又はミリメータだけ離れてなど、１つの装置幅のオーダで間をおいて配置され得る。パターン化されたシード層を有する複合基板において形成される装置のウェハは、シード層部分の縁部が個別の装置の発光層の上に位置しないように分割され得るが、その理由は、シード層の縁部において集中される転位が、乏しい性能又は信頼性の問題を生じさせ得るからである。代替的には、多重のトレンチが１つの装置の幅内に形成され得、例えば、数ミクロン又は数十ミクロンのオーダで離されて間をおいて配置され得る。このような基板における成長条件は、シード層１６において形成される核生成層、又は後のエピタキシャル層、がシード層１６において形成されるトレンチにわたり合体するように選択され得、これにより、ウェハにおける装置の発光層がシード層１６におけるトレンチによって途切れさせられない連続的な層として形成されるようにされる。
シード層がIII-窒化物材料である場合、シード層は、成長基板において歪んで成長させられる。シード層１６が、ホスト基板１２へ接続され、成長基板から解放されるときに、シード層１６とホスト基板１２との間の接続が適合(compliant)している場合、例えば、適合接合層１４、シード層１６は、少なくとも部分的に応力緩和し得る。このようにして、シード層が歪んだ層として成長させられるとしても、その組成は、シード層が成長基板から解放され応力緩和した後にシード層の格子定数がシード層において成長させられるエピタキシャル層１８の格子定数に合理的に近い又は一致されるように、選択され得る。
例えば、III-窒化物装置がAl2O3において従来のように成長させられる場合、基板に成長させられる第１の層は、概して、約3.19の格子定数を有するGaNバッファ層である。GaNバッファ層は、多くの場合InGaNである発光層を含む、バッファ層において成長させられる装置の全てに関する格子定数を設定する。応力緩和され、独立したInGaNは、GaNより大きな格子定数を有しているので、発光層は、GaNバッファ層において成長させられる場合、歪まされる。対称的に、InGaNシード層は、従来型の基板において歪んで成長させられ得、この場合、ホストへ接合され、成長基板から解放され、これにより、InGaNシード層は少なくとも部分的に応力緩和するようにされる。応力緩和の後に、InGaNシード層は、GaNよりも大きい格子定数を有する。これにより、InGaNシード層の格子定数は、InGaN発光層と同一の組成の応力緩和された独立した層の格子定数に、GaNよりも近いように適合する。InGaN発光層を含むInGaNシード層において成長させられる装置は、InGaNシード層の格子定数を再現し得る。したがって、応力緩和されたInGaNシード層格子定数を有するInGaN発光層は、GaNバッファ層格子定数を有するInGaN発光層よりも歪まされていない。発光層における歪みを低減することは、装置の性能を向上させ得る。
III-窒化物シード層材料は、望ましい向きにIII-窒化物シード層を有する複合基板を形成するために追加的な接合ステップを必要とし得る。サファイア又はSiC成長基板において成長させられるIII-窒化物層は、通常、ｃ面ウルツ鉱として成長させられる。このようなウルツ鉱のIII-窒化物構造は、ガリウム面及び窒素面を有する。III-窒化物は、成長させられる層の上部表面がガリウム面である一方で、底部表面（成長基板に隣接する表面）が窒素面であるように優先的に成長する。単純にシード層材料を従来のようにサファイア又はSiCに成長させ、その後、シード層材料をホストへ接続し、そして成長基板を除去することは、窒素面が露出されたIII-窒化物シード層を有する複合基板を生じさせ得る。上述のように、III-窒化物は、ガリウム面に優先的に成長する、すなわちガリウム面を上部表面として有し、したがって、窒素面における成長は、結晶に望ましくないように欠陥を導入し得る、すなわち乏しい性能を生じさせ得るが、その理由は、結晶の向きは、上部表面として窒素面を有する向きから上部表面としてガリウム面を有する向きへ切り替えるからである。
上部表面としてガリウム面を有するIII-窒化物シード層を有する複合基板を形成するために、シード層材料は、成長基板に従来と同様に成長させられ得、その後、いずれかの適切な第１ホスト基板へ接合され、その後、成長基板から分離され、これにより、シード層材料は、ガリウム面を介して第１のホスト基板へ接続され、そして、成長基板の除去により窒素面を露出させたままの状態に残す。その場合、シード層材料の窒素面は、第２のホスト基板１０、複合基板のホスト基板へ接合される。第２のホスト基板へ接合した後に、第１のホスト基板は、成長基板に適切な技術により除去される。最終的な複合基板において、シード層材料１６の窒素面は、任意選択的な接合層１４を介してホスト基板１２へ接合され、これにより、III-窒化物シード層１６のガリウム面はエピタキシャル層１８の成長に関して露出されるようにされる。
例えば、GaNバッファ層は、サファイア基板において従来のように成長させられ、その後に、複合基板のシード層を形成し得るInGaN層が続く。InGaN層は、接合層の有無に関わらず第１のホスト基板へ接合される。サファイア成長基板は、サファイアに隣接するGaNバッファ層をレーザ溶融することによって除去され、その後サファイアを除去することによって露出される残留GaNバッファ層は、エッチングにより除去され、これにより、第１のホスト基板へ接合されるInGaNを生じさせる。InGaN層は、最終的な複合基板におけるシード層の望ましい厚さに対応する深さで気泡層を形成するために、水素、重水素、又はヘリウムなどの材料を用いて実施化され得る。InGaN層は、接合に関して十分にフラットな表面を形成するために、任意選択的に加工され得る。InGaN層は、その場合、最終的な複合基板におけるホストを形成し得る第２のホスト基板へ、接合層を用いて又は用いずに、接合される。第１のホスト基板、InGaN層、及び第２のホスト基板は、その場合、加熱され、これにより、InGaN層において埋め込まれる気泡層を拡大させ、InGaN層の薄いシード層部分をInGaN及び第１のホスト基板のうちの残りから剥離させ、これにより、InGaNシード層を有する上述のような完成品複合基板がホスト基板へ接合されるようにさせる。
従来技術において必要とされるのは、半導体層がより少ない歪みで成長させられ得、少なくとも部分的に応力緩和されるIII-窒化物装置シード層を有する複合基板である。
本発明の目的の一つは、複合基板において、この複合基板におけるシード層の領域の横方向の拡がりの度合いよりも大きい横方向の拡がりの度合いを有する半導体層を成長させることである。
本発明の実施例に従う方法は、ホスト、及び前記ホストへ接合されるシード層を含む基板を提供する。シード層は、複数の領域を含む。ｎ型領域とｐ型領域との間に配置される発光層を含む半導体構造は、基板上において成長させられる。シード層において成長させられる半導体層の上部表面は、前記複数のシード層領域のそれぞれよりも大きい横方向の拡がりの度合いを有する。
図１は、ホスト基板、接合層、及びシード層を含む複合成長基板において成長させられるIII-窒化物半導体構造を例示する。 図２は、基板において成長させられるシード層を例示する。 図３は、シード層を一時的基板へ接合するステップ及び成長基板を除去するステップを例示する。 図４は、パターン化の後のシード層を例示する。 図５は、ホスト基板へ接合される、応力緩和後におけるシード層を例示する。 図６は、シード層、接合層、及びホスト基板を含む複合基板を例示する。 図７は、図６の複合基板において成長させられるIII-窒化物装置層を例示する。 図８は、シード層材料の領域及びトレンチの配置を例示する。 図９は、シード層材料の領域及びトレンチの配置を例示する。 図１０は、シード層材料の領域及びトレンチの配置を例示する。 図１１は、マウント部へ取り付けられるＬＥＤを例示する。 図１２は、三褶曲対称部を有するシード層材料の領域の配置を例示する。 図１２は、三褶曲対称部を有するシード層材料の領域の配置を例示する。
タイトルが"Semiconductor Light Emitting Devices Grown On Composite Substrates"であり、本文書に参照として組み込まれる米国特許出願書類第12/236,853号は、トレンチがシード層材料のアイランド間において形成される複合基板に成長させられるIII-窒化物構造の群を含むIII-窒化物装置を記載する。III-窒化物構造は、横方向の成長よりも垂直方向を優先する条件の下で成長され、これにより、トレンチは、材料のアイランド間において維持されるようにされる。個別のアイランドは、任意的に大きく又は小さくあり得るが、通常、数十ミクロン及び数ミリメータ長の間にある。アイランドを分離するトレンチは、5乃至50ミクロン幅であり得る。
米国特許出願書類第12/236,853号の装置において、電気接続は、各アイランドのｎ型領域及びp型領域へ作製され得る。このような電気接続を形成することは、ＬＥＤ、このＬＥＤが取り付けられる構造、又はこれらの両方の加工において追加的なステップを必要とし、このことは、装置を加工することに関する費用を増加させ得る。
本発明の実施例において、複合基板のシード層材料におけるトレンチは、装置の発光領域が、一連の離散的なアイランドであるよりもむしろ、合体された連続的な膜として形成され得るようにされる。図２〜６は、本発明の実施例に従う複合基板を形成するステップを例示する。以下で説明される特定の材料及び方法以外に、米国特許出願書類第2007/0072324号に記載される材料及び方法は、図２〜６に例示される構造及び方法において使用され得る。図７は、図６に例示される複合基板に成長させられる、本発明の実施例に従うIII-窒化物装置を例示する。
図２において、III-窒化物シード層２４は、例えばサファイア又はSiCなどであり得るドナー基板２０において従来と同じように成長させられる。シード層２４は、シード層２４からドナー基板２０を後々に分離することを促進するH＋などのインプラント種(implant species)２６を埋め込まれる犠牲半導体層２２において成長させられ得る。特定の実施例において、犠牲層２２は、GaNであり、シード層２４は、歪んだInGaNである。特定の実施例において、InGaNシード層は、0より大きく6%までのInN組成を有する。
図３において、任意選択的な接合層３０及び適合層（compliant layer）２８は、一時的基板３２において形成される。図２に例示される構造のシード層２４は、適合層２８を通じて一時的基板３２へ接合される。特定の実施例において、任意選択的な接合層３０は、シリコン、アルミニウム、ホウ素、リン、亜鉛、ガリウム、ゲルマニウム、インジウム、スズ、アンチモン、鉛、ビスマス、チタン、タングステン、マグネシウム、カルシウム、カリウム（ポタシウム）、ニッケル、イットリウム、ジルコニウム、ハフニウム、ネオジム、及びタンタルの１つ又は複数の酸化物、窒化物、炭化物、又はフッ化物である。特定の実施例において、適合層２８は、ほうりんケイ酸ガラス（ＢＰＳＧ）、又は、例えば、気化、スパッタ、及び沈殿・堆積などによって、沈着される他の商業的なガラスである。
シード層２４は、インプラント種２６（図２）を活性化させて犠牲層２２（図２）を分割することにより、ドナー基板２０（図２）から分離される。犠牲層をインプラントし、インプラント種を活性化させることによりドナー基板からシード層を分離することは、米国特許出願公報第2005/0026394号及び米国特許第5,374,564号に記載されており、これらは、本文書において参照として組み込まれる。代替的に、ドナー基板は、犠牲層２２（図２）をレーザ溶融することにより除去され得る。
図４において、いずれの残りの犠牲層２２も、シード層２４から取り除かれ、トレンチ３４が、シード層２４において適合層２８まで下って形成される。この構造は、加熱することなどにより、歪んだシード層材料２４の領域が応力緩和するように処理され、このことは、シード層の領域が、適合層２８に沿って滑り且つ拡大するようにさせる。本発明の実施例において、シード層材料２４及びトレンチ３４の領域のサイズ、位置及び間隔は、シード層材料２４の領域が、応力緩和の中において、隣接領域間の隙間（すなわち、トレンチの幅３４）を閉じる又はほとんど閉じるように拡大するように、選択される。特定の実施例において、シード層材料の隣接するアイランド同士の側壁は、図５の界面３６により例示されるように、応力緩和後に接触する。しかし、シード層の隣接する領域は、トレンチにより分離されていたので、応力緩和後に、シード層の隣接する領域間における界面において何の化学的接合も存在しない。
トレンチ３４の最小幅は、InGaNシード層の組成及びシード層の応力緩和後に達成される応力緩和の量によって決定され得る。例えば、より多いInN組成を有するシード層は、より多く応力緩和し得、したがって、少ないInN組成を有するシード層よりもより大きいトレンチ幅を必要とし得る。結晶層における歪みは、以下のように：所与の層は、その層と同じ組成の自立材料の格子定数に対応するバルク格子定数abulk、及び、成長させられる層の格子定数に対応する面内格子定数ain-planeを有する。ある層における歪みの量は、特定の層を形成する材料の面内格子定数と、装置内における層のバルク格子定数との間の差をバルク格子定数で割ったものである、と規定され得る。InGaN層における歪みは、10%のInNを含むInGaNに関して〜１％、したがって、10％のInNの完全に応力緩和された膜に関しては、応力緩和前の最小トレンチ幅は、シード領域サイズの〜1%であり得る。トレンチ３４の幅が最小値より小さい場合、シード領域は、応力緩和において衝突し得、このことは、後々に成長させられる層において重大な品質問題を生じさせ得る。トレンチ３４の幅は、特定の実施例において１ミクロンより小さく、特定の実施例において500nmより小さく、そして特定の実施例において200nmより小さい。非連続的なシード領域に関して、以下のように図８・１０において例示されるように、隣接するシード領域におけるいずれかの２つの点間における最小距離は、以下のようにあり得る。すなわち、GaN(0%InN)であるシード層に関して、最小トレンチ幅３４は、特定の実施例において1ミクロン長さ領域に関して0nm、特定の実施例において5ミクロン長さ領域に関して0nm、及び特定の実施例において10ミクロン長さ領域に関して0nmである。また、5%のInNを有するInGaNであるシード層に関して、最小トレンチ幅３４は、特定の実施例において1ミクロン長さ領域に関して5nm、特定の実施例において5ミクロン長さ領域に関して25nm、及び特定の実施例において10ミクロン長さ領域に関して50nmである。また、10%のInNを有するInGaNであるシード層に関して、最小トレンチ幅３４は、特定の実施例において1ミクロン長さ領域に関して10nm、特定の実施例において5ミクロン長さ領域に関して50nm、及び特定の実施例において10ミクロン長さ領域に関して100nmである。
応力緩和後におけるシード層領域間の隙間は、特定の実施例において、多くても、数(1〜2)ミクロンのオーダであり得る。横方向の過度成長を必要とする、シード層における隙間を覆って合体する層の成長は、比較的に遅い工程である。シード層領域間における大きな隙間（例えば、数10ミクロン）を過度成長させることは、技術的に不可能ではないものの、図７を参照して以下に説明されるように、装置層を成長させる前に層を合体させるのに多くのサイクル時間が必要であることが原因により、高価であり得る。より大きな隙間（例えば、5乃至20ミクロン）は、合体する層の成長条件が横方向の結晶表面における成長を促進させるように調整され得る一方で、垂直向き平面における成長を抑制する場合に、許容され得る、このことは、膜を合体させる一方で、膜厚さ全体を相対的に薄いままに維持することを可能にする。例えば、垂直成長よりも横方向の成長が優位であるようにGaNの成長条件を調整することは可能であり得る。応力緩和後にシード層の領域間において隙間が維持される場合、多くの場合にアモルファス又は多結晶材料である適合層２８は、III-窒化物材料が核生成し得ない材料であるように選択され得るが、その理由は、隙間におけるアモルファス又は多結晶材料の適合層２８において核生成しないIII-窒化物材料は、シード領域において成長される材料を用いて結晶学的にラインアップされ得ないからであり、核生成してしまうことは、後々に成長させられる層に関して重大な品質問題を生じさせ得るからである。
図８、９及び１０は、シード層材料２４及びトレンチ３４の領域の配置の３つの例を例示する。図８において例示される配置において、トレンチ３４により完全に囲まれるシード層材料２４のアイランドが形成される。
図９に例示される配置において、シード層材料の領域は、シード層において成長させられる半導体層の成長において結晶方向に関して支援するために、材料の連続的なクモの巣状構造(web)で接続される。0.2及び1ミクロンの間の開口部は、シード層材料２４において形成される。
図１０に例示される配置は、図９の配置の鏡像であり、シード層材料は、図１０の配置の領域においては留まり、この図１０の場合、シード層材料は、図９の配置から取り除かれてあり、逆も同様である。
シード層材料の領域及びシード層材料及びトレンチの領域の配置の他の形状も使用され得、例えば、三角形及び他のトレンチの格子、グリッド、並びにいかなる他の適切な配置などである。特定の実施例において、シード層材料２４の領域は、座屈(buckling)を必要とすることなく応力緩和することが可能である最長シード層領域の長さである特定のシード層材料の座屈長さ(buckling length)より小さく維持される。座屈長さは、シード層の組成に依存し、例えば数十ミクロン又はそれ以上であり得る。
特定の実施例において、シード層材料の領域は、シード層を形成する材料として同じ回転対称性を有するように成形される。例えば、特定の実施例において、シード層２４は、GaN又はInGaNなどのIII-窒化物材料である。サファイア及びSiCなどの基板において成長させられるIII-窒化物材料は、通常、ウルツ鉱、すなわちIII-窒化物材料の上部面がc平面であるように方向付けられる六角形ユニットセルを有する結晶、である。特定の実施例において、c平面、ウルツ鉱、III-窒化物シード層材料の領域は、図１２に例示されるように三角形などの三褶曲対称を有する形状、又は図１３に例示されるように六角形、である。特定の実施例において、図１２及び１３に例示されるように、アイランドの縁部は、ウルツ鉱の結晶学的平面（例えば、ウルツ鉱のａ平面及びｍ平面）に並行である。ウルツ鉱の結晶学的平面を有するアイランドの縁部の配置構造は、境界アイランド縁部が十分に合体するように促進させ得る。
特定の実施例において、シード層は、無極又は半極III-窒化物ウルツ鉱材料である。例えば、シード層は、上部面が、二褶曲対称を有するａ平面又はｍ平面であるように方向付けられ得る。したがって、シード層が、例えばａ平面又はｍ平面のウルツ鉱などの無極又は半極材料である場合、四角形又は長方形シード領域は、結晶対称性と合致する。
ウルツ鉱III-窒化物シード層は、特定の結晶学的方向において座屈する傾向が強くあり得る。特定の実施例において、シード層領域は、シード層がより座屈する傾向がある方向と比べて、シード層が座屈する傾向が少ない方向に沿ってより長くあり得る。
シード層材料の領域が拡大する距離、及びしたがってトレンチ３４の幅は、シード層材料の領域のサイズ及びシード増材料におけるInN組成に依存し得る。シード層材料の小さい領域は、シード層材料の大きい領域より小さく拡大し得る。より多くのInN組成を有するシード層は、より歪まされ、したがって、より小さいInN組成を有するシード層より多く拡大し得る。
図５において、応力緩和されたシード層２４は、任意選択的な接合層３８が形成されるホスト基板４０へ接合される。ホスト基板４０は、例えば、サファイア又はいずれかの他の適切な材料であり得る。接合層３８は、例えば、シリコン、アルミニウム、ホウ素、リン、亜鉛、ガリウム、ゲルマニウム、インジウム、スズ、アンチモン、鉛、ビスマス、チタン、タングステン、マグネシウム、カルシウム、カリウム（ポタシウム）、ニッケル、イットリウム、ジルコニウム、ハフニウム、ネオジム、及びタンタルの１つ又は複数の酸化物、窒化物、炭化物、又はフッ化物である。
一時的基板３２、接合層３８、及び適合層２８は、図６において取り付けられる。
図７に例示される構造において、装置層１８は、応力緩和されたシード層２４において成長させられる。シード層２４に隣接する層の組成は、格子定数若しくは他の特性に関して、及び／又は、シード層２４の材料において核生成する能力を有することに関して、選択され得る。シード層２４において成長させられる層は、連続的なほぼ平面状の層を形成するために、シード層材料２４の領域間のいずれかの残りの隙間において層が合体するようにされる条件化で、成長させられ得る。
装置層１８は、ｎ型領域４２、発光すなわち活性領域４４、及びｐ型領域４６を含む。ｎ型領域４２は、最初に成長させられる。ｎ型領域は、様々な異なる組成及びドーパント濃度の多重層を含み得、例えば、ｎ型又は意図的にドープされ得ないバッファ層又は核生成層などの準備層、複合基板の後々のリリース又は基板除去後の半導体構造の薄型化を促進するように設計されるリリース層、及び、発光領域が効率的に光を発するのに望ましい特定の光学的又は電気的特性に関して設計されるｎ型又はｐ型装置層、などを含む。特定の実施例において、ｎ型領域４２は、InGaNである、又は１つ若しくは複数のInGaN層を含む。拡張させる格子定数を有するシード層に成長させられるGaNは、引っ張り状態にあり得、したがって、ひび割れを防ぐために、装置におけるいずれのGaN層の厚さも制限され得る。
発光すなわち活性領域４４は、ｎ型領域４２において成長させられる。適切な発光領域の例は、単一の厚い若しくは薄発光層、又は、バリア層により隔てられる多重の薄い若しくは厚い量子井戸発光層を含む多重量子井戸発光領域、を含む。例えば、多重量子井戸発光領域は、100Å以下の厚さをそれぞれ有するバリアにより隔てられる25Å以下の厚さをそれぞれ有する多重発光層を含み得る。
ｐ型領域４６は、発光領域４４において成長させられる。ｎ型領域と同様に、ｐ型領域は、意図的にドープされない層又はｎ型の層を含む、様々な異なる組成、厚さ、及びドーパント濃度の多重層を含み得る。特定の実施例において、p型領域４６は、InGaNである、又は1つもしくは複数のInGaN層を含む。
図１１は、マウント部５４へ取り付けられるIII-窒化物ＬＥＤを例示する。反射的金属pコンタクト部５０は、p型領域に形成される。pコンタクト部５０、p型領域２４、及び半導体構造４８の発光領域の各一部分は、ｎ型領域の一部を露出させるために、各領域からエッチング除去され得る。ｎコンタクト部５２は、ｎ型領域の露出される部分に形成される。
ＬＥＤは、ｎインターコネクト部５６及びｐインターコネクト部５８によりマウント部５４へ
接合される。インターコネクト部５６・５８は、半田、金、金−スズ、又は他の金属などのいずれかの適切な材料であり得、多重の材料層を含み得る。特定の実施例において、インターコネクト部は、少なくとも１つの金層を含み、ＬＥＤとマウント部５４との間の接合は、超音波接合により形成される。
超音波接合に関して、ＬＥＤダイは、マウント部５４に位置される。接合ヘッドは、ＬＥＤダイの上部表面、多くの場合複合基板の上部表面、に位置される。接合ヘッドは、超音波トランデューサへ接続される。超音波トランデューサは、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）の層などであり得る。このシステムが調和的に共振するようにさせる周波数（多くの場合、数十又は数百kHzのオーダの周波数）で電圧がトランデューサへ印加される場合、トランデューサは、振動を開始し、これにより、接合ヘッド及びＬＥＤダイが、ミクロンオーダの振幅で振動するようにさせられる。この振動は、ｎコンタクト部及びpコンタクト部又はｎコンタクト部及びpコンタクト部に形成される金属層などのＬＥＤにおける構造の金属格子における原子が、マウント部５４における構造へ相互拡散するようにさせ、これにより、インターコネクト部５６・５８により図１１において表される冶金的連続ジョイント部を生じさせる。熱及び/又は圧力は、接合時において加えられる。
ＬＥＤダイをマウント部５４へ接合した後に、半導体層４８が成長された基板の全て又は一部は取り除かれ得る。例えば、サファイアホスト基板は、図６に例示されるように、ホスト部４０及びシード層２４の間の接合層３８をエッチングすることにより又はレーザリフトオフにより取り除かれ得る。接合層は、取り除かれ得る、又は装置の一部として留まり得る。ホスト基板を取り除いた後に残る半導体構造は、例えば光電気化学的エッチングなどにより、薄くさせられ得る。例えば、シード層２４の全て又は一部は、取り除かれ得る、又は装置の一部として留まり得る。シード層２４の領域間における界面３６において合体するシード層において成長される第１の層は、取り除かれ得る、又は装置の一部として留まり得る。露出される半導体表面は、装置からの光抽出を増加させ得る、例えばフォトニック結晶構造などを用いて、粗化又はパターン化され得る。
発光領域により発される光を吸収し１つ又は複数の異なるピーク波長の光を発する任意選択的な波長変換材料６０は、ＬＥＤにおいて配置され得る。波長変換材料６０は、例えば、シリコーンエポキシなどの透明材料において配置され、スクリーン印刷若しくはステンシルによりＬＥＤに堆積される１つ若しくは複数の粉末蛍光体、電気泳動析出により形成される１つ若しくは複数の粉末蛍光体、ＬＥＤへ糊付け若しくは接合される１つ若しくは複数のセラミック蛍光体、１つ若しくは複数の染料、又は、上述の波長変換層のいずれかの組合わせ、であり得る。セラミック蛍光体は、米国特許第7,361,938号により詳細記載されており、本文書に参照として組み込まれる。波長変換材料６０は、発光領域により発される光の一部が波長変換材料により変換されないように、形成され得る。特定の例において、変換されない光は青色であり、変換される光は黄色、緑色、及び／又は赤であり、これにより、装置からの非変換光及び変換光の組合わせが白色に見えるようにされる。
特定の実施例において、偏向子、ダイクロイックフィルタ、又は従来技術において知られる他の光学系が、ＬＥＤにおいて又は波長変換材料６０において形成される。
図１１は、薄膜フリップチップ装置を例示しているが、図７に例示される構造は、例えば、コンタクト部が半導体構造の対向する側に形成される垂直型装置、基板が装置に取り付けられたままであるフリップチップ装置、又は、光が半導体構造の同一の又は対向する側に形成される透明コンタクト部を通じて抽出される構造など、いずれの他の適切な装置構造へ加工され得る。
本発明を詳細に説明してきたが、当業者は、本開示を与えられた場合に、上述の本発明の着想の精神から逸脱することなく本発明に対して修正をなし得ることを理解し得る。例えば、上述の説明は、III-窒化物装置に関するものであるが、他のIII-V材料、III-As若しくはIII-P装置、又はII-VI装置などの他の材料系から作製される装置も、本発明の実施例において使用され得る。したがって、本発明の範囲は、例示及び記載される特定の実施例に制限されるようには意図されていない。

Claims (12)

  1. ホスト基板部、及び
    前記ホスト基板部へ接合されるシード層であって、各領域が領域間の界面において最も近い隣り合う領域から完全に分離されている複数の領域を有するシード層、
    を含む基板を提供するステップと、
    前記シード層を緩和させるステップであって、前記シード層の隣接する領域は、前記緩和後、隣接する領域間における界面において互いに直接接触にある、ステップと、
    前記基板において、ｎ型領域及びｐ型領域との間に配置される発光層を含む半導体構造を成長させるステップと、
    を含む方法であって、
    前記シード層に成長させられる半導体構造の上部表面は、前記複数のシード層領域のそれぞれよりも大きいか等しい横方向の拡がりの度合いを有する、
    方法。
  2. 請求項１に記載の方法であって、前記半導体構造をマウント部へ接続するステップと、前記ホスト基板部を取り除くステップと、を更に有する、方法。
  3. 請求項２に記載の方法であって、前記シード層を取り除くステップ、を更に有する、方法。
  4. 請求項１に記載の方法であって、前記発光層はIII-窒化物層である、方法。
  5. 請求項１に記載の方法であって、前記界面は、前記シード層の厚さ全体を通じて延在する、方法。
  6. 請求項１に記載の方法であって、各領域は、前記界面により最も近い隣り合う領域から完全に分離されている、方法。
  7. 請求項１に記載の方法であって、前記複数の領域は、前記シード層におけるトレンチの形成、及び前記シード層の前記領域が拡大するような前記シード層の緩和によって、形成される、方法。
  8. 請求項１に記載の方法であって、前記界面は、前記シード層の隣接する領域間において化学結合がない、方法。
  9. 請求項１に記載の方法であって、各領域は、1乃至10ミクロンの間の横方向の拡がりの度合いを有する、方法。
  10. 請求項１に記載の方法であって、隣接する領域は、シード層材料の連続的なクモの巣状構造を形成するように接続される、方法。
  11. 請求項１に記載の方法であって、前記シード層は、結晶ユニットセルを有する結晶材料であり、各シード層領域は、前記結晶ユニットセルの回転対称性と同じ回転対称性を有するように形成される、方法。
  12. 請求項１１に記載の方法であって、前記シード層は、ウルツ鉱であり、各シード層領域は、三角形又は六角形として成形される、方法。
JP2012548509A 2010-01-15 2011-01-10 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法 Active JP5727514B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/688,382 US8105852B2 (en) 2010-01-15 2010-01-15 Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US12/688,382 2010-01-15
PCT/IB2011/050096 WO2011086494A1 (en) 2010-01-15 2011-01-10 Method of forming a composite substrate and growing a iii-v light emitting device over the composite substrate

Publications (3)

Publication Number Publication Date
JP2013517622A JP2013517622A (ja) 2013-05-16
JP2013517622A5 JP2013517622A5 (ja) 2014-02-20
JP5727514B2 true JP5727514B2 (ja) 2015-06-03

Family

ID=43827123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012548509A Active JP5727514B2 (ja) 2010-01-15 2011-01-10 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法

Country Status (7)

Country Link
US (1) US8105852B2 (ja)
EP (1) EP2524400B1 (ja)
JP (1) JP5727514B2 (ja)
KR (2) KR101783796B1 (ja)
CN (1) CN102696120B (ja)
TW (1) TWI523256B (ja)
WO (1) WO2011086494A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
US9450143B2 (en) * 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8686461B2 (en) 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
CN105244423B (zh) * 2015-10-30 2018-11-20 漳州立达信光电子科技有限公司 无衬底led芯片的封装方法及无衬底led芯片
US10756235B2 (en) 2017-03-09 2020-08-25 Enkris Semiconductor, Inc Stripped method for preparing semiconductor structure
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4422473B2 (ja) * 2003-01-20 2010-02-24 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
EP1897151A4 (en) * 2005-06-22 2010-03-10 Seoul Opto Device Co Ltd ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
JP2007048869A (ja) * 2005-08-09 2007-02-22 Sony Corp ＧａＮ系半導体発光素子の製造方法
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
JP2007142345A (ja) * 2005-11-22 2007-06-07 Rohm Co Ltd 窒化物半導体発光素子
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur

Also Published As

Publication number Publication date
CN102696120A (zh) 2012-09-26
US20110177631A1 (en) 2011-07-21
TW201143132A (en) 2011-12-01
KR20170122790A (ko) 2017-11-06
WO2011086494A1 (en) 2011-07-21
KR101894691B1 (ko) 2018-09-04
TWI523256B (zh) 2016-02-21
EP2524400A1 (en) 2012-11-21
KR20120114357A (ko) 2012-10-16
JP2013517622A (ja) 2013-05-16
US8105852B2 (en) 2012-01-31
CN102696120B (zh) 2015-11-25
EP2524400B1 (en) 2018-12-19
KR101783796B1 (ko) 2017-10-10

Similar Documents

Publication Publication Date Title
JP5727514B2 (ja) 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法
JP5441298B2 (ja) Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP5441297B2 (ja) Ｉｉｉ−ｖ族発光デバイス
JP5734190B2 (ja) 複合基板上に成長された半導体発光デバイス
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150402

R150 Certificate of patent or registration of utility model

Ref document number: 5727514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250