JP6028280B2 - 半導体構造又は半導体素子を製造する方法 - Google Patents

半導体構造又は半導体素子を製造する方法 Download PDF

Info

Publication number
JP6028280B2
JP6028280B2 JP2012539422A JP2012539422A JP6028280B2 JP 6028280 B2 JP6028280 B2 JP 6028280B2 JP 2012539422 A JP2012539422 A JP 2012539422A JP 2012539422 A JP2012539422 A JP 2012539422A JP 6028280 B2 JP6028280 B2 JP 6028280B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
seed
carrier substrate
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012539422A
Other languages
English (en)
Other versions
JP2013511834A (ja
Inventor
ファブリス リタートレ，
ファブリス リタートレ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2013511834A publication Critical patent/JP2013511834A/ja
Application granted granted Critical
Publication of JP6028280B2 publication Critical patent/JP6028280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

優先権主張
本出願は、２００９年１１月１８日に出願した米国特許仮出願番号第６１／２６２，３９１号及び２００９年１２月１５日に出願した米国特許仮出願番号第６１／２８６，６８０号の利益を主張し、その各々の開示は、この引用によりその全体がこれによって本明細書中に組み込まれている。
本発明は、工学的に設計した（ｅｎｇｉｎｅｅｒｅｄ）基板を使用して半導体構造及び半導体素子を製造する方法、半導体構造及び半導体素子の製造中に形成される中間構造、半導体構造及び半導体素子の製造の際に使用するための工学的に設計した基板、並びに工学的に設計した基板を使用して形成した半導体素子に一般に関係する。
半導体材料の１つ又は複数の層を含む基板が、例えば、集積回路（ＩＣ）（例えば、論理プロセッサ及びメモリ素子）、放射光放出素子（例えば、発光ダイオード（ＬＥＤ）、共鳴空洞発光ダイオード（ＲＣＬＥＤ）、及び垂直空洞表面放出レーザ（ＶＣＳＥＬ））、放射光吸収素子（例えば、光学センサ及び太陽電池）、並びにスイッチング／整流素子（例えば、パワー電子素子）を含む多種多様な半導体構造及び半導体素子を形成するために使用される。かかる素子は、バイポーラ接合トランジスタ（ＢＪＴ）、パワー金属酸化物電界効果型トランジスタ（ＭＯＳＦＥＴ）、サイリスタ、ショットキダイオード、接合電界効果型トランジスタ（ＪＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びＰＩＮダイオードを含むことができる。かかる半導体素子は、半導体基板上に層毎に（すなわち、リソグラフィ技術で）慣習的に形成される。
歴史的に、半導体素子製造産業において使用されてきているかかる半導体基板の大部分は、シリコン材料の薄い円板すなわち「ウェハ」を含んでいる。シリコン材料のかかるウェハは、大きな略円柱状のシリコン単結晶インゴットを最初に形成し、続いてインゴットの長軸に垂直に単結晶インゴットをスライシングして、複数のシリコンウェハを形成することによって製造される。かかるシリコンウェハは、約３０センチメートル（３０ｃｍ）以上（約１２インチ（１２ｉｎ）以上）の大きさの直径を有することがある。シリコンウェハは数百ミクロン（例えば、約７００ミクロン）以上の厚さを一般的に有するが、シリコンウェハの主面上の半導体材料の非常に薄い層（例えば、約３００ナノメートル（３００ｎｍ）未満）だけが、シリコンウェハ上に能動素子を形成するために実際に使用される。
半導体素子を形成するために実際に使用する半導体材料の一部分を基板の残りのバルク半導体材料から電気的に絶縁することによって、半導体素子の速度及び電力効率を向上させることが可能であることが、見出されてきている。これに加えて、１つ又は複数の材料を含むベース基板上に半導体素子を形成するために使用する半導体材料を設けることが、半導体材料の特性を「工学的に設計すること」を可能にすることが、より一般的に見出されてきている。
その結果、例えば、誘電体材料（例えば、二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）又は酸化アルミニウム（Ａｌ２Ｏ３）などの１つ又は複数の別の材料の上に配置された半導体材料の比較的薄い層（例えば、約３００ミクロン（３００μｍ）より薄い厚さを有する層）を含むことができるいわゆる「工学的に設計した基板」が開発されてきている。任意選択で、誘電体材料の層は、比較的薄い（例えば、従来の半導体素子製造装置によるハンドリングを可能にするためには薄すぎる）ことがあり、半導体材料が上方に配置される１つ又は複数の材料の層（すなわち、ベース基板）を、十分に厚くして、製造装置によって工学的に設計した基板のハンドリングを可能にすることができる。
多種多様な工学的に設計した基板が、本技術分野において既知であり、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化シリコン（ＳｉＣ）、ＩＩＩ−Ｖ型半導体材料、及びＩＩ−ＶＩ型半導体材料などの半導体材料を含むことができる。
例えば、工学的に設計した基板は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）（これは「サファイア」としばしば呼ばれる）などのベース基板の表面上にＩＩＩ−Ｖ型半導体材料のエピタキシャル層を含むことができる。かかる工学的に設計した基板を使用して、材料の追加の層を、ＩＩＩ−Ｖ型半導体材料のエピタキシャル層の上方に形成し、処理する（例えば、パターニングする）ことができ、工学的に設計した基板上に１つ又は複数の半導体素子を形成することができる。
半導体材料の層を工学的に設計した基板上に高温でエピタキシャル成長させるときに、格子歪が半導体材料の層の結晶格子中に誘起されることがある。半導体材料中の歪は、工学的に設計した基板の下にある材料の結晶格子とその上に形成される半導体材料の結晶格子との間の格子パラメータミスマッチ（例えば、下にある材料が、半導体材料の格子定数とは異なる１つ又は複数の格子定数を有する）によってもたらされることがある。
これに加えて、それぞれの隣接する材料によって示される熱膨張係数（ＣＴＥ）の違いに起因して、格子歪が、高温におけるエピタキシャル成長中に半導体材料の結晶格子中にやはり誘起されることがある。例えば、下にある工学的に設計した基板が、工学的に設計した基板上に成長させる半導体材料の平均ＣＴＥよりも大きな平均ＣＴＥを有する場合には、半導体材料が、引張歪の状態で成長することがある。引張歪のかかる状態は、層の厚さが増加するにつれて、半導体材料の成長中に大きくなることがあり、半導体層中の欠陥の形成を最終的にはもたらすことがある。かかる欠陥は、例えば、転位及びクラックを含むことがある。
本発明の実施形態を使用して、工学的に設計した基板の上方に格子歪が小さい半導体材料の層を形成することができ、これにより、工学的に設計した基板を使用して高品質の半導体材料の比較的厚い層の形成を可能にすることができる。結果として、本発明の実施形態を使用して、改善された半導体素子を形成することができる。
いくつかの実施形態では、本発明は、少なくとも１つのシード構造がガラスボンディング層を使用してキャリア基板にボンディングされる半導体構造及び半導体素子を製造する方法を含む。少なくとも１つのシード構造が、半導体材料の単結晶によって少なくとも実質的に構成される。少なくとも１つのシード構造がガラスボンディング層上に支持されている間に、半導体材料の少なくとも１つの層を、ガラスボンディング層のガラス材料のガラス転移温度よりも高い温度で少なくとも１つのシード構造の上方に堆積することができる。
さらなる実施形態では、本発明は、少なくとも１つのシード構造がガラスボンディング層を使用して第１のキャリア基板にボンディングされる半導体構造及び半導体素子を製造する方法を含む。少なくとも１つのシード構造が、半導体材料の単結晶によって少なくとも実質的に構成される。第２のキャリア基板が、非ガラス質ボンディング層を使用して第１のキャリア基板の反対側の少なくとも１つのシード構造の面上で少なくとも１つのシード構造にボンディングされる。第１のキャリア基板及びガラスボンディング層が、少なくとも１つのシード構造から除去され、少なくとも１つのシード構造、非ガラス質ボンディング層、及び第２のキャリア基板を加熱する間に、少なくとも１つのシード構造の半導体材料の単結晶を、第２のキャリア基板の熱膨張を使用して膨張させることができる。半導体材料の単結晶が第２のキャリア基板の熱膨張によって少なくとも部分的に引き起こされる膨張した状態にある間に、半導体材料の少なくとも１つの層を、第２のキャリア基板及び非ガラス質ボンディング層の反対側の少なくとも１つのシード構造の面上で少なくとも１つのシード構造の上方に堆積することができる。
本発明のさらなる実施形態は、本明細書において説明する方法によって形成した半導体構造及び半導体素子を含む。かかる半導体構造及び半導体素子は、例えば、集積回路（ＩＣ）（例えば、論理プロセッサ及びメモリ素子）、放射光放出素子（例えば、発光ダイオード（ＬＥＤ）、共鳴空洞発光ダイオード（ＲＣＬＥＤ）、及び垂直空洞表面放出レーザ（ＶＣＳＥＬ））、放射光吸収素子（例えば、光学センサ及び太陽電池）、並びにスイッチング／整流素子（例えば、パワー電子素子）を含む。かかる素子は、バイポーラ接合トランジスタ（ＢＪＴ）、パワー金属酸化物電界効果型トランジスタ（ＭＯＳＦＥＴ）、サイリスタ、ショットキダイオード、接合電界効果型トランジスタ（ＪＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びＰＩＮダイオードを含むことができる。
本発明の方法の実施形態の間に形成することができ、第１の基板上に半導体材料の層を含む中間構造の単純化した断面図である。 図１の中間構造に第２の基板を貼り付けることによって形成することができる別の中間構造の単純化した断面図である。 図２の中間構造から半導体材料の層の一部及び第１の基板を除去することによって形成することができる別の中間構造を図示する単純化した断面図である。 図３の中間構造上の半導体材料の層の残っている部分をパターニングすることによって形成することができる別の中間構造の単純化した断面図である。 図４Ａに示した中間構造の平面図である。 図４Ａ及び図４Ｂの中間構造上のパターニングした半導体材料の上方に追加の半導体材料を成長させることによって形成することができる別の中間構造の単純化した断面図である。 図４Ａ及び図４Ｂの中間構造上に第３の基板を貼り付けることによって形成することができる別の中間構造の単純化した断面図である。 図６の中間構造のパターニングした半導体材料及び第３の基板から第２の基板を除去することによって形成することができる別の中間構造の単純化した断面図である。 図７の中間構造上のパターニングした半導体材料の上方に追加の半導体材料を成長させることによって形成することができる別の中間構造の単純化した断面図である。
本明細書は、本発明の実施形態として考えられることを、特に指摘し明確に権利を主張している特許請求の範囲で結論付けられているが、本発明の利点を、添付した図面とともに読んだときに、本発明の実施形態の説明からより容易に確認することができる。
本明細書中に提示した説明図は、いずれかの特定の半導体材料、半導体構造、又は半導体素子の実際の図であることを意味せず、本発明の実施形態を説明するために採用される単に理想化した表現である。加えて、複数の図の間で共通な要素は、同じ数値記号表示を保有することができる。
本明細書において使用する用語「ＩＩＩ−Ｖ型半導体材料」は、周期律表のＩＩＩＡ族（Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｉ）からの１つ又は複数の元素並びに周期律表のＶＡ族（Ｎ、Ｐ、Ａｓ、Ｓｂ、及びＢｉ）からの１つ又は複数の元素から少なくとも主として構成される任意の半導体材料を意味し、含む。
本明細書において使用する用語「ＩＩ−ＶＩ型半導体材料」は、周期律表のＩＩＢ族（Ｚｎ、Ｃｄ、及びＨｇ）からの１つ又は複数の元素並びに周期律表のＶＩＡ族（Ｏ、Ｓ、Ｓｅ、Ｔｅ、及びＰｏ）からの１つ又は複数の元素から少なくとも主として構成される任意の半導体材料を意味し、含む。
本明細書において使用する用語「熱膨張係数」は、材料又は構造について使用するときに、室温における材料又は構造の平均線熱膨張係数を意味する。
本明細書において使用する用語「工学的に設計した基板」は、別の材料の上方に（例えば、上に）配置された半導体材料の比較的薄い層（例えば、約３００ミクロン（３００μｍ）よりも薄い平均厚さを有する層）を含み、１つ又は複数の半導体素子を製造するための基板として使用されるように意図されている任意の基板を意味し、含む。工学的に設計した基板は、例えば、半導体オンインシュレータ型基板を含む。
本明細書において使用する用語「半導体材料のエピタキシャル層」は、半導体材料の単結晶によって少なくとも実質的に構成され、単結晶が既知の結晶学的方位を示すように形成されている半導体材料の層を意味する。
本明細書において使用する用語「格子歪」は、結晶性材料の層について使用するときに、材料の層の面に少なくとも実質的に平行な方向の結晶格子の歪を意味する。同様に、用語「平均格子パラメータ」は、材料の層について使用するときに、材料の層の面に少なくとも実質的に平行な寸法の平均格子パラメータを意味する。
本明細書において使用する用語「リフロー」は、材料が軟化する又は低下した粘性を有するように材料を加熱する又は別の形で処理することを意味し、含み、その結果、材料が隙間中に再分布することができる。
用語「緩和した」は、材料の層に関連して使用するときに、格子歪が少なくとも実質的にない材料の層を意味し、含む。用語「緩和させること」は、材料の層内の格子歪を小さくすること（例えば、軽減すること）を意味する。
本明細書において使用する用語「シード構造」は、追加の半導体材料を成長させる又は別の形で堆積させるための基板として使用される半導体材料の結晶を含む任意の大きさの材料を意味し、含む。シード構造は、例えば、本明細書において下記にさらに詳細に説明するように、シード層並びにシード層をパターニングすることによって形成される構造を含む。
本発明の実施形態は、これまでに知られている半導体材料の従来のエピタキシャル層と比較したときに、比較的低密度の欠陥を有する半導体材料（例えば、ＩＩＩ−Ｖ型半導体材料のエピタキシャル層など）の比較的厚い層のエピタキシャル製造を容易にする方法及び構造を含む。半導体材料のかかるエピタキシャル層を含む半導体構造又は半導体素子を製造する方法の例の実施形態を、図を参照して下記に説明する。
図１を参照すると、実質的に緩和された半導体材料の層１０４を含む第１の中間構造１００を、製造する又は別の形で用意することができる。言い換えると、半導体材料の層１０４は、室温において格子歪を少なくとも実質的になくすことができる。下記にさらに詳細に説明するように、半導体材料の層１０４の一部分を使用して、能動半導体素子の製造の一部として半導体材料の１つ又は複数の追加の層を形成する際に使用するために、工学的に設計した基板上にシード層を形成することができる。
図１に示したように、いくつかの実施形態では、半導体材料の層１０４を、犠牲基板１０２に貼り付け、これによって保持することができる。補足的な実施形態では、しかしながら、半導体材料１０４は、犠牲基板１０２又はいずれかの他の材料の上に配置されていない又はこれらによって保持されていない独立した半導体材料のバルク層１０４を含むことができる。
いくつかの実施形態では、半導体材料の層１０４は、半導体材料のエピタキシャル層を含むことができる。例として限定ではなく、半導体材料の層１０４は、ＩＩＩ−Ｖ型半導体材料のエピタキシャル層を含むことができる。例えば、半導体材料の層１０４は、窒化ガリウム（ＧａＮ）のエピタキシャル層を含むことができる。
犠牲基板１０２を、例えば、酸化アルミニウム（Ａｌ２Ｏ３）（例えば、サファイア）、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、ガリウム酸リチウム（ＬｉＧａＯ２）、アルミン酸リチウム（ＬｉＡｌＯ２）、酸化イットリウムアルミニウム（Ｙ３Ａｌ５Ｏ１２）、又は酸化マグネシウム（ＭｇＯ）から少なくとも実質的に構成することができる。
任意選択で、半導体材料の別の層などの材料の１つ又は複数の中間層（図示せず）を、半導体材料の層１０４と犠牲基板１０２との間に配置することができる。材料のかかる中間層を、例えば、半導体材料の層１０４を形成するためのシード層として、又は犠牲基板１０２上に直接半導体材料の層１０４を形成することが困難である若しくは不可能であるときには、犠牲基板１０２に半導体材料の層１０４をボンディングするためのボンディング層として使用することができる。これに加えて、半導体材料１０４が極性を有する場合には、犠牲基板１０２に半導体材料の層１０４をボンディングすることが望ましいことがある。かかる実施形態では、ボンディングプロセスを、極性半導体材料の極性を変えるために利用することができる。図は、一定の縮尺では示されず、実際には、半導体材料の層１０４が、犠牲基板１０２と比較して相対的に薄いことがある。
図１に示した中間構造１００を形成するために、半導体材料の層１０４を、犠牲基板１０２の主表面上にエピタキシャル成長させる又は別の形で形成する若しくは設けることができる。半導体材料の層１０４が犠牲基板１０２上に形成される際、当技術分野において既知の様々な方法のうちのいずれかを、半導体材料の層１０４中の転位の密度を減少させるために使用することができる。かかる方法は、例えば、エピタキシャルラテラルオーバーグロース（ＥＬＯ）、Ｐｅｎｄｅｏエピタクシ、その場マスキング技術、等を含む。
犠牲基板１０２が、半導体材料の層１０４によって示される熱膨張係数とは異なる熱膨張係数を示すことがある。例えば、犠牲基板１０２が半導体材料の層１０４によって示される熱膨張係数よりも小さな熱膨張係数を示す場合には、半導体材料の層１０４の結晶格子が所与の高温に対する平衡寸法にまで膨張することを、犠牲基板１０２と半導体材料の層１０４との間の原子的結合が妨げることがあるので、半導体材料の層１０４の結晶格子は、中間構造１００を高温に加熱すると圧縮格子歪の状態になることがある。平衡寸法に関して言えば、これは、半導体材料の層１０４が犠牲基板１０２に貼り付けられていない場合に、所与の温度及び圧力において半導体材料の層１０４によって示されるはずの寸法を意味する。犠牲基板１０２が、半導体材料の層１０４によって示される熱膨張係数よりも大きな熱膨張係数を示す場合には、犠牲基板１０２と半導体材料の層１０４との間の原子的結合が、所与の高温に対する平衡寸法を超えて半導体材料の層１０４の結晶格子を「広げる」ことがあるので、半導体材料の層１０４の結晶格子は、高温に中間構造１００を加熱すると引張格子歪の状態になることがある。
補足的な実施形態では、図１の中間構造は、犠牲基板１０２を含まないことがあり、独立した半導体材料のバルク層１０４を単に含むことがある。例えば、バルク材料１０４が、独立した窒化ガリウム基板を含むことがある。
図２を参照すると、キャリア基板１１２を、ガラスボンディング層１１４を使用して犠牲基板１０２と反対側の半導体材料の層１０４の面上で半導体材料の層１０４にボンディングして、別の中間構造１１０を形成することができる。このようにして、ガラスボンディング層１１４を、キャリア基板１１２と半導体材料の層１０４との間に配置することができる。半導体材料の層１０４に対してキャリア基板１１２上にガラスボンディング層１１４を隣接させ、接合する層の間に十分なボンディング強度を生成させるために十分な長さの時間にわたり所望の温度及び圧力で得られた構造を保持することによって、キャリア基板１１２及び半導体材料の層１０４を一緒にボンディングすることができる。
キャリア基板１１２は、半導体材料の層１０４によって示される熱膨張係数よりも大きな熱膨張係数を示すことがある。非限定的な例として、キャリア基板１１２を、例えば、酸化アルミニウム（Ａｌ２Ｏ３）（例えば、サファイア）、酸化亜鉛（ＺｎＯ）、酸化イットリウムアルミニウム（Ｙ３Ａｌ５Ｏ１２）、酸化マグネシウム（ＭｇＯ）、及び金属又はＨＡＹＮＥＳ Ａｌｌｏｙ２１４若しくはＨＡＹＮＥＳ Ａｌｌｏｙ２３０などの金属合金から少なくとも実質的に構成することができる。
ガラスボンディング層１１４は、ガラス転移温度（Ｔｇ）を示し、これより下ではガラスボンディング層１１４は脆性的に振る舞い、これより上ではガラスボンディング層１１４は延性的に振る舞う。非限定的な例として、ガラスボンディング層１１４は、酸化物ガラス、リンケイ酸塩ガラス（ＰＳＧ）、ホウケイ酸塩ガラス（ＢＳＧ）、ホウリンケイ酸塩ガラス（ＢＰＳＧ）、ポリイミド、ドープした又はドープしない疑似無機シロキサンスピンオンガラス（ＳＯＧ）、無機スピンオンガラス、及びドープした又はドープしないケイ酸塩ガラスのうちの少なくとも１つを含むことができる。
例として限定ではなく、ガラスボンディング層１１４は、約１０分の１ミクロン（０．１μｍ）〜約１０ミクロン（１０μｍ）、特に約１ミクロン（１μｍ）〜約５ミクロン（５μｍ）に及ぶ範囲の厚さを有することができる。
図３を参照すると、ガラスボンディング層１１４を使用して半導体材料の層１０４にキャリア基板１１２をボンディングした後で、半導体材料の層１０４の一部分１０４Ａを、キャリア基板１１２とともに、犠牲基板１０２から除去することができ（又は犠牲基板１０２を半導体材料の層１０４から除去することができ）、半導体材料の層１０４の一部分１０４Ａから形成されたシード層１０４Ｂを含む第３の中間構造１２０を形成することができる。例として限定ではなく、ＳＭＡＲＴ−ＣＵＴ（商標）プロセスとして業界において既知のプロセスを使用して、半導体材料の層１０４の一部分１０４Ａ（及びキャリア基板１１２）を犠牲基板１０２及び半導体材料の層１０４の残りの部分から分離することができる。かかるプロセスは、例えば、Ｂｒｕｅｌによる米国特許第ＲＥ３９，４８４号（２００７年２月６日発行）、Ａｓｐａｒ他による米国特許第６，３０３，４６８号（２００１年１０月１６日発行）、Ａｓｐａｒ他による米国特許第６，３３５，２５８号（２００２年１月１日発行）、Ｍｏｒｉｃｅａｕ他による米国特許第６，７５６，２８６号（２００４年６月２９日発行）、Ａｓｐａｒ他による米国特許第６，８０９，０４４号（２００４年１０月２６日発行）、及びＡｓｐａｒ他による米国特許第６，９４６，３６５号（２００５年９月２０日発行）に詳細に記載されている。
要するに、図１を再び参照すると、複数のイオン（例えば、水素イオン、ヘリウムイオン、又は不活性ガスイオン）を中間構造１００中へと注入することができる。例えば、半導体材料の層１０４に隣接して中間構造１００の面上に設置したイオン源（図示せず）から、イオンを半導体材料の層１０４中へと注入することができる。図１に示した方向を示す矢印１０８によって表示したように、半導体材料の層１０４に実質的に垂直な方向に沿って、イオンを中間構造１００中へと注入することができる。当技術分野において既知であるように、イオンが中間構造１００中へと注入される深さは、イオンを中間構造１００中へと注入するエネルギーの少なくともある程度は関数である。一般に、より低いエネルギーで注入されるイオンは、相対的により浅い深さのところに注入され、一方で、より高いエネルギーで注入されるイオンは、相対的により深い深さのところに注入されるであろう。
中間構造１００内部の（例えば、半導体材料の層１０４内部の）所望の深さＤ１のところにイオンを注入するように選択した所定のエネルギーで、イオンを中間構造中へと注入することができる。１つの特定の非限定的な例として、いくつかの実施形態では、半導体材料の層１０４の露出した主表面の下方約１００ナノメートル（１００ｎｍ）〜約３００ナノメートル（３００ｎｍ）に及ぶ範囲内の深さＤ１のところの半導体材料の層１０４の内部に、イオン注入層１０９を配置することができる。当技術分野において既知であるように、不可避なことに少なくともいくつかのイオンが、所望の注入深さＤ１以外の深さのところに注入されることがあり、半導体材料の層１０４の露出した表面から中間構造１００中への深さの関数としてのイオンの濃度のグラフは、一般に所望の注入深さＤ１のところに最大を有する釣鐘形状をした（対称又は非対称の）曲線を示すことがある。
中間構造１００中へと注入すると、イオンは、中間構造１００内部に（図１に点線として図示した）イオン注入層１０９を画定することができる。イオン注入層１０９は、中間構造１００の最大イオン濃度の面に位置合わせされている（例えば、ほぼ中心にしている）中間構造１００内部の層又は領域を含むことができる。イオン注入層１０９は、中間構造１００内部に弱いゾーンを画定することができ、下記により詳細に説明するように、これに沿って中間構造１００を後続のプロセスにおいて劈開する又は破断することができる。
本発明のいくつかの実施形態では、イオン注入層１０９を、半導体材料の層１０４内に配置することができる。言い換えると、イオン注入層１０９を、半導体材料の層１０４の内部に完全に配置することができる。補足的な実施形態では、イオン注入層１０９を、犠牲基板１０２と半導体材料の層１０４との間の半導体材料の中間層の完全に内部に、又は一部分を半導体材料の層１０４の内部に、一部分を半導体材料の中間層の内部に配置することができる。
犠牲基板１０２と反対側の半導体材料の層１０４の面上で半導体材料の層１０４にキャリア基板１１２を貼り付けて、中間構造１１０を形成した後で、図２を参照して前に説明したように、中間構造１１０は、例えば、機械的処理、化学的処理、又は熱的処理などの１つ又は複数の補足的な処理を受けることができ、イオン注入層１０９に沿って中間構造１１０を劈開又は破断させることができ、これによって、図３に示した中間構造１２０を形成することができる。言い換えると、例えば、中間構造１１０を熱的に処理すると、半導体材料の層１０４の一部分１０４Ａを、半導体材料の層１０４の残りの部分及び下にある犠牲基板１０２から剥離することができ、シード層１０４Ｂを形成することができる。下記にさらに詳細に説明するように、追加の半導体材料を、シード層１０４Ｂ上に成長させることができる。
例として限定ではなく、半導体材料の層１０４にキャリア基板１１２を貼り付け、中間構造１１０を形成した後で、イオン注入層１０９内部の注入したイオンを凝集させ、複数のマイクロキャビティ及び／又はインクルージョンを形成させるために十分な長さの時間にわたって、中間構造１１０の温度を、高温で（すなわち、約１００℃よりも上で）維持することができる。この高温処理を実行する高温は、キャリア基板１１２が半導体材料の層１０４に貼り付けられる温度であっても、それより低くても、高くてもよい。その上、イオン注入層１０９に沿って中間構造１１０を破断させるために必要なサーマルバジェット（すなわち、熱入力量）が、半導体材料の層１０４にキャリア基板１１２をボンディングして、キャリア基板１１２が半導体材料の層１０４に貼り付けられる前に、中間構造１１０がイオン注入層１０９に沿って破断しないことを確実にするために必要なサーマルバジェットよりも大きくなるように、イオン注入層１０９を形成するために使用するイオン注入プロセスのドーズ量（及び、これゆえ、イオン注入層１０９中のイオンの濃度）を、調整することができる。
本発明のいくつかの実施形態では、中間構造１１０（図２）を熱的に処理して、イオン注入層１０９を構造的に弱くした後で、イオン注入層１０９に沿って中間構造１１０を分割することを、中間構造１１０の温度を変えることによって開始させることができる。中間構造１１０の温度が変化するので、犠牲基板１０２とキャリア基板１１２との熱膨張係数の差が、熱的に処理したイオン注入層１０９に沿った中間構造１１０の破断を最終的に引き起こす中間構造１１０内の応力の発生を結果としてもたらすことができる。非限定的な一例として、中間構造１１０を熱的に処理して、イオン注入層１０９を構造的に弱くした後で、中間構造１１０を（例えば、室温まで）冷却するときに、イオン注入層１０９に沿った中間構造１１０の分割を開始させることができる。
本発明の実施形態は、半導体材料の層１０４の一部分１０４Ａ及びキャリア基板１１２を犠牲基板１０２及び半導体材料の層１０４の残りの部分から分離させるためのＳＭＡＲＴ−ＣＵＴ（商標）プロセスの使用に限定されない。本発明の方法の補足的な実施形態では、例えば、エッチングプロセス、グラインディングプロセス、及びレーザリフトオフプロセスなどの別の方法を使用して、半導体材料の層１０４の一部分１０４Ａ及びキャリア基板１１２を犠牲基板１０２及び半導体材料の層１０４の残りの部分から分離させることができる。
図３に示した中間構造１２０を、任意選択で、工学的に設計した基板として使用することができ、例えば、シード層１０４Ｂの上及び上方に半導体材料の追加の素子層を成長させることによって、能動素子を中間構造１２０上に製造することができる。下記にさらに詳細に説明するように、ガラスボンディング層１１４は、引き続く処理でシード層１０４Ｂの緩和を促進させることができる。
いくつかの実施形態では、シード層１０４Ｂ上に追加の半導体材料を成長させることに先立って、シード層１０４Ｂをパターニングして、図４Ａ及び図４Ｂに示したような複数のシード構造１０４Ｃを含む中間構造１３０を形成することができ、これが、引き続き処理するとシード層１０４Ｂの半導体材料及びシード構造１０４Ｃの緩和をさらに助けることがある。例として限定ではなく、シード層１０４Ｂ（図３）を、２００８年９月２４日に出願した、Ｍｅｔｈｏｄｓ Ｏｆ Ｆｏｒｍｉｎｇ Ｒｅｌａｘｅｄ Ｌａｙｅｒｓ Ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌｓ， Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｔｒｕｃｔｕｒｅｓ， Ｄｅｖｉｃｅｓ Ａｎｄ Ｅｎｇｉｎｅｅｒｅｄ Ｓｕｂｓｔｒａｔｅｓ Ｉｎｃｌｕｄｉｎｇ Ｓａｍｅという名称の米国特許仮出願第６１／０９９，８２９号、及び２００８年１０月３０日に出願した、Ｍｅｔｈｏｄｓ Ｏｆ Ｆｏｒｍｉｎｇ Ｌａｙｅｒｓ Ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌ Ｈａｖｉｎｇ Ｒｅｄｕｃｅｄ Ｌａｔｔｉｃｅ Ｓｔｒａｉｎ， Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｔｒｕｃｔｕｒｅｓ， Ｄｅｖｉｃｅｓ Ａｎｄ Ｅｎｇｉｎｅｅｒｅｄ Ｓｕｂｓｔｒａｔｅｓ Ｉｎｃｌｕｄｉｎｇ Ｓａｍｅという名称の米国特許仮出願第６１／１０９，７８４号に開示されたようにパターニングすることができる。
例えば、当技術分野において既知のマスキングプロセス及びエッチングプロセスを使用して、シード層１０４Ｂをパターニングすることができ（図３）、シード層１０４Ｂから１つ又は複数のシード構造１０４Ｃ（図４Ａ及び図４Ｂ）を形成することができる。要するに、マスク層を図３の中間構造１２０のシード層１０４Ｂの上方に形成し、処理する（例えば、パターニングする）ことができる。マスク層の組成及び厚さを、シード層１０４Ｂ及びガラスボンディング層１１４などの下にある材料に対する所望のエッチ深さ及び耐性に基づいて選択することができる。非限定的な一例として、マスク層は、フォトレジスト材料、或いは酸化物材料、窒化物材料、又は金属材料（すなわち、クロム若しくはチタン）などのハードマスク材料を含むことができる。複数の開口部を、マスク層を貫通して形成して、マスク層を通してエッチングすべきシード層１０４Ｂの表面の領域を露出させることができる。
シード層１０４Ｂの一部分を、例えば、反応性イオンエッチングなどのドライエッチングプロセス又は誘導結合プラズマ（ＩＣＰ）エッチングなどの高密度プラズマエッチングプロセスを使用して、マスク層中の開口部を通して除去することができる。これに加えて、ウェット化学エッチングプロセスを、やはり利用することができる。例えば、酸性又はアルカリ性エッチ溶液プロセスを利用することができる。かかるプロセスを利用して、各々がシード層１０４Ｂの半導体材料（及び半導体材料の層１０４）を含む、複数のシード構造１０４Ｃを形成する。非限定的な一例として、シード層１０４Ｂが窒化ガリウムを含み、ガラスボンディング層１１４がホウリンケイ酸塩ガラスを含む実施形態では、マスク層は、フォトレジスト材料を含むことができ、塩素系プラズマエッチプロセス（例えば、ＩＣＰ）を使用して、ホウリンケイ酸塩ガラス及びフォトレジスト材料に対して選択的に窒化ガリウムを除去することができ、窒化ガリウムを含むシード構造１０４Ｃを形成することができる。言い換えると、シード構造１０４Ｃが画定されるまで、プラズマがホウリンケイ酸塩ガラス及びフォトレジスト材料を除去する１つ又は複数の速度よりも著しく速い速度でプラズマによって、窒化ガリウムを除去することができる。シード構造１０４Ｃの形成の後で、残っているマスク層を、構造から除去することができる。ある種の実施形態では、シード構造１０４Ｃをエッチングすることに加えて、シード層１０４Ｂ中に形成した複数のトレンチが、シード層を貫通しガラスボンディング層１１４中へと連続することができるように、エッチプロセスは、ガラスボンディング層１１４の一部分をやはりエッチングすることができる。
シード構造１０４Ｃの各々は、図４Ａ及び図４Ｂに示したように、ガラスボンディング層１１４上に支持され、これによって保持される半導体材料のある量を含むことができる。例として限定ではなく、シード構造１０４Ｃを、略長方形の形状にすることができ、約５ミクロン（５μｍ）と約１ミリメートル（１ｍｍ）との間（例えば、約５００ミクロン（５００μｍ））の横方向寸法Ｘ及びＹを有するように形成することができる。各シード構造１０４Ｃを、約１ミクロン（１μｍ）と約１００ミクロン（１００μｍ）との間の距離Ｄ２だけ隣接するシード構造１０４Ｃから間隔を空けて配置することができる。
図５を参照すると、半導体材料の別の層１４２を、シード構造１０４Ｃの上方にエピタキシャル成長させて、図５に示したような中間構造１４０を形成することができる。シード構造１０４Ｃは、シード構造１０４Ｃの上方に成長させる半導体材料のエピタキシャル層１４２用のテンプレートとして働くことができる。半導体材料のエピタキシャル層１４２は、半導体材料の単一層又は半導体材料の複数の層を含むことができる。非限定的な一例として、半導体材料のエピタキシャル層１４２は、ＩＩＩ−Ｖ型半導体材料を含むことができ、ガラスボンディング層１１４を、半導体材料の層１４２のＩＩＩ−Ｖ型半導体材料の成長に対して反表面活性剤として作用する材料から形成することができる。言い換えると、ガラスボンディング層１１４の材料組成が、ガラスボンディング層１１４上のＩＩＩ−Ｖ窒化物材料の核形成及び成長を少なくとも実質的に防止することができる。非限定的な例として、半導体材料の層１４２を、ＧａＮ又はＩｎｙＧａ１−ｙＮとすることができ、ここで、ｙは、例えば、０．０５又は０．１０などの０．０１と０．２５との間の数を表す。
半導体材料のエピタキシャル層１４２を、例えば、有機金属化学気相堆積（ＭＯＣＶＤ）、分子線エピタクシ（ＭＢＥ）、又はハイブリッド気相エピタクシ（ＨＶＰＥ）などの高温プロセスを使用して堆積することができ、ガラスボンディング層１１４の粘性を低下させるために十分な温度で堆積することができる。
非限定的な例として、半導体材料のエピタキシャル層１４２を、ガラスボンディング層１１４のガラス転移温度（Ｔｇ）以上の温度で堆積することができ、この温度でガラスボンディング層１１４の粘性が低下して、ガラスボンディング層１１４のガラス材料がリフローし始めることを可能にすることができる。半導体材料のエピタキシャル層１４２を堆積する温度以下の温度で、ガラスボンディング層１１４がリフローする又は別の形で軟化することができるように、ガラスボンディング層１１４の材料組成を選択することができる。非限定的な一例として、ガラスボンディング層１１４が、ホウリンケイ酸塩ガラス（ＢＰＳＧ）を含み、半導体材料のエピタキシャル層１４２を、ホウ素及びリンの含有割合に基づいて決定される温度で形成することができる。特に、ガラスボンディング層１１４が重量で４％のホウ素及び重量で４％のリンを含むホウリンケイ酸塩ガラスである場合には、ガラスボンディング層１１４を、半導体材料のエピタキシャル層１４２の堆積中に約６００℃よりも高い温度に曝すことができる。半導体材料のエピタキシャル層１４２の堆積と同時にガラスボンディング層１１４をリフローさせるために十分な温度（例えば、ガラスボンディング層１１４のガラス転移温度Ｔｇよりも高い温度）までガラスボンディング層１１４を加熱することによって、ガラスボンディング層１１４によって支持され、この上に保持されるシード構造１０４Ｃの結晶格子が、半導体材料のエピタキシャル層１４２の堆積に先立って又は堆積中に格子歪を少なくとも部分的に緩和し、軽減することを可能にすることができる。
いくつかの実施形態では、半導体材料のエピタキシャル層１４２は、シード構造１０４Ｃの半導体材料の格子定数に実質的に等しい格子定数を有する材料を含むことができる。これに加えて、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２は、下にある中間構造１３０の平均熱膨張係数よりも小さな平均熱膨張係数を保有することができる。
エピタキシャル半導体層１４２を成長させるために利用する高温成長プロセス中に、ガラスボンディング層１１４が高温の成長温度でリフローすることができるので、中間構造１３０とのＣＴＥミスマッチに起因してエピタキシャル半導体１４２中に誘起される引張歪を、ガラスボンディング層１１４の存在によって補償することができる。それゆえ、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２中の引張歪の程度を、小さくすることができ、これによって半導体材料のエピタキシャル層１４２の厚さを、欠陥及びクラックが通常形成されることがある点を超えて厚くすることを可能にする。
例えば、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２が窒化ガリウムをそれぞれ含み、中間構造１３０がＢＰＳＧガラスボンディング層１１４及びサファイアキャリア基板１１２を含む例を考える。この例では、中間構造１３０の平均ＣＴＥは、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２の平均ＣＴＥよりも大きい。反応装置の温度がエピタキシャル半導体層１４２を形成するために高くなるにつれて、サファイアキャリア基板１１２のより大きなＣＴＥは、上にある半導体材料を引張歪の状態に置き始めることになる。しかしながら、反応装置の温度がＢＰＳＧガラスボンディング層１１４のガラス転移温度を通過するので、ガラスボンディング層１１４がリフローし、上にある半導体構造（１０４Ｃ及び１４２）中の歪を小さくすることを可能にする（すなわち、シード構造１０４Ｃの半導体材料及び半導体材料のエピタキシャル層１４２中の歪緩和を可能にする）。
いくつかの実施形態では、半導体材料のエピタキシャル層１４２は、シード構造１０４Ｃの半導体材料の格子定数よりも大きな格子定数を有する材料を含むことができ、それゆえ、半導体材料のエピタキシャル層１４２がシード構造１０４Ｃ上に成長するにつれて、シード構造１０４Ｃの結晶格子に加わる力を結果として生み出すことがある。ガラスボンディング層１１４が粘性状態及び可動状態にある間に、半導体材料のエピタキシャル層１４２がシード構造１０４Ｃの上方に成長するので、成長する半導体材料のエピタキシャル層１４２によってシード構造１０４Ｃの結晶格子に加わる何らかの力に応じて半導体材料のエピタキシャル層１４２の成長中に、結晶格子が、膨張又は収縮することを可能にすることができる。
例えば、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２が窒化インジウムガリウムをそれぞれ含む場合には、半導体材料のエピタキシャル層１４２が、シード構造１０４Ｃのインジウム含有量と比較してより高いインジウム含有量、従って、シード構造１０４Ｃの半導体材料の格子定数よりも大きい格子定数を有することができる。半導体材料のエピタキシャル層１４２のより大きな格子定数は、下にあるシード構造１０４Ｃの内部に引張歪を結果として生じる力を作り出すことがある。しかしながら、ガラスボンディング層１１４が粘性状態にあるので、シード構造１０４Ｃの原子が、シード構造１０４Ｃの厚さＴ（図４Ａ）全体にわたって歪むことを可能にし、これによって、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２内部に小さくなった応力を結果として生じさせる。
対照的に、シード層を支持し保持する下にある材料が、半導体材料の別の層をシード層の上方にエピタキシャル成長させるときに粘性状態にはない先行技術の方法では、下にある材料が、下にある材料に隣接するシード層の原子の動きを妨げ、これがシード層及び半導体材料の上にある（１つ又は複数の）層の内部により大きな応力を発生させる結果になることがあり、欠陥がシード層及び半導体材料の上にある（１つ又は複数の）層の内部に形成される確率を増加させることがある。
従って、本発明のいくつかの実施形態によれば、当技術分野において既知の方法を使用して所与の厚さ及び材料組成を有するように形成した半導体材料のエピタキシャル層と比較したときに、本明細書において説明したように形成した半導体材料のエピタキシャル層１４２は、そのような所与の厚さ及び材料組成について減少した数の欠陥を有することができる。
ガラスボンディング層１１４が粘性状態（例えば、ガラスボンディング層１１４のガラス材料のガラス転移温度（Ｔｇ）よりも高い温度）にある間に、シード構造１０４Ｃの上方に半導体材料のエピタキシャル層１４２を堆積することによって、半導体材料のエピタキシャル層１４２とシード構造１０４Ｃとの間での歪バランスを得ることができ、これが半導体材料の層１４２を少ない欠陥の密度で比較的厚い厚さに少なくとも部分的に緩和した状態で成長させることを可能にする。
いくつかの実施形態では、半導体材料のエピタキシャル層１４２を、約２ミクロン（２μｍ）以上の平均厚さまでシード構造１０４Ｃの上方に成長させることができる。補足的な実施形態では、半導体材料のエピタキシャル層１４２を、約６ミクロン（６μｍ）以上の平均厚さまでシード構造１０４Ｃの上方に成長させることができる。本発明のいくつかの実施形態では、半導体材料のエピタキシャル層１４２は、約２ミクロン（２μｍ）よりも厚く約５０ミクロン（５０μｍ）よりも薄い平均厚さを有することができる。
非限定的な例として、図５に示したように、複数のシード構造１０４Ｃが、窒化ガリウムをそれぞれ含み、ガラスボンディング層１１４が、ホウリンケイ酸塩ガラスを含む場合には、ホウリンケイ酸塩ガラスがリフローして、シード構造１０４Ｃの結晶格子の膨張を可能にする温度以上の温度で、窒化ガリウムを、シード構造１０４Ｃの上方に堆積することができる。補足的な実施形態では、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２は、別の材料を含むことができ、シード構造が、半導体材料のエピタキシャル層１４２の形成中及びガラスボンディング層１１４のリフロー中に収縮することがある。
従って、相対的により緩和した格子構造を有する半導体材料のエピタキシャル層１４２を、堆積することができる。シード構造１０４Ｃの上方に半導体材料のエピタキシャル層１４２を形成しながら、シード構造１０４Ｃの下方のガラスボンディング層１１４を同時にリフローさせることによって、半導体材料のエピタキシャル層１４２を、欠陥の形成についての臨界厚さよりも厚く堆積することができ、ＩｎＧａＮから構成されるときには、欠陥形成及び相分離せずに従来法で堆積することができるものよりも高いインジウムの割合を含むことができる。
いくつかの実施形態では、半導体材料のエピタキシャル層１４２は、窒化ガリウムを含むことができる。非限定的な一例として、図５に示したようなシード構造１０４Ｃは、ＧａＮをやはり含むことができる。ＧａＮのエピタキシャル層１４２を、約６００℃よりも高い温度で、特に、約７００℃〜約１１５０℃に及ぶ範囲内の温度で有機金属化学気相堆積（ＭＯＣＶＤ）によって堆積することができ、一方で、ガラスボンディング層１１４は、約７００℃以下であり、ＧａＮ１４２のエピタキシャル層を堆積する温度以下のガラス転移温度（Ｔｇ）を有するホウリンケイ酸塩ガラスを含む。このようにして、ＧａＮの層を、少なくとも部分的に緩和した状態で堆積することができ、これが、転位及びクラックなどの望ましくない欠陥を減少させながら、厚い厚さを有する少なくとも部分的に緩和した層の形成を容易にする。
キャリア基板１１２は、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２の熱膨張係数よりも大きな熱膨張係数を示す材料を含むことができる。従って、冷却すると、図５の中間構造１４０の温度が、ガラスボンディング層１１４のガラス転移温度（Ｔｇ）よりも下へ通過した後で、キャリア基板１１２は、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２よりも速い速度での熱収縮に起因して縮むであろう。結果として、シード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２を、室温まで冷却すると圧縮の状態に置くことができる。圧縮の状態のシード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２を形成することによって、クラック及び他の欠陥がシード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２の内部で核形成し伝搬することができる確率を、減少させることができる。
本発明の補足的な実施形態を、図６〜図８を参照して下記に説明する。
本発明の方法の補足的な実施形態によれば、図４Ａ及び図４Ｂの中間構造１３０を、図１〜図４Ａ及び図４Ｂを参照して本明細書において前に説明したように製造することができる。
図４Ａ及び図４Ｂの中間構造１３０を製造した後で、中間構造１３０は、熱処理プロセスを受けることができる。中間構造１３０を、ガラスボンディング層１１４のガラス転移温度（Ｔｇ）よりも高い温度まで加熱して、ガラスボンディング層１１４のガラス材料がリフローすることを可能にし、ガラスボンディング層１１４上のシード構造１０４Ｃの半導体材料が、その中の何らかの格子歪を緩和し、軽減することを可能にすることができる。中間構造１３０を次に冷却することが可能であり、キャリア基板１１２がシード構造１０４Ｃよりも大きな熱膨張係数を示す結果として、ガラスボンディング層１１４のガラス転移温度（Ｔｇ）よりも低く室温まで冷却すると、キャリア基板１１２の熱収縮が、シード構造１０４Ｃの結晶格子を室温において圧縮歪の状態に置くという結果になることがある。
熱プロセスを図４Ａ及び図４Ｂの中間構造１３０に行い、シード構造１０３Ｃを圧縮歪の状態に置いた後で、シード構造１０３Ｃを、第２のキャリア基板へ移し、シード構造１０４Ｃを上下反対に効果的に裏返しすることができる。かかるプロセスは、シード構造１０４Ｃが極性半導体材料を含むときには、裏返しプロセスがシード構造１０４Ｃの露出した主表面の極性を反転させることができるので望ましいことがある。
図６を参照すると、第２のキャリア基板１５２を、非ガラス質ボンディング層１５４を使用して中間構造１３０のシード構造１０４Ｃにボンディングすることができる。シード構造１０４Ｃを、ガラスボンディング層１１４と非ガラス質ボンディング層１５４の間に配置し、これらの各々にボンディングすることができる。
第２のキャリア基板１５２は、シード構造１０４Ｃの半導体材料によって示される熱膨張係数よりも大きな熱膨張係数を示す材料を含むことができる。例として限定ではなく、第２のキャリア基板１５２を、例えば、酸化アルミニウム（Ａｌ２Ｏ３）（例えば、サファイア）、酸化亜鉛（ＺｎＯ）、酸化イットリウムアルミニウム（Ｙ３Ａｌ５Ｏ１２）、酸化マグネシウム（ＭｇＯ）、及び金属又はＨＡＹＮＥＳ Ａｌｌｏｙ２１４若しくはＨＡＹＮＥＳ Ａｌｌｏｙ２３０などの金属合金を含む第１のキャリア基板１１２に関連して前に記載した材料のうちのいずれかから少なくとも実質的に構成することができる。
いくつかの実施形態では、第２のキャリア基板１５２を、電気的に導電性とすることができる。例えば、キャリア基板は、室温において約１００（ｏｈｍ−ｃｍ）−１以上の電気伝導度を示すことがある。その上、キャリア基板１５２を、熱的に伝導性とすることができる。例えば、キャリア基板１５２は、室温において約１００Ｗ／ｍＫ以上の熱伝導度を示すことがある。
非ガラス質ボンディング層１５４は、例えば、酸化物材料及び窒化物材料（例えば、ＳｉＯ２、Ｓｉ３Ｎ４、又はＳｉＯｘＮ）のうちの少なくとも１つを含むことができる。キャリア基板１５２が電気的に導電性であり熱的に伝導性である実施形態では、上に論じたように、非ガラス質ボンディング層１５４は、金属のボンディング層（すなわち、金属材料又は金属合金材料の層）を含むことができる。これに加えて、キャリア基板１５２が電気的に導電性であり熱的に伝導性である実施形態では、非ガラス質ボンディング層１５４は、ほぼ１００ｎｍよりも薄い厚さを有することができ、その結果、ボンディング層１５４が、総合的な熱的特性及び電気的特性に有害な効果を持たないことがある。かかる実施形態は、比較的高い出力及び／又は高い温度で動作する半導体素子における使用に関する特有の効用を見つけることができる。
第２のキャリア基板１５２上の非ガラス質ボンディング層１５４をシード構造１０４Ｃに対して接触させ、接合する層間に十分なボンディング強度を生成させるために十分な長さの時間にわたって所望の温度及び圧力で得られた中間構造１５０を維持することによって、第２のキャリア基板１５２及びシード構造１０４Ｃを、一緒にボンディングすることができる。
非ガラス質ボンディング層１５４を使用して中間構造１３０のシード構造１０４Ｃに第２のキャリア基板１５２を貼り付けた後で、第１のキャリア基板１１２及びガラスボンディング層１１４を、シード構造１０４Ｃから分離する又は別の形で除去することができ、シード構造１０４Ｃが非ガラス質ボンディング層１５４によって第２のキャリア基板１５２にボンディングしたままで残り、図７に示した中間構造１６０を形成する。
例として限定ではなく、レーザリフトオフプロセスを使用して、シード構造１０４Ｃから第１のキャリア基板１１２を除去することができる。かかるレーザリフトオフプロセスは、非破壊に第１のキャリア基板１１２を除去することができ、それゆえ、第１のキャリア基板１１２を、さらなる成長プロセスのためにリサイクルすることができる。エッチングプロセス、化学機械研磨（ＣＭＰ）プロセス、又はかかるプロセスの組み合わせを好ましいとして使用して、シード構造１０４Ｃ上のガラスボンディング層１１４のすべての残留する部分を除去することができる。
図８を参照すると、シード構造１０４Ｃから第１のキャリア基板１１２及びガラスボンディング層１１４を除去した後で、半導体材料の別の層１４２を、図５に関連して前に論じたようにシード構造１０４Ｃの上方にエピタキシャル成長させて、図８に示したような中間構造１７０を形成することができる。
図８の実施形態では、しかしながら、非ガラス質ボンディング層１５４は、半導体材料の層１４２をシード構造１０４Ｃの上方に成長させる温度において軟化もリフローもしない。非ガラス質ボンディング層１５４は、ガラス転移温度（Ｔｇ）を示さないことがある、又は半導体材料のエピタキシャル層１４２がシード構造１０４Ｃの上方に成長する温度よりも高いガラス転移温度（Ｔｇ）を示すことがある。従って、図８の実施形態では、半導体材料の層１４２をシード構造１０４Ｃの上方に成長させようとする温度まで、中間構造１６０（図７）が加熱されるので、シード構造１０４Ｃよりも大きな熱膨張係数を示す第２のキャリア基板１１２の熱膨張が、略平坦なキャリア基板１５４の面に平行な横方向に、シード構造１０４Ｃの結晶格子を膨張させる又は「拡張」させることがある。
前に述べたように、しかしながら、シード構造１０４Ｃは、初期には、室温において圧縮の状態にあることがある。シード構造１０４Ｃ中の圧縮歪の程度が、高温におけるシード構造中の引張歪を実質的に緩和させるために利用する熱処理のために、先行技術において一般的に認められる程度を超えて大きくなることがある。引張歪が高温における緩和を介して小さくなるので、シード構造が冷却されるときに、キャリア基板１１４の大きなＣＴＥが、増加した度合の圧縮歪下にシード構造を置くことができる。従って、半導体材料の層１４２をシード構造１０４Ｃの上方に成長させる最終的な温度に応じて、シード構造１０４Ｃを（室温における圧縮と比較して小さいが）圧縮の状態のままにすることができ、シード構造１０４Ｃを緩和させることができ（すなわち、シード構造１０４Ｃを圧縮又は引張の状態ではなくすることができる）、又はシード構造１０４Ｃを引張の状態にすることができる。
いくつかの実施形態では、シード構造１０４Ｃ、キャリア基板１５４、及び非ガラス質ボンディング層１５４の材料組成、並びにキャリア基板１５４がシード構造１０４Ｃにボンディングされる温度及び半導体材料のエピタキシャル層１４２をシード構造１０４Ｃの上方に成長させる温度（並びに、任意の他の関連するプロセスパラメータ）を選択して、半導体材料のエピタキシャル層１４２をシード構造１０４Ｃの上方に成長させている間に、シード構造１０４Ｃを緩和した状態にさせることができる。他の実施形態では、半導体材料のエピタキシャル層１４２をシード構造１０４Ｃの上方に成長させている間に、シード構造１０４Ｃを、圧縮の状態又は引張の状態にさせるように、これらを選択することができる。
シード構造１０４Ｃ上で半導体材料のエピタキシャル層１４２を成長させた後で、室温まで冷却すると、半導体材料のエピタキシャル層１４２及びシード構造１０４Ｃを、シード構造１０４Ｃが非ガラス質ボンディング層１５４によって貼り付けられるキャリア基板１５４の熱収縮によって引き起こされる圧縮の状態にすることができる。その理由は、キャリア基板１５４のより大きな熱膨張係数（及び熱収縮）に起因して、キャリア基板１５４が、半導体材料のエピタキシャル層１４２及びシード構造１０４Ｃが熱的に収縮する割合よりも大きな割合で熱的に収縮するためである。
シード構造１０４Ｃ及び半導体材料の層１４２の結晶格子が圧縮歪の状態に置かれることの結果として、クラック及び他の欠陥がシード構造１０４Ｃ及び半導体材料のエピタキシャル層１４２の内部で核形成し、伝搬する可能性がある確率を、小さくすることができる。
本発明の実施形態を窒化ガリウム及び窒化インジウムガリウムを含む半導体材料を参照して本明細書中に主に説明してきているが、本発明は、そのようには限定されず、本発明の実施形態を使用して、他のＩＩＩ−Ｖ型半導体材料（例えば、ＧａＡｓ、ＩｎＰ、ＡｌＧａＮ、等）の層、ＩＩ−ＶＩ型半導体材料の層、シリコンの層、ゲルマニウムの層、炭化シリコン（ＳｉＣ）の層、等を形成することができる。
本発明をある種の実施形態に関して本明細書中に記載してきているが、当業者は、本発明がそのように限定されないことを理解し、認識するであろう。むしろ、本明細書において説明した実施形態への多くの追加、削除、及び変更を、以降に権利を主張する本発明の範囲から逸脱せずに行うことができる。これに加えて、本発明者によって考えられるように本発明の範囲内に依然として包含されているままで、一実施形態からの特徴を、別の一実施形態の特徴と組み合わせることができる。

Claims (13)

  1. 半導体構造又は半導体素子を製造する方法であって、
    半導体材料の単結晶によって少なくとも実質的に構成された少なくとも１つのシード構造を、ガラスボンディング層を使用してキャリア基板にボンディングするステップと、
    前記少なくとも１つのシード構造の半導体材料の前記単結晶によって示される熱膨張係数よりも大きな熱膨張係数を示す材料を含むように前記キャリア基板を選択するステップと、
    前記少なくとも１つのシード構造が前記ガラスボンディング層上に支持されている間に、前記ガラスボンディング層のガラス材料のガラス転移温度よりも高い温度で前記少なくとも１つのシード構造の上方に半導体材料の少なくとも１つの層をエピタキシャル成長させるステップと、
    前記少なくとも１つのシード構造上に半導体材料の前記少なくとも１つの層をエピタキシャル成長させるステップの後で、半導体材料の前記少なくとも１つの層、前記少なくとも１つのシード構造、前記ガラスボンディング層、及び前記キャリア基板を室温まで冷却するステップと、
    前記ガラスボンディング層の前記ガラス材料の前記ガラス転移温度よりも低い温度から室温まで半導体材料の前記少なくとも１つの層、前記少なくとも１つのシード構造、前記ガラスボンディング層、及び前記キャリア基板を冷却するステップ中に、前記キャリア基板の熱収縮を使用して前記少なくとも１つのシード構造の半導体材料の前記単結晶を圧縮して歪ませるステップと、を含む方法。
  2. 前記ガラスボンディング層を使用して前記キャリア基板に前記少なくとも１つのシード構造をボンディングする前記ステップが、前記ガラスボンディング層を使用して前記キャリア基板に少なくとも実質的に連続するシード層をボンディングするステップを含む、請求項１に記載の方法。
  3. ＩＩＩ−Ｖ型半導体材料を含むように前記少なくとも１つのシード構造の半導体材料の前記単結晶を選択するステップをさらに含む、請求項１に記載の方法。
  4. 前記少なくとも１つのシード構造上に半導体材料の前記少なくとも１つの層をエピタキシャル成長させるステップが、２ミクロン（２μｍ）以上の厚さに前記少なくとも１つのシード構造上にＩＩＩ−Ｖ型半導体材料の層をエピタキシャル成長させるステップを含む、請求項１に記載の方法。
  5. ホウリンケイ酸塩ガラス（ＢＰＳＧ）を含むように前記ガラスボンディング層を選択するステップをさらに含む、請求項１に記載の方法。
  6. 半導体材料の前記少なくとも１つの層を含む発光ダイオード、レーザ、光学センサ、パワー電子素子、及び太陽電池のうちの少なくとも１つを製造するステップをさらに含む、請求項１に記載の方法。
  7. 半導体材料の単結晶によって少なくとも実質的に構成された少なくとも１つのシード構造を、ガラスボンディング層を使用して第１のキャリア基板にボンディングするステップと、
    前記少なくとも１つのシード構造の半導体材料の前記単結晶によって示される熱膨張係数よりも大きな熱膨張係数を示す材料を含むように前記第１のキャリア基板を選択するステップと、
    前記少なくとも１つのシード構造をパターニングして複数のシード構造を形成するステップと、
    前記複数のシード構造、前記ガラスボンディング層、及び前記第１のキャリア基板を、前記ガラスボンディング層のガラス材料のガラス転移温度よりも高い温度まで加熱するステップと、
    前記複数のシード構造、前記ガラスボンディング層、及び前記第１のキャリア基板を加熱するステップの後で、前記複数のシード構造、前記ガラスボンディング層、及び前記第１のキャリア基板を室温まで冷却するステップと、
    前記ガラスボンディング層の前記ガラス材料の前記ガラス転移温度よりも低い温度から室温まで前記複数のシード構造、前記ガラスボンディング層、及び前記第１のキャリア基板を冷却するステップ中に、前記第１のキャリア基板の熱収縮を使用して前記複数のシード構造の各シード構造を圧縮して歪ませるステップであって、前記複数のシード構造の各シード構造が圧縮されて歪んだ窒化ガリウムを含む、ステップと、
    非ガラス質ボンディング層が第２のキャリア基板と前記複数のシード構造との間に位置するように、当該非ガラス質ボンディング層を使用して前記第２のキャリア基板を前記複数のシード構造にボンディングするステップと、
    前記第１のキャリア基板及び前記ガラスボンディング層を、前記複数のシード構造から分離又は除去するステップと、
    前記複数のシード構造の表面上に半導体材料の少なくとも１つの層をエピタキシャル成長させるステップであって、前記半導体材料の前記少なくとも１つの層が２ミクロンよりも厚い厚さを有する、ステップと、
    前記シード構造上で前記半導体材料の前記少なくとも１つの層をエピタキシャル成長させた後で、室温まで冷却するステップと、
    を備える、半導体構造又は半導体素子を製造する方法。
  8. 前記第２のキャリア基板が、前記複数のシード構造の平均熱膨張係数及び半導体材料の前記少なくとも１つの層の平均熱膨張係数よりも大きな平均熱膨張係数を有する、請求項７に記載の方法。
  9. 前記非ガラス質ボンディング層が、ＳｉＯ２、Ｓｉ３Ｎ４、及びＳｉＯｘＮｙのうちの少なくとも１つを含む、請求項７に記載の方法。
  10. 前記複数のシード構造の各シード構造が、５ミクロン（５μｍ）と１ミリメートル（１ｍｍ）との間の横方向寸法Ｘ及びＹを有する、請求項７に記載の方法。
  11. 前記複数のシード構造の各々が、１ミクロン（１μｍ）と１００ミクロン（１００μｍ）との間の距離だけ隣接するシード構造から間隔を空けて配置される、請求項７に記載の方法。
  12. 前記複数のシード構造の表面上にエピタキシャル成長した半導体材料の前記少なくとも１つの層が、６ミクロン（６μｍ）よりも厚い厚さを有する、請求項７に記載の方法。
  13. 前記複数のシード構造の表面上にエピタキシャル成長した半導体材料の前記少なくとも１つの層が、圧縮されて歪んだ窒化ガリウムを含む、請求項７に記載の方法。
JP2012539422A 2009-11-18 2010-09-24 半導体構造又は半導体素子を製造する方法 Active JP6028280B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26239109P 2009-11-18 2009-11-18
US61/262,391 2009-11-18
US28668009P 2009-12-15 2009-12-15
US61/286,680 2009-12-15
PCT/IB2010/002542 WO2011061580A1 (en) 2009-11-18 2010-09-24 Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods

Publications (2)

Publication Number Publication Date
JP2013511834A JP2013511834A (ja) 2013-04-04
JP6028280B2 true JP6028280B2 (ja) 2016-11-16

Family

ID=43585705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539422A Active JP6028280B2 (ja) 2009-11-18 2010-09-24 半導体構造又は半導体素子を製造する方法

Country Status (7)

Country Link
US (3) US8114754B2 (ja)
EP (1) EP2502266B1 (ja)
JP (1) JP6028280B2 (ja)
KR (1) KR101478977B1 (ja)
CN (1) CN102741999B (ja)
SG (1) SG2014014146A (ja)
WO (1) WO2011061580A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
WO2011061580A1 (en) * 2009-11-18 2011-05-26 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
TWI446583B (zh) * 2011-06-29 2014-07-21 Univ Nat Chiao Tung 半導體製程方法
US9827757B2 (en) 2011-07-07 2017-11-28 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
KR20140119714A (ko) * 2012-01-31 2014-10-10 소이텍 향상된 전하 캐리어들의 분포를 갖는 광활성 장치들 및 그 형성 방법들
US8981432B2 (en) 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
WO2014152617A1 (en) * 2013-03-15 2014-09-25 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
WO2016033557A2 (en) * 2014-08-29 2016-03-03 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
CN107710021B (zh) * 2015-07-09 2019-09-27 深圳帧观德芯科技有限公司 制作半导体x射线检测器的方法
EP3539153A2 (en) * 2016-11-11 2019-09-18 Qmat, Inc. Micro-light emitting diode (led) fabrication by layer transfer
DE102017101333B4 (de) * 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR3075833B1 (fr) * 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure
US10601096B2 (en) 2018-02-12 2020-03-24 International Business Machines Corporation Reduced thermal resistance attenuator on high-thermal conductivity substrates for quantum applications
US10505245B2 (en) * 2018-02-12 2019-12-10 International Business Machines Corporation Microwave attenuators on high-thermal conductivity substrates for quantum applications
US11749632B2 (en) 2021-03-31 2023-09-05 Toyota Motor Engineering & Manufacturing North America, Inc. Glass-based bonding structures for power electronics

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2682253A1 (fr) * 1991-10-07 1993-04-09 Commissariat Energie Atomique Sole chauffante destinee a assurer le chauffage d'un objet dispose a sa surface et reacteur de traitement chimique muni de ladite sole.
WO1995033866A1 (en) 1994-06-03 1995-12-14 Materials Research Corporation Method and apparatus for producing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5972790A (en) * 1995-06-09 1999-10-26 Tokyo Electron Limited Method for forming salicides
CA2182442C (en) * 1995-08-02 2000-10-24 Kiyofumi Sakaguchi Semiconductor substrate and fabrication method for the same
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US6121140A (en) * 1997-10-09 2000-09-19 Tokyo Electron Limited Method of improving surface morphology and reducing resistivity of chemical vapor deposition-metal films
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6090705A (en) * 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
US6558998B2 (en) * 1998-06-15 2003-05-06 Marc Belleville SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2781082B1 (fr) 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2798224B1 (fr) * 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
US6440494B1 (en) 2000-04-05 2002-08-27 Tokyo Electron Limited In-situ source synthesis for metal CVD
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6730605B2 (en) * 2001-04-12 2004-05-04 Tokyo Electron Limited Redistribution of copper deposited films
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834654B1 (fr) * 2002-01-16 2004-11-05 Michel Bruel Procede de traitement d'une piece en vue de modifier au moins une de ses proprietes
JP4951202B2 (ja) * 2002-05-07 2012-06-13 エーエスエム アメリカ インコーポレイテッド シリコンオンインシュレータ構造の製造方法
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
JP4586156B2 (ja) 2003-01-24 2010-11-24 エス オー イ テク シリコン オン インシュレータ テクノロジース 層移載方法
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
JP5288707B2 (ja) 2003-03-12 2013-09-11 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
US7022593B2 (en) 2003-03-12 2006-04-04 Asm America, Inc. SiGe rectification process
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
WO2005013326A2 (en) * 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20080026149A1 (en) * 2006-05-31 2008-01-31 Asm America, Inc. Methods and systems for selectively depositing si-containing films using chloropolysilanes
EP2038456B1 (en) 2006-06-09 2014-03-05 Soitec System and process for high volume deposition of gallium nitride
US20080057678A1 (en) * 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
EP2329517A1 (en) 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
WO2011061580A1 (en) * 2009-11-18 2011-05-26 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
JP6134855B2 (ja) 2014-02-18 2017-05-24 東芝キヤリア株式会社 空気調和機
US10978408B2 (en) 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
EP2502266B1 (en) 2020-03-04
KR20120094050A (ko) 2012-08-23
US8487295B2 (en) 2013-07-16
EP2502266A1 (en) 2012-09-26
KR101478977B1 (ko) 2015-01-06
US8114754B2 (en) 2012-02-14
US20120100692A1 (en) 2012-04-26
SG2014014146A (en) 2014-07-30
US8461014B2 (en) 2013-06-11
US20110114965A1 (en) 2011-05-19
CN102741999B (zh) 2015-07-15
WO2011061580A1 (en) 2011-05-26
JP2013511834A (ja) 2013-04-04
US20120112205A1 (en) 2012-05-10
CN102741999A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
JP6028280B2 (ja) 半導体構造又は半導体素子を製造する方法
US9368344B2 (en) Semiconductor structures, devices and engineered substrates including layers of semiconductor material having reduced lattice strain
KR101233105B1 (ko) 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
US8486771B2 (en) Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
EP2151856A1 (en) Relaxation of strained layers
KR101226073B1 (ko) 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
KR101459365B1 (ko) 층 수송을 위한 금속성 운반체를 포함하는 반도체 기판 및 이의 제조 방법
US20110127640A1 (en) Stiffening layers for the relaxation of strained layers
KR102621470B1 (ko) 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법
JP2023544984A (ja) ガリウムベースのｉｉｉ－ｎ合金の層をエピタキシャル成長させるための基板を製造するための方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150115

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160927

R150 Certificate of patent or registration of utility model

Ref document number: 6028280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250