KR102244899B1 - 소자실장방법 - Google Patents

소자실장방법 Download PDF

Info

Publication number
KR102244899B1
KR102244899B1 KR1020180144191A KR20180144191A KR102244899B1 KR 102244899 B1 KR102244899 B1 KR 102244899B1 KR 1020180144191 A KR1020180144191 A KR 1020180144191A KR 20180144191 A KR20180144191 A KR 20180144191A KR 102244899 B1 KR102244899 B1 KR 102244899B1
Authority
KR
South Korea
Prior art keywords
substrate
mounting
bonding
protective layer
layer
Prior art date
Application number
KR1020180144191A
Other languages
English (en)
Other versions
KR20200059447A (ko
Inventor
오철민
홍원식
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020180144191A priority Critical patent/KR102244899B1/ko
Publication of KR20200059447A publication Critical patent/KR20200059447A/ko
Application granted granted Critical
Publication of KR102244899B1 publication Critical patent/KR102244899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

최소한의 두께로 전기적 특성이 우수하면서도 고신뢰성의 접합특성을 나타낼 수 있는 소자 실장이 가능한 소자실장방법이 제안된다. 본 소자실장방법은 기판의 소자를 실장하기 위한 제1실장영역의 상부에, 기판과 이격되도록 소자를 위치시키는 단계; 및 기판과 소자 사이에 침투가능한 접합물질의 증기를 이용하여, 접합층을 형성하여, 기판과 소자를 접합시키는 단계;를 포함한다.

Description

소자실장방법{Device mounting method}
본 발명은 소자실장방법에 관한 것으로, 보다 상세하게는 최소한의 두께로 전기적 특성이 우수하면서도 고신뢰성의 접합특성을 나타낼 수 있는 소자 실장이 가능한 소자실장방법에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고집적화가 가능한 반도체 패키지 기판을 이용한 실장기술이 요구되고 있다. 이러한 부품의 고밀도화, 고집적화 추세에 있어, 반도체 패키지 기판 제조의 정확성 및 완전성이 요구되며, 특히 반도체칩과 기판 간의 접합 신뢰성은 매우 중요한 요인이 되고 있다.
아울러, 스마트폰이나 MP3 등 휴대용 멀티미디어 기기가 보급화됨에 따라, 사용되는 반도체 패키지 기판의 경우 외부충격에 대한 안전성의 요구가 점차 커지고 있다.
종래의 반도체칩과 인쇄회로기판은 리플로우 장치 내에서 고온으로 가열함으로써 용융된 솔더를 통해 접합하게 되는데, 이 때 반도체칩과 인쇄회로기판 및 솔더의 열팽창계수 차이로 인해 접합영역에 열응력이 발생한다. 열응력은 완성된 반도체 패키지 기판의 변형 및 반도체칩과 인쇄회로기판을 연결하는 솔더의 파괴를 유발할 수있다.
또한, 솔더링공정을 위하여, 반도체칩과 기판 측의 솔더링을 위한 표면에는 도금층을 형성하여야 하므로 접합부가 다층으로 이루어져 전기적 특성이 저하되는 문제가 있었고, 각각의 도금층 형성에 공정의 복잡성과 공정시간의 증가를 야기하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 최소한의 두께로 전기적 특성이 우수하면서도 고신뢰성의 접합특성을 나타낼 수 있는 소자 실장이 가능한 소자실장방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 소자실장방법은 기판의 소자를 실장하기 위한 제1실장영역의 상부에, 기판과 이격되도록 소자를 위치시키는 단계; 및 기판과 소자 사이에 침투가능한 접합물질의 증기를 이용하여, 접합층을 형성하여, 기판과 소자를 접합시키는 단계;를 포함한다.
기판은 제1실장영역에만 접합층이 형성되도록 제1실장영역을 제외하고 보호층이 형성되어 있을 수 있다.
기판표면을 기준으로 하여, 보호층의 높이는 소자 및 기판의 이격거리보다 클 수 있다.
보호층은 소자와 인접한 모서리가 소자의 모서리의 형상과 대응되도록 형성될 수 있다.
제1실장영역에는 기판실장부가 형성되고, 소자의 제2실장영역에는 기판실장부와 대응하는 위치에 소자실장부가 형성되고, 제1실장영역에 기판실장부의 접합표면을 제외하고 보호층이 형성되고, 제2실장영역에는 소자실장부의 접합표면을 제외하고 보호층이 형성될 수 있다.
접합층이 형성된 후, 보호층을 제거하는 단계;를 더 포함할 수 있다.
접합층은 원자층 증착방법(Atomic Layer Deposion)으로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 몸체; 몸체 표면에 소자가 실장될 소자실장영역을 제외하고 형성된 보호층; 및 소자와 몸체와의 접합성능을 향상시키기 위한 표면이 요철처리된 요철표면이 형성된 소자실장영역;을 포함하는 소자실장용 기판이 제공된다.
요철표면은 보호층과의 거리에 따라 조도가 상이할 수 있다.
요철표면은 보호층과의 거리에 따라 높이가 상이할 수 있다.
본 발명의 또다른 측면에 따르면, 제1면 및 제2면이 각각 제1접합영역 및 제2접합영역을 포함하는 소자를 기판에 실장하는 소자실장방법으로서, 제1접합영역과 접합될 제1기판 및 제2접합영역과 접합될 제2기판 사이에 소자를 접합층의 높이만큼 이격되도록 위치시키는 단계; 및 제1기판과 소자 사이 및 제2기판과 소자 사이에 침투가능한 접합물질의 증기를 이용하여 접합층을 형성하여 제1기판, 소자 및 제2기판을 접합시키는 단계;를 포함하는 소자실장방법이 제공된다.
본 발명의 또다른 측면에 따르면, 리드프레임을 포함하는 소자 패키지를 기판에 실장하는 소자실장방법으로서, 기판의 소자 패키지를 실장하기 위한 제1실장영역의 상부에 이격되도록 소자 패키지를 위치시키는 단계; 기판 상에 기판과 리드프레임의 접합영역을 제외하고 보호층을 형성하는 단계; 기판 및 리드프레임 사이에 침투가능한 접합물질의 증기를 이용하여 접합층을 형성하여 기판과 소자를 접합시키는 단계; 및 보호층을 제거하는 단계;를 포함하는 소자실장방법이 제공된다.
본 발명의 실시예들에 따르면, 소자와 기판을 이격되도록 위치시키고, 그 사이를 접합물질의 증기를 이용하는 공정으로 접합층을 형성하므로 접합층의 구성이 단순하여 다층접합부에 비해 전기적 특성이 우수하여 고신뢰성을 갖는 소자 제조가 가능하다.
또한, 종래의 도금공정이나 솔더링 공정에 비해 증기증착공정을 이용하므로 공정이 단순하고, 복잡한 공정에 따른 불량률이 저하되는 효과가 있다.
본 발명은 일반 메모리 소자, 로직 IC칩과 같은 초미세피치 IC 접합이나 고전력을 요구하는 파워 반도체 접합 및 일반 반도체 패키지의 보드 실장까지 솔더링 접합공정이 진행되는 모든 영역에 적용가능하여 우수한 특성의 소자 및 소자패키지 제조가 가능한 효과가 있다.
도 1 및 도 2는 본 발명의 일실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다.
도 3은 본 발명의 다른 실시예에 따른 소자실장방법에서 보호층을 포함하는 기판을 도시한 도면이고, 도 4는 본 발명의 또다른 실시예에 따른 소자실장방법에서 보호층을 포함하는 기판을 도시한 도면이다.
도 5 및 도 6은 본 발명의 또다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다.
도 7은 본 발명의 또다른 실시예에 따른 소자실장방법에서 요철을 포함하는 기판을 도시한 도면이고, 도 8은 높이조정부를 포함하는 기판을 도시한 도면이다.
도 9는 본 발명의 또다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면이다.
도 10은 본 발명의 또다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1 및 도 2는 본 발명의 일실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다. 본 발명에 따른 소자실장방법은 기판(110)의 소자(120)를 실장하기 위한 제1실장영역(111)의 상부에, 기판(110)과 이격되도록 소자(120)를 위치시키는 단계; 및 기판(110)과 소자(120) 사이에 침투가능한 접합물질의 증기를 이용하여, 접합층(130)을 형성하여, 기판(110)과 소자(120)를 접합시키는 단계;를 포함한다.
도 1을 참조하면, 기판(110) 상에는 소자(120)가 실장될 제1실장영역(111)이 설정된다. 제1실장영역(111)은 소자(120)와 기판(110)이 서로 접합되어 실장될 수 있는 가상의 영역으로서, 제1실장영역(111)에는 도 2에서와 같이 접합층(130)이 형성된다.
본 발명에 따른 소자실장방법은 기판(110)과 소자(120) 사이에 접합물질의 증기를 침투시켜 접합층(130)을 형성하는 방법이므로 기판(110)과 소자(120)는 소정간격 이격되어 위치한다. 이후, 도 2에서와 같이 기판(110) 및 소자(120) 사이에 접합물질의 증기가 침투할 수 있는 조건을 설정하여 접합층(130)이 형성되도록 하면, 기판(110)과 소자는 접합되어 소자가 기판(110) 상에 실장된다. 소자(120)와 대응하지 않은 영역, 즉 제1실장영역(111) 이외의 기판 상에 형성된 접합물질층은 제거된다.
본 발명에 따른 소자실장방법에서 접합층(130)은 접합물질의 증기를 소자(120) 및 기판(110) 사이에 침투시켜 수행될 수 있다. 예를 들어, 접합층(130)은 도금공정 또는 원자층 증착공정(Atomic Layer Deposion, ALD)으로 형성될 수 있다. 접합물질의 증기를 이용하기 때문에 기판(110) 및 소자(120) 사이에는 접합물질의 증기가 상호증착되어 직접접합이 이루어지게 된다. 접합물질은 기판(110) 또는 소자(120)와 동종물질 또는 이종물질을 사용할 수 있다. 증착공정을 이용하기 때문에 종래의 솔더링 공정에서처럼, 접합층(130)은 솔더링을 위한 도금층이나 솔더와 같이 기판(110) 또는 소자(120)와 상이한 접합물질이 아닌 동종물질이 사용될 수 있으므로 접합층의 전기적 특성이나 방열특성이 우수해진다.
접합층은 특히, 원자층 증착방법(Atomic Layer Deposion)으로 형성될 수 있다. 원자층 증착방법은 증착하고자 하는 원자의 전구체 가스를 주입하고 반응가스를 함께 주입하여 증착대상기판에 원자를 층으로 적층하여 박막을 형성시키는 공정이다. 원자층 증착방법은 통상 다 회(약 5회)의 ALD 사이클을 통하여 1층의 원자층이 형성된다. 이러한 원자층 증착방법을 이용하여 접합층(130)을 형성하면, 원자단위의 접합층을 얻을 수 있고, 원자단위이나 기판(110) 및 소자(120) 사이의 직접접합을 유도할 수 있어서 미세한 박막인 접합층(130)으로도 접합이 가능하면서도 소자-기판 패키지를 박막화할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 소자실장방법에서 보호층을 포함하는 기판을 도시한 도면이고, 도 4는 본 발명의 또다른 실시예에 따른 소자실장방법에서 보호층을 포함하는 기판을 도시한 도면이다. 본 발명에 따른 소자실장방법은 기판(110)과 소자(120) 사이에 접합물질의 증기를 이용하는 것인데, 이러한 접합물질의 증기를 기판(110)과 소자(120)의 영역에만 위치시키도록 하기 위하여, 도 3과 같이 기판(110) 상에는 보호층(140)이 형성될 수 있다.
보호층(140)은 기판(110)의 제1실장영역(111)에만 접합층(130)이 형성되도록 제1실장영역(111)을 제외하고 형성될 수 있다. 보호층(140)은 접합층(130)이 형성된 후 제거되는 것이 바람직하다. 보호층(140)은 접합층(130) 형성공정 조건에 영향을 받지 않고, 접합층(130)이 형성되면 제거될 수 있는 물질을 포함하는 것이 바람직한데, 예를 들면 보호층(140)은 포토레지스트일 수 있다.
도 3을 참조하면, 기판(110)과 소자(120)는 접합층(130)의 높이만큼 이격되어 있고, 소자(120)와 보호층(140)은 접합물질의 증기가 침투할 수 있도록 이격되어 있다. 따라서, 접합물질의 증기는 소자(120)와 보호층(140) 사이로 침투하여 소자(120) 및 기판(110) 사이에 접합층(130)을 형성하게 된다.
도 4는 본 발명의 다른 실시예에 따른 보호층(140)을 도시한 도면이다. 도 4에서 보호층(140)은 소자(120)와 인접한 모서리가 소자(120)의 모서리와 대응되도록 형성되어 있다. 이에따라, 보호층(140)과 소자(120) 사이에는 통로가 형성되고, 통로를 통해 접합물질의 증기가 더욱 효과적으로 내부로 침투하게 된다.
보호층(140)의 높이는 기판(110)과 소자(120)의 이격거리와 같거나 클 수 있다. 즉, 보호층(140)은 기판(110)의 표면을 기준으로 하여 더 높도록 형성되어 소자(120)측의 접합층(130) 형성 속도가 기판(110)측의 접합층 형성속도보다 낮은 경우, 기판(110) 측 접합층이 소자(120)측까지 형성될 수 있게 하여 접합층(130)이 완전하게 형성되도록 한다. 만약, 보호층(140)의 높이가 기판(110) 및 소자(120)의 이격거리보다 낮다면 기판(110)의 접합층이 너무 낮게 형성되어 접합층에 균열이나 빈 공간 등이 발생할 수 있다.
도 5 및 도 6은 본 발명의 또다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다. 본 실시예에서는 기판(110)의 제1실장영역에는 기판실장부(112)가 형성되고, 소자(120)의 제2실장영역에는 기판실장부(112)와 대응하는 위치에 소자실장부(121)가 형성되어 있다. 접합층(130)을 형성하기 위하여, 제1실장영역에 기판실장부(112)의 접합표면을 제외하고 보호층(140)이 형성되고, 제2실장영역에는 소자실장부(121)의 접합표면을 제외하고 보호층(140)이 형성될 수 있다.
도 5를 참조하면, 기판(110)측의 보호층(140) 및 기판실장부(112)와 소자(120)측의 보호층(140) 및 소자실장부(121) 사이에 접합물질의 증기로 접합층(130)이 형성된다. 이후, 도 6과 같이 보호층(140) 상에 형성된 접합층(130)은 보호층(140)과 함께 제거되고, 기판실장부(112) 및 소자실장부(121) 사이의 접합층(130)만 남게되어 기판(110) 상에 소자(120)가 실장되게 된다.
도 7은 본 발명의 또다른 실시예에 따른 소자실장방법에서 요철을 포함하는 기판을 도시한 도면이고, 도 8은 높이조정부를 포함하는 기판을 도시한 도면이다. 본 실시예에서는 기판(110)의 소자가 실장된 영역에 요철(113)이 형성되거나(도 7) 또는 기판(110)과 소자(120)의 이격거리를 조정하기 위한 높이조정부(114)가 형성되어 있다.
도 7을 참조하면, 기판(110) 상에는 요철(113)이 형성되어 있다. 본 명세서에서 요철(113)은 규칙적이거나 불규칙적인 돌출부 또는 오목부를 포함한다. 요철(113)은 기판(110) 및 소자(120) 사이에 접합층이 효과적으로 형성되는 것을 보조하는 구성으로, 접합물질의 증기에 의한 접합층은 증기가 요철과 같은 거칠기를 갖는 표면에 박막형성이 더욱 효과적으로 형성되기 때문이다. 즉, 예를 들어, 접합층을 원자층 증착공정으로 형성하는 경우, 원자들은 먼저 요철과 같이 상대적으로 에너지가 응집된 부분에 원자층을 형성하고, 그 상부에 또 다시 원자층이 형성되어 하나의 층을 형성할 수 있다.
접합층이 미세한 박막이고, 소자(120) 및 보호층(140) 사이의 좁은 통로를 통해 증기가 유입되어 기판(110)의 중심부까지 원자들이 확산에 의해 이동하여야 하므로, 중심부에는 상대적으로 증기의 이동이 어려울 수 있다. 따라서, 증기에 의한 접착층 형성을 보조하기 위하여 기판(110) 상에 요철을 형성하면 기판(110) 중심부까지 접합층 형성이 용이해질 수 있다.
기판(110) 또는 소자(120)의 너비와 형성될 접합층의 두께를 고려하여, 요철의 조도를 변화시킬 수 있다. 도 7에서는 요철이 기판(110) 표면에 규칙적으로 형성되어 있으나, 이와 달리, 기판(110)의 가장자리에서는 요철의 조도를 낮추고 기판(110)의 조도를 높일 수 있다. 아울러, 요철(113)은 기판(110) 상에 형성되는 위치에 따라 조도와 함께 평균높이도 변화시킬 수 있다.
본 발명의 다른 측면에 따르면, 몸체(110); 몸체 표면에 소자가 실장될 소자실장영역을 제외하고 형성된 보호층(140); 및 소자(120)와 몸체(110)와의 접합성능을 향상시키기 위한 표면이 요철처리된 요철(113) 표면이 형성된 소자실장영역;을 포함하는 소자실장용 기판(110)이 제공된다.
도 8에서는 기판(110) 상에 기판(110)의 소자실장영역의 높이를 조정하기 위한 높이조정부(114)가 형성되어 있다. 요철(113)과 유사하게, 기판(110) 중심부에는 접합물질의 증기의 이동이 어려우므로 높이조정부(114)를 형성하여 접합층(130)을 용이하게 형성할 수 있다.
도 9는 본 발명의 또다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면이다. 본 발명의 또다른 측면에 따르면, 제1면 및 제2면이 각각 제1접합영역 및 제2접합영역을 포함하는 소자(120)를 기판에 실장하는 소자실장방법으로서, 제1접합영역과 접합될 제1기판(110) 및 제2접합영역과 접합될 제2기판(115) 사이에 소자(120)를 접합층의 높이만큼 이격되도록 위치시키는 단계; 및 제1기판과 소자 사이 및 제2기판과 소자 사이에 침투가능한 접합물질의 증기를 이용하여 접합층을 형성하여 제1기판, 소자 및 제2기판을 접합시키는 단계;를 포함하는 소자실장방법이 제공된다.
도 10은 본 발명의 또다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면이다. 본 발명의 또다른 측면에 따르면, 리드프레임(151)을 포함하는 소자 패키지(150)를 기판에 실장하는 소자실장방법으로서, 기판(110)의 소자 패키지(150)를 실장하기 위한 제1실장영역의 상부에 이격되도록 소자 패키지(150)를 위치시키는 단계; 기판(110) 상에 기판(110)과 리드프레임(151)의 접합영역을 제외하고 보호층(140)을 형성하는 단계; 기판(110) 및 리드프레임(151) 사이에 침투가능한 접합물질의 증기를 이용하여 접합층(130)을 형성하여 기판과 소자를 접합시키는 단계; 및 보호층(140)을 제거하는 단계;를 포함하는 소자실장방법이 제공된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 소자가 실장된 기판
110: 기판, 제1기판
111: 제1실장영역
112: 기판실장부
113: 요철
114: 높이조정부
115: 제2기판
120: 소자
121: 소자실장부
130: 접합층
140: 보호층
150: 소자패키지
151: 리드프레임

Claims (12)

  1. 기판의 소자를 실장하기 위한 제1실장영역의 상부에, 기판과 이격되도록 소자를 위치시키는 단계; 및
    기판과 소자 사이에 침투가능한 접합물질의 증기를 침투시켜, 접합층을 형성하여, 기판과 소자를 접합시키는 단계;를 포함하는 소자실장방법.
  2. 청구항 1에 있어서,
    기판은 제1실장영역에만 접합층이 형성되도록 제1실장영역을 제외하고 보호층이 형성된 것을 특징으로 하는 소자실장방법.
  3. 청구항 2에 있어서,
    기판표면을 기준으로 하여, 보호층의 높이는 소자 및 기판의 이격거리보다 큰 것을 특징으로 하는 소자실장방법.
  4. 청구항 2에 있어서,
    보호층은 소자와 인접한 모서리가 소자의 모서리의 형상과 대응되도록 형성된 것을 특징으로 하는 소자실장방법.
  5. 청구항 1에 있어서,
    제1실장영역에는 기판실장부가 형성되고, 소자의 제2실장영역에는 기판실장부와 대응하는 위치에 소자실장부가 형성되고,
    제1실장영역에 기판실장부의 접합표면을 제외하고 보호층이 형성되고, 제2실장영역에는 소자실장부의 접합표면을 제외하고 보호층이 형성된 것을 특징으로 하는 소자실장방법.
  6. 청구항 2 또는 청구항 5에 있어서,
    접합시키는 단계 후,
    보호층을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 소자실장방법.
  7. 제 1항에 있어서,
    접합시키는 단계는 원자층 증착방법(Atomic Layer Deposion)으로 수행되는 것을 특징으로 하는 소자실장방법.
  8. 몸체;
    몸체 표면에 소자가 실장될 소자실장영역을 제외하고 형성된 보호층; 및
    소자와 몸체와의 접합성능을 향상시키기 위한 표면이 요철처리된 요철표면이 형성된 소자실장영역;을 포함하는 것을 특징으로 하는 소자실장용 기판.
  9. 청구항 8에 있어서,
    요철표면은 보호층과의 거리에 따라 조도가 상이한 것을 특징으로 하는 소자실장용 기판.
  10. 청구항 8에 있어서,
    요철표면은 보호층과의 거리에 따라 높이가 상이한 것을 특징으로 하는 소자실장용 기판.
  11. 제1면 및 제2면이 각각 제1접합영역 및 제2접합영역을 포함하는 소자를 기판에 실장하는 소자실장방법으로서,
    제1접합영역과 접합될 제1기판 및 제2접합영역과 접합될 제2기판 사이에 소자를 접합층의 높이만큼 이격되도록 위치시키는 단계; 및
    제1기판과 소자 사이 및 제2기판과 소자 사이에 침투가능한 접합물질의 증기를 침투시켜 접합층을 형성하여 제1기판, 소자 및 제2기판을 접합시키는 단계;를 포함하는 소자실장방법.
  12. 리드프레임을 포함하는 소자 패키지를 기판에 실장하는 소자실장방법으로서,
    기판의 소자 패키지를 실장하기 위한 제1실장영역의 상부에 이격되도록 소자 패키지를 위치시키는 단계;
    기판 상에 기판과 리드프레임의 접합영역을 제외하고 보호층을 형성하는 단계;
    기판 및 리드프레임 사이에 침투가능한 접합물질의 증기를 이용하여 접합층을 형성하여 기판과 소자를 접합시키는 단계; 및
    보호층을 제거하는 단계;를 포함하는 소자실장방법.
KR1020180144191A 2018-11-21 2018-11-21 소자실장방법 KR102244899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180144191A KR102244899B1 (ko) 2018-11-21 2018-11-21 소자실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180144191A KR102244899B1 (ko) 2018-11-21 2018-11-21 소자실장방법

Publications (2)

Publication Number Publication Date
KR20200059447A KR20200059447A (ko) 2020-05-29
KR102244899B1 true KR102244899B1 (ko) 2021-04-27

Family

ID=70911706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180144191A KR102244899B1 (ko) 2018-11-21 2018-11-21 소자실장방법

Country Status (1)

Country Link
KR (1) KR102244899B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336286B1 (ko) * 2020-06-30 2021-12-08 한국전자기술연구원 반도체칩 실장방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963157B1 (fr) * 2010-07-22 2013-04-26 Soitec Silicon On Insulator Procede et appareil de collage par adhesion moleculaire de deux plaques
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法

Also Published As

Publication number Publication date
KR20200059447A (ko) 2020-05-29

Similar Documents

Publication Publication Date Title
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
TWI420635B (zh) 低分佈剖面倒裝功率模組及製造方法
US20080099910A1 (en) Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US20160205778A1 (en) Wiring board with embedded interposer integrated with stiffener and method of making the same
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
TW201336039A (zh) 製造半導體裝置之方法
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
JP4330367B2 (ja) インターポーザー及びその製造方法ならびに電子装置
TW201027697A (en) Mount board and semiconductor module
WO2022062990A1 (zh) 一种芯片封装结构及其制备方法、以及电子器件
WO2022057822A1 (zh) 一种散热封装结构及其制备方法、以及电子器件
JP3813540B2 (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
US20070045821A1 (en) Printed circuit board with dual type inner structure
KR102244899B1 (ko) 소자실장방법
TWI590406B (zh) 半導體封裝及其製造方法
TWI555142B (zh) 半導體封裝結構及其製造方法
TWI721898B (zh) 半導體封裝結構
TWI360205B (en) Multi-layer substrate and manufacture method there
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
TWI631684B (zh) 中介基板及其製法
TWI435667B (zh) 印刷電路板組件
JP4174008B2 (ja) 半導体装置
KR102512688B1 (ko) 소자접합성능향상방법
KR102338480B1 (ko) 소자실장방법
US9385097B2 (en) Bump-on-trace methods and structures in packaging

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant