KR102338480B1 - 소자실장방법 - Google Patents
소자실장방법 Download PDFInfo
- Publication number
- KR102338480B1 KR102338480B1 KR1020180166511A KR20180166511A KR102338480B1 KR 102338480 B1 KR102338480 B1 KR 102338480B1 KR 1020180166511 A KR1020180166511 A KR 1020180166511A KR 20180166511 A KR20180166511 A KR 20180166511A KR 102338480 B1 KR102338480 B1 KR 102338480B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- mounting
- junction
- bonding
- atomic layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000000231 atomic layer deposition Methods 0.000 claims description 25
- 238000010146 3D printing Methods 0.000 claims description 13
- 238000005245 sintering Methods 0.000 claims description 6
- 239000002243 precursor Substances 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 abstract description 3
- 230000006698 induction Effects 0.000 abstract description 3
- 230000001629 suppression Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
- H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
단시간의 공정으로 접합부의 응력유발억제를 통해 우수한 내구성 및 신뢰성의 접합특성을 나타낼 수 있는 소자실장방법이 제안된다. 본 소자실장방법은 기판의 소자를 실장하기 위한 실장영역의 상부에, 기판과 이격되도록 소자를 위치시키는 단계; 및 기판과 소자 사이에 침투가능한 접합물질의 증기를 이용하여, 접합층을 형성하여, 기판과 소자를 접합시키는 단계;를 포함한다.
Description
본 발명은 소자실장방법에 관한 것으로, 보다 상세하게는 단시간의 공정으로 접합부의 응력유발억제를 통해 우수한 내구성 및 신뢰성의 접합특성을 나타낼 수 있는 소자실장방법에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고집적화가 가능한 반도체 패키지 기판을 이용한 실장기술이 요구되고 있다. 이러한 부품의 고밀도화, 고집적화 추세에 있어, 반도체 패키지 기판 제조의 정확성 및 완전성이 요구되며, 특히 반도체칩과 기판 간의 접합 신뢰성은 매우 중요한 요인이 되고 있다.
아울러, 스마트폰이나 MP3 등 휴대용 멀티미디어 기기가 보급화됨에 따라, 사용되는 반도체 패키지 기판의 경우 외부충격에 대한 안전성의 요구가 점차 커지고 있다.
종래의 반도체칩과 인쇄회로기판은 리플로우 장치 내에서 고온으로 가열함으로써 용융된 솔더를 통해 접합하게 되는데, 이 때 반도체칩과 인쇄회로기판 및 솔더의 열팽창계수 차이로 인해 접합영역에 열응력이 발생한다. 열응력은 완성된 반도체 패키지 기판의 변형 및 반도체칩과 인쇄회로기판을 연결하는 솔더의 파괴를 유발할 수 있다. 도 1은 솔더링 공정을 통해 소자가 실장된 기판과 솔더 접합부가 파괴된 단면분석이미지이다.
또한, 솔더링공정을 위하여, 반도체칩과 기판 측의 솔더링을 위한 표면에는 도금층을 형성하여야 하므로 접합부가 다층으로 이루어져 전기적 특성이 저하되는 문제가 있었고, 각각의 도금층 형성에 공정의 복잡성과 공정시간의 증가를 야기하는 문제가 있었다.
아울러, 실버페이스트나 구리페이스트와 같은 금속페이스트를 사용하는 경우에는 인쇄(printing) 공정으로 접합재를 기판 위에 인쇄한 후, 접합하고자 하는 반도체칩 등을 위치시키고, 온도를 가열하여 접합한다. 도 2는 실버페이스트를 이용하여 인쇄하고 소결하여 접합한 접합부의 단면 이미지이다. 이러한 기술은 대량생산에 용이하기는 하나, 도 2에서와 같이 접합부에 보이드(void)와 같은 결함을 유발하며, 접합부의 두께가 두꺼워져, 사용환경에서 접합부 자체가 변형하거나 파괴되는 문제도 유발한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 단시간의 공정으로 접합부의 응력유발억제를 통해 우수한 내구성 및 신뢰성의 접합특성을 나타낼 수 있는 소자실장방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 소자실장방법은 기판의 소자를 실장하기 위한 실장영역에, 3D 프린팅 또는 원자층 증착공정으로 접합부를 형성하는 제1단계; 및 접합부 상에 소자를 위치시켜 소자를 기판에 실장시키는 제2단계;를 포함한다.
접합부는 2 내지 5층의 원자층으로 형성된 것일 수 있다.
접합부는 두께가 1nm 내지 100㎛일 수 있다.
제1단계는, 접합물질을 실장영역에 3D 프린팅 또는 원자층 증착공정으로 도포하는 단계; 및 소결하는 단계;를 포함할 수 있다.
제1단계는, 기판 상에 실장영역이 캐비티로 형성된 소자실장부를 위치시키는 단계; 및 소자실장부 상의 실장영역에 접합부를 형성하는 단계;를 포함할 수 있다.
캐비티는 측면에 경사를 가질 수 있다.
제2단계는, 소자를 접합부 상에 위치시키는 단계; 및 소결하는 단계;를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 기판의 소자를 실장하기 위한 실장영역에 3D 프린팅 또는 원자층 증착공정에 의해 접합부가 형성된 소자실장용 기판이 제공된다.
본 발명의 실시예들에 따르면, 칩과 접합하고자 하는 기판에 3D 프린팅, 에어로졸 젯팅 또는 원자층 증착공정을 이용하여 사전에 접합재를 형성함으로써, 접합재료의 인쇄공정을 생략할 수 있으므로, 최소의 두께로 최소한의 결함을 갖는 접합부를 단시간에 형성할 수 있는 효과가 있다.
본 발명은 일반 메모리 소자, 로직 IC칩과 같은 초미세피치 IC 접합이나 고전력을 요구하는 파워 반도체 접합 및 일반 반도체 패키지의 보드 실장까지 솔더링 접합공정이 진행되는 모든 영역에 적용가능하여 우수한 특성의 소자 및 소자패키지 제조가 가능한 효과가 있다.
도 1은 솔더링 공정을 통해 소자가 실장된 기판과 솔더 접합부가 파괴된 단면분석이미지이다.
도 2는 실버페이스트를 이용하여 인쇄하고 소결하여 접합한 접합부의 단면 이미지이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다.
도 8은 본 발명의 또다른 실시예에 따른 소자실장방법에 사용되는 기판이다.
도 2는 실버페이스트를 이용하여 인쇄하고 소결하여 접합한 접합부의 단면 이미지이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다.
도 8은 본 발명의 또다른 실시예에 따른 소자실장방법에 사용되는 기판이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 3 및 도 4는 본 발명의 일실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다. 본 실시예에 따르면, 기판(110)의 소자를 실장하기 위한 실장영역(M)에, 3D 프린팅 또는 원자층 증착공정으로 접합부(120)를 형성하는 제1단계; 및 접합부(120) 상에 소자(130)를 위치시켜 소자(130)를 기판(110)에 실장시키는 제2단계;가 수행되어 기판에 소자가 실장된다.
도 3을 참조하면, 기판(110) 상에는 소자를 실장하기 위한 영역이 정의된 실장영역(M)이 존재한다. 실장영역(M)은 소자가 위치할 가상의 영역을 표시한 것으로, 실장영역(M)에는 접합부(120)가 형성된다. 실장영역(M)은 소자가 위치할 가상의 영역일 수 있는데, 접합부(120)의 형성을 용이하게 하기 위하여 기판(110)상에 실장영역(M)에 대응하는 홈을 형성하여 홈 내부에 접합부(120)를 형성할 수 있다.
접합부(120)는 소자(130)를 기판(110)에 접합시켜 실장하기 위한 구성으로, 본 발명에서 접합부(120)는 3D 프린팅 또는 원자층 증착공정을 이용하여 형성된다. 접합부(120)는 기판(110)과 소자(130)가 접합한 이후 접합부가 두꺼운 경우, 접합부 자체의 물성이 접합부에 영향을 미쳐 다양한 사용온도에서 결함을 유발할 수 있다. 따라서, 접합부(120)는 접합강도를 유지할 수 있는 최소한의 두께로 형성되는 것이 바람직하다. 이를 위해, 본 발명에서는 두께가 얇은 경우에도 접합강도가 높을 수 있도록 접합부(120)를 형성하는 방법으로 3D 프린팅 또는 원자층 증착공정을 이용한다.
접합부(120)는 2 내지 5층의 원자층으로 형성된 것일 수 있고, 접합부(120)는 두께가 1nm 내지 100㎛일 수 있다. 본 발명에 따르면, 접합부(120)가 접합강도는 유지하면서 최소한의 두께로 형성되어 종래의 30 내지 100㎛ 두께의 접합부를 30㎛이하의 두께로 형성할 수 있어 접합부 자체의 열적 변형 또는 기계적 변형이나 결함 발생을 억제할 수 있다.
3D 프린팅(Additive Manufacturing)방식은 입자를 층별로 쌓아올려 3차원 구조물을 제조하는 방식이다. 따라서, 접합부(120)를 형성할 실장영역(M)이 정의된다면 원하는 영역에 원하는 높이로 접합부(120)를 형성할 수 있다.
또한 접합부(120)는 원자층 증착공정(Atomic Layer Deposion, ALD)으로 형성될 수 있다. 원자층 증착방법은 증착하고자 하는 원자의 전구체 가스를 주입하고 반응가스를 함께 주입하여 증착대상기판에 원자를 층으로 적층하여 박막을 형성시키는 공정이다. 원자층 증착방법은 통상 다 회(약 5회)의 ALD 사이클을 통하여 1층의 원자층이 형성된다. 즉, 원자단위로 층이 형성되므로 접합부(120)는 사이클을 조절하여 두께가 조절될 수 있다. 원자층 증착공정을 이용하여 접합부(120)를 원자 2 내지 3개의 층으로 형성하면, 접합된 이후에 열적 변형의 영향을 최소화하거나 기계적 응력이 발생하는 것을 방지할 수 있다. 아울러, 접합부(120)의 두께가 얇으므로 보이드나 기공과 같은 결합 발생이 최소한으로 억제되어 접합부(120) 신뢰성을 높일 수 있다.
이러한 원자층 증착방법을 이용하여 접합부(120)를 형성하면, 원자단위의 접합층을 얻을 수 있다. 원자단위의 박막이나 기판(110) 및 소자(130) 사이의 직접접합을 유도할 수 있어서 미세한 박막인 접합부(130)으로도 접합이 가능하여 소자-기판 패키지를 박막화할 수 있다. 원자층 증착공정에서는 접합물질의 증기를 이용하기 때문에 기판(110) 및 소자(130) 사이에는 접합물질의 증기가 상호증착되어 직접접합이 이루어지게 된다.
접합물질은 기판(110) 또는 소자(130)와 동종물질 또는 이종물질을 사용할 수 있다. 증착공정을 이용하기 때문에 종래의 솔더링 공정에서와 달리 접합부(130)은 솔더링을 위한 도금층이나 솔더와 같이 기판(110) 또는 소자(130)와 상이한 접합물질이 아닌 동종물질이 사용될 수 있으므로 접합층의 전기적 특성이나 방열특성이 우수해진다.
솔더의 경우, 용융온도가 220도℃이므로 전력변환소자와 같은 고온에서 동작하는 소자에 사용시 고온동작으로 인해 파괴나 손상이 발생할 수 있다. 원자층 증착공정으로 형성된 접합부(120)는 고온의 증착공정을 거치게 되므로 고온동작에 의해 영향을 받지 않아 고온동작 신뢰성을 얻을 수 있다.
기판(110)의 소자를 실장하기 위한 실장영역(M)에 접합부(120)를 형성하는 제1단계 후에는 접합부(120) 상에 소자(130)를 위치시켜 소자(130)를 기판(110)에 실장시키는 제2단계가 수행된다(도 4). 기판(110) 상의 접합부(120) 상에 소자(130)를 위치시키고, 접합부(120) 및 소자(130) 특성에 따라 가압 또는 무가압 조건에서 온도와 분위기를 조절하여 소자를 실장시킬 수 있다.
제1단계에서, 접합부(120)는 접합물질을 실장영역에 3D 프린팅 또는 원자층 증착공정으로 도포하고, 소결하여 형성될 수 있다. 접합부(120)는 형성시 예비소결되고, 추후 제2단계에서, 접합부(120) 상에 소자(130)를 위치시키고, 다시 본소결공정을 거쳐 접합이 완료되어 기판(110) 상에 소자(130)가 실장될 수 있다.
종래의 접합공정은 두꺼운 접합재가 모두 반응하여 용해나 응고 또는 분말간 고상확산이 모두 일어나도록 공정시간을 유지해야 하기 때문에, 공정시간이 장시간 소요된다. 이와 달리, 본 발명은 접합부(120)를 먼저 형성한 후 소자(130)와 접합부(120)의 접합면만을 접합하면 되므로, 접합공정시간을 단축하고, 접합부의 결함을 최소화할 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 소자실장방법의 설명에 제공되는 도면들이다. 본 실시예에 따르면, 접합부를 형성하는 제1단계는, 기판(110) 상에 실장영역이 캐비티(141)로 형성된 소자실장부(140)를 위치시키는 단계; 및 소자실장부(140) 상의 실장영역에 접합부(120)를 형성하는 단계;를 포함할 수 있다.
도 5를 참조하면, 기판(110)의 소자가 실장될 면에는 소자실장부(140)가 형성되어 있다. 소자실장부(140)는 내부에 캐비티(141)가 형성되어 있어, 캐비티(141)의 내부에 접합부(120)가 형성된다(도 6). 소자(130)는 캐비티(141) 내부의 접합부(120)에 안착되어 접합되고, 기판(110) 상에 소자(130)가 실장되게 된다(도 7).
소자실장부(140)는 기판(110)의 실장영역에 정확히 접합부(120)를 형성하기 위한 것으로, 소자(130)와의 전기적 연결을 위하여 전도성 재질일 수 있다. 예를 들어, 기판(110)이 세라믹 기판이고, 소자실장부(140)는 구리를 포함할 수 있다.
도 8은 본 발명의 또다른 실시예에 따른 소자실장방법에 사용되는 기판이다. 본 실시예에서 기판(110)은 소자실장부(140)를 상면에 포함하는데, 소자실장부(140)는 캐비티를 포함하고, 캐비티는 경사(142)를 갖는다.
소자실장부(140)의 내부에 접합부(120)가 형성될 때, 3D 프린팅 또는 원자층 증착공정과 같은 공정으로 원자 2-5층의 박막이 형성된다. 이 때, 소자실장부(140) 내부에 경사(142)가 있으면, 원자층 증착공정과 같은 접합물질의 증기의 이동에 의한 박막 형성공정에 유리하다.
즉, 접합부(120)를 원자층 증착공정으로 형성하는 경우, 원자들은 먼저 경사(142)가 있어 오목한 영역과 같이 상대적으로 에너지가 응집된 부분에 원자층을 먼저 형성하려는 경향이 있다. 이에 따라 상대적으로 시간이 소요되는 원자층 증착공정에서 원자층의 초기형성이 촉진될 수 있어서 공정시간이 감소되는 효과가 있다. 원자층 증착공정에 의해 먼저 원자층이 경사(142) 안쪽에 형성되고, 그 상부에 또 다시 원자층이 형성되어 층을 형성할 수 있다.
본 발명의 다른 측면에 따르면, 기판의 소자를 실장하기 위한 실장영역에 3D 프린팅 또는 원자층 증착공정에 의해 접합부가 형성된 소자실장용 기판이 제공된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 소자실장용 기판
110: 기판
120: 접합부
130: 소자
140: 소자실장부
141: 캐비티
142: 경사
110: 기판
120: 접합부
130: 소자
140: 소자실장부
141: 캐비티
142: 경사
Claims (8)
- 기판의 소자를 실장하기 위한 실장영역에, 3D 프린팅 또는 원자의 전구체 가스를 주입하여 원자를 층으로 적층하는 원자층 증착공정으로 접합부를 형성하는 제1단계; 및
접합부 상에 소자를 위치시켜 소자를 기판에 실장시키는 제2단계;를 포함하는 소자실장방법으로서,
제2단계는,
소자를 접합부 상에 위치시키는 단계; 및
소결하는 단계;를 포함하는 것을 특징으로 하는 소자실장방법.
- 청구항 1에 있어서,
접합부는 2 내지 5층의 원자층으로 형성된 것을 특징으로 하는 소자실장방법.
- 청구항 1에 있어서,
접합부는 두께가 1nm 내지 100㎛인 것을 특징으로 하는 소자실장방법.
- 청구항 1에 있어서,
제1단계는,
접합물질을 실장영역에 3D 프린팅 또는 원자층 증착공정으로 도포하는 단계; 및
예비소결하는 단계;를 포함하는 것을 특징으로 하는 소자실장방법.
- 청구항 1에 있어서,
제1단계는,
기판 상에 실장영역이 캐비티로 형성된 소자실장부를 위치시키는 단계; 및
소자실장부 상의 실장영역에 접합부를 형성하는 단계;를 포함하는 것을 특징으로 하는 소자실장방법.
- 청구항 5에 있어서,
캐비티는 측면에 경사를 갖는 것을 특징으로 하는 소자실장방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180166511A KR102338480B1 (ko) | 2018-12-20 | 2018-12-20 | 소자실장방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180166511A KR102338480B1 (ko) | 2018-12-20 | 2018-12-20 | 소자실장방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200077214A KR20200077214A (ko) | 2020-06-30 |
| KR102338480B1 true KR102338480B1 (ko) | 2021-12-13 |
Family
ID=71121276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180166511A KR102338480B1 (ko) | 2018-12-20 | 2018-12-20 | 소자실장방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102338480B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720032B1 (ko) * | 2006-05-17 | 2007-05-18 | 한양대학교 산학협력단 | 폴리머를 기판으로 하는 소자의 접착층 형성방법 |
| WO2018025571A1 (ja) * | 2016-08-05 | 2018-02-08 | 三菱電機株式会社 | パワー半導体装置 |
| KR101929750B1 (ko) * | 2016-12-22 | 2018-12-18 | 서울과학기술대학교 산학협력단 | 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법 |
-
2018
- 2018-12-20 KR KR1020180166511A patent/KR102338480B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720032B1 (ko) * | 2006-05-17 | 2007-05-18 | 한양대학교 산학협력단 | 폴리머를 기판으로 하는 소자의 접착층 형성방법 |
| WO2018025571A1 (ja) * | 2016-08-05 | 2018-02-08 | 三菱電機株式会社 | パワー半導体装置 |
| KR101929750B1 (ko) * | 2016-12-22 | 2018-12-18 | 서울과학기술대학교 산학협력단 | 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200077214A (ko) | 2020-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8379401B2 (en) | Wiring board, method of manufacturing the same, and semiconductor device having wiring board | |
| US20140295620A1 (en) | Method of manufacturing semiconductor device having plural semiconductor chips stacked one another | |
| US10121774B2 (en) | Method of manufacturing a semiconductor package | |
| JP4330367B2 (ja) | インターポーザー及びその製造方法ならびに電子装置 | |
| US11315902B2 (en) | High bandwidth multichip module | |
| JP4978054B2 (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JP5128180B2 (ja) | チップ内蔵基板 | |
| JP2007243106A (ja) | 半導体パッケージ構造 | |
| KR102338480B1 (ko) | 소자실장방법 | |
| JP2014143316A (ja) | フリップチップ部品の樹脂封止方法 | |
| KR102050011B1 (ko) | 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법 | |
| KR102244899B1 (ko) | 소자실장방법 | |
| JP2012015446A (ja) | 半導体装置の製造方法 | |
| CN108074824B (zh) | 一种半导体器件的制作方法 | |
| JP5587464B2 (ja) | 半導体装置の製造方法 | |
| JP2014086963A (ja) | パッケージおよびパッケージの製造方法 | |
| JP2002359324A (ja) | 半導体装置及びその製造方法 | |
| TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
| JP2004193274A (ja) | 電子部品実装構造及びその製造方法 | |
| KR102336286B1 (ko) | 반도체칩 실장방법 | |
| KR101905574B1 (ko) | 반도체 소자 접합구조 및 접합방법 | |
| JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
| JP3906130B2 (ja) | 半導体装置の製造方法 | |
| JP2007096087A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |