KR100720032B1 - 폴리머를 기판으로 하는 소자의 접착층 형성방법 - Google Patents

폴리머를 기판으로 하는 소자의 접착층 형성방법 Download PDF

Info

Publication number
KR100720032B1
KR100720032B1 KR1020060044180A KR20060044180A KR100720032B1 KR 100720032 B1 KR100720032 B1 KR 100720032B1 KR 1020060044180 A KR1020060044180 A KR 1020060044180A KR 20060044180 A KR20060044180 A KR 20060044180A KR 100720032 B1 KR100720032 B1 KR 100720032B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
metal
polymer
forming
layer
Prior art date
Application number
KR1020060044180A
Other languages
English (en)
Inventor
박종완
고명균
이은주
김범용
김웅선
문준호
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060044180A priority Critical patent/KR100720032B1/ko
Application granted granted Critical
Publication of KR100720032B1 publication Critical patent/KR100720032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전도성 폴리머를 재료로 하는 소자의 특성을 향상시키기 위해 금속 산화막의 형성에 있어 접착성을 향상하도록 플라즈마 원자층 증착법으로 저온에서 형성하게 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법을 제공하는데 그 특징이 있다.
또한, 본 발명은 기존의 이온빔 노출 방법을 통한 결정화도 향상 또는 스크린 프린팅 방법을 통한 실리콘 계열의 물질 도포 등의 방법을 통한 접착층 형성과는 다른 두께가 아주 얇은 금속층을 미세한 구조를 지닌 반도체 유기 소자와 같은 단차가 큰 구조물의 절연막 혹은 외부 산소 및 수분의 차단을 위한 수분투과 억제층의 접착성을 높이게 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법을 제공하는데 있다.
전도성 폴리머 메모리 소자, PoRAM, 금속 박막, 금속 접착증, 플라즈마 원자층, 불활성가스

Description

폴리머를 기판으로 하는 소자의 접착층 형성방법{Method of forming adhesion layer on polymer substrate}
도 1은 본 발명에 의해 실시하고 있는 전도성 폴리머 메모리 소자의 구성을 개략적으로 보여주기 위한 예시도.
본 발명은 폴리머 메모리(PoRAM) 소자의 특성을 향상시키기 위해서 폴리머를 기판으로 하는 소자의 접착층 형성방법에 관한 것으로,
좀 더 상세하게는 폴리머(Polymer)를 재료로 하여 폴리머 메모리(PoRAM) 소자의 특성을 향상시키기 위해 전도성 폴리머를 사용하는 소자의 절연 및 산소, 수분의 투습을 억제하기 위한 보호막으로서 금속 산화막의 증착 시에 접착율을 증가키도록 하고, 증착된 박막의 밀도를 높일 수 있는 플라즈마 원자층의 증착에 의해 얇은 두께의 금속 박막을 접착층으로 사용하도록 하는 사용상의 신뢰도 및 만족도를 극대화하도록 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법에 관한 것 이다.
일반적으로, 폴리머를 이용한 메모리 또는 디스플레이 소자는 열에 약하고, 수분과 산소와의 결합을 통해 열화되는 특성을 지닌다.
상기의 특성을 방지하기 위한 방안으로 무기절연 박막과 유기 또는 고분자 박막을 적층하여 유기 소자의 외부 산소 및 수분의 침투를 방지하는 방법을 사용하였으나 그 효율성에 한계가 있기 때문에 실질적인 사용상의 신뢰도 및 만족도가 극소화되는 문제점이 있었다.
상기의 문제를 해결하면서 전도성 폴리머 기판의 영향을 최소화하기 위한 방안으로 상부에 금속 산화막을 저온에서 증착하는 기술을 도입하게 되었다.
그러나, 이러한 방법은 가요성 필름을 기판으로 사용하는 폴리머 소자에서 접착성이 낮아지기 때문에 증착 후 틈새가 발생하는 현상이 일어나게 되고 이에 따른 불안정한 전류 전달로 인한 전자 쏠림현상으로 인해 전체적인 소자의 특성이 저하되는 현상이 나타나게 된다.
즉, 종래에 실시하고 있는 이온빔 노출 방법 혹은 실리콘 계열의 물질을 코팅하는 방법과 같은 기술을 이용하였으나, 이들은 점차 미세화되고 있는 폴리머 소자 사이의 단차가 커짐에 따라 적용시키기 어려워지고 그 효과 또한 신뢰할 수 없는 문제점이 나타나게 되는 것이다.
본 발명은 상기한 바와 같은 종래기술이 갖는 제반 문제점들을 해결하고자 창출된 것으로 다음과 같은 목적을 갖는다.
본 발명은 전도성 폴리머를 재료로 하는 소자의 특성을 향상시키기 위해 금속 산화막의 형성에 있어 접착성을 향상하도록 플라즈마 원자층 증착법으로 저온에서 형성하게 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 기존의 이온빔 노출 방법을 통한 결정화도 향상 또는 스크린 프린팅 방법을 통한 실리콘 계열의 물질 도포 등의 방법을 통한 접착층 형성과는 다른 두께가 아주 얇은 금속층을 미세한 구조를 지닌 반도체 유기 소자와 같은 단차가 큰 구조물의 절연막 혹은 외부 산소 및 수분의 차단을 위한 수분투과 억제층의 접착성을 높이게 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법을 제공하는데 있다.
이하, 상기한 본 발명에 대해서 구체적으로 살펴보기로 한다.
본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 설정된 용어들로서 이는 사용자 및 생산자의 의도 또는 관례에 따라 달라 질 수 있으므로 그 정의 는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명을 설명함에 앞서, 폴리머 메모리 소자는 수 나노미터의 선폭을 가지면서 각 셀(Cell)의 능동적 동작 형태를 가지는 메모리 소자이므로 선폭이 매우 좁고, 소자간의 절연이 매우 중요하며, 전도성 폴리머의 외부 산소 및 수분의 차단은 소자 열화 특성을 막는데 큰 역할을 수행한다.
먼저, 본 발명은 반도체 유기 소자와 같은 단차가 큰 구조물에 대한 수분 및 산소의 침투를 방지하는 보호막으로 패시베이션층(절연막)의 증착 시에 접착율을 증가시켜 폴리머 메모리 소자의 특성을 향상시키기 위해 폴리머 메모리 소자의 패시베이션층(절연막) 하단부에 금속 박막으로 이루어진 접착층을 형성하게 되는 것이다.
이를 위한, 상기 접착층의 형성은 유기 금속소스를 전도성 폴리머의 상부에 도포하여 흡착한 다음 상기에서 흡착되지 않은 유기 금속소스를 배출시키는 단계를 실행하고, 수소(H2), 질소(N2) 및 아르곤(Ar)과 같은 불활성가스 또는 이를 포함하는 암모니아(NH3) 등의 혼합가스를 플라즈마와 함께 주입하여 상기 유기 금속소스에서 금속을 제외한 리간드(Ligand)를 분해시키는 단계를 실행하며, 상기의 두 단계를 반복하여 일정한 두께를 갖는 금속 접착층을 형성시키는 단계를 실행하게 되는 것이다.
이에 따라, 상기의 접착층을 형성하면서 전도성 폴리머 소자에 영향을 미치지 않도록 증착시키기 위해 250℃ 이하의 온도에서 금속 박막을 형성시켜 실행하는 것이 바람직하고, 또한 상기 금속 접착층의 두께는 1nm에서 10nm 까지의 범위를 갖도록 실행하는 것이 바람직하다.
그리고, 상기 금속 접착층의 금속 물질은 배금(Pt), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 텅수텐(W), 니켈(Ni), 코발트(Co), 철(Fe), 이리듐(Ir) 중에 어느 하나 또는 2개 이상을 이용하여 실행하게 된다.
또한, 본 발명은 반도체 유기 소자와 같은 전도성 폴리머를 재료로 하는 물질 상부에 산화막의 접착성을 높이기 위해 폴리머 메모리 소자에 금속박막으로 이루어진 접착층을 형성시키도록 플라즈마 원자층을 증착시켜 실행하게 되는 것이다.
또한, 본 발명은 폴리머 메모리 소자에 대한 특성을 향상시키도록 접착성을 높이기 위해 가요성 필름인 폴리머 혹은 유리를 기반으로 하는 기판위에 하부 전극층, 전도성 폴리머를 이용한 유전박막, 상부 전극층이 순차적으로 형성시켜 실행시키되, 상기 상부 전극층과 패시베이션층(절연막) 사이에 금속 접착층을 형성시킬 수 있도록 유기 금속소스와 플라즈마의 분사를 통해 실행하는 것이다.
[실시예]
상기한 본 발명을 이루기 위한 바람직한 실시예에 대해 구체적으로 살펴보기로 한다.
즉, 본 발명은 폴리머 메모리 소자의 패시베이션층(절연막) 하단부에 접착층을 형성하도록 실행하게 되는데, 이는 반도체 유기 소자와 같은 단차가 큰 구조물 에 대한 수분 및 산소의 침투를 방지하는 보호막으로 패시베이션층(절연막)의 증착 시에 접착율을 증가시켜 폴리머 메모리 소자의 특성을 향상시키기 위한 것이다.
그리고, 상기의 접착층은 금속 박막으로 형성시키는 것이 바람직하다.
이에 따른, 상기 접착층의 형성은 첫 번째 단계로 유기 금속소스를 전도성 폴리머의 상부에 도포하여 흡착하데 되고, 이때 상기에서 흡착되지 않은 유기 금속소스를 배출시키게 된다.
두 번째 단계로 수소(H2), 질소(N2) 및 아르곤(Ar)과 같은 불활성가스 또는 이를 포함하는 암모니아(NH3) 등의 혼합가스를 플라즈마와 함께 주입한 다음 상기 유기 금속소스에서 금속을 제외한 리간드(Ligand)를 분해시키게 된다.
이때, 상기의 두 단계를 반복하여 일정한 두께(예를 들어 1nm에서 10nm의 범위 정도)를 갖는 금속 접착층을 형성시키게 되는 것이다.
이에 따라, 실행되고 있는 상기의 접착층인 금속 박막을 형성시키는 과정에서 250℃ 이하의 온도로 실행하게 되는데, 이는 전도성 폴리머 소자에 영향을 미치지 않도록 증착시키기 위한 것이다.
상기와 같은 금속 접착층에 포함되고 있는 금속 물질은 배금(Pt), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 텅수텐(W), 니켈(Ni), 코발트(Co), 철(Fe), 이리듐(Ir) 중에 어느 하나 또는 2개 이상 혼합하여 이용하게 되는 것이다.
또한, 본 발명은 폴리머 메모리 소자에 금속박막으로 이루어진 접착층을 형 성시키도록 플라즈마 원자층을 증착시켜 실행하게 되는데, 이는 반도체 유기 소자와 같은 전도성 폴리머를 재료로 하는 물질 상부에 산화막의 접착성을 높이기 위한 것이다.
한편, 상기와 같은 폴리머 메모리 소자에 있어, 첨부도면 도 1에 도시된 바와 같이, 크게 구분하여 가요성 필름인 폴리머 혹은 유리를 기반으로 하는 기판위에 하부 전극층, 전도성 폴리머를 이용한 유전박막 및 상부 전극층이 순차적으로 형성되게 된다.
상기 상부 전극층과 패시베이션층(절연막) 사이에 금속 접착층을 형성시킬 수 있도록 유기 금속소스와 플라즈마의 분사를 통해 실행하게 되는데, 이는 폴리머 메모리 소자에 대한 특성을 향상시키도록 접착성을 높이기 위한 것이고, 바람직하게는 폴리머를 기반으로 한 재료위에 도포되는 금속 접착층의 형성에 적합한 두께를 이루기 위한 것이다.
첨부도면 도 1은 폴리머 메모리 소자의 구성에 있어 전도성 폴리머 상부에 고유전층 코팅을 위한 접착층으로 금속물질을 플라즈마 원자층 증착방법을 통해 증착하여 전도성 폴리머를 사용하는 소자를 구성한 것이다.
상기의 본 발명에 따라 바람직하게 실행시키기 위한 플라즈마 시스템은 샤워링 분사 방식을 사용하여 샤워 링과 기판에 전극을 두어 플라즈마를 발생시키게 되고, 이때 효율을 높이기 위해 플라즈마 발생장치(미도시)로 발생되는 신호를 전달하여 플라즈마 효율을 높였다.
이에 따른, 기판과 소스 분사구의 거리는 최대한 가깝게 두어 유기금속 소스 의 흡착을 높이고 박막의 형성에 기여를 하였으며, 분사구의 온도는 상온에서 250℃까지 실시하였다.
그리고, 상기 소스는 버블링(Bubbling) 방식을 이용한 캐니스터(Canister)를 이용하여 주입하였고, 공정 압력은 로터리 펌프만을 이용하여 저진공 상태에서 일정하게 진행된다.
또한, 소스 주입시간 및 플라즈마 주입시간은 0.1 ~ 5초(sec)을 할당하여 실험하였고, 소스 버블 온도는 소스에 따라 적정한 증기압을 유지하는 온도로 고정하여 실험하였으며, 가스라인은 반응가스가 흡착되지 않게 충분히 높은 온도로 가열하였다.
이에, 금속 산화막의 원료 가스를 주입하고 퍼지가스로는 질소 가스를 주입한 후 공정 챔버의 내부를 퍼지하였다.
상기의 퍼지과정 후에 수소(H2), 질소(N2), 아르곤(Ar)과 같은 불활성가스 혹은 이를 포함하는 암모니아(NH3) 등의 혼합가스를 플라즈마와 함께 공급하여 기판상에 흡착된 유기 금속소스의 리간드를 분해시켜 금속 박막을 형성시키게 된다.
상기의 실시예를 통한 금속 박막은 플라즈마 파워의 증가에 따라 증착율이 높았으며 밀도가 높은 박막이 형성되어 차후 공정에 형성되는 산화막의 접착성을 향상시키게 되는 것이다.
이를 토대로 살펴볼 때, 본 발명에 따른 금속 박막의 저온 증착은 기존의 화학 기상 증착이나 물리적 기상 증착 방법을 통한 형성과는 달리 유기물을 주재료로 하는 미세한 구조를 지닌 반도체 유기 소자와 같은 단차가 큰 구조물 상부에 절연막 형성을 위한 접착층의 형성에 매우 효과적임을 알 수 있는 것이다.
마지막으로, 본 발명을 실시하고 있는 폴리머를 기판으로 하는 소자의 접착층 형성방법의 실행에 있어 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있고, 상기의 상세한 설명에서 언급되는 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
이상에서 살펴본 바와 같이, 본 발명은 금속 접착층을 플라즈마 원자층 증착법으로 저온에서 형성시킬 수 있어 전도성 폴리머를 재료로 하는 소자의 특성이 향상되는 효과와 금속 접착층의 형성에 있어 접착성이 향상되는 효과가 있다.
또한, 본 발명은 기존의 이온빔 노출 방법을 통한 결정화도 향상 또는 스크린 프린팅 방법을 통한 실리콘 계열의 물질 도포 등의 방법을 통한 접착층 형성과는 다른 두께가 아주 얇은 금속층을 미세한 구조를 지닌 반도체 유기 소자와 같은 단차가 큰 구조물의 절연막 혹은 외부 산소 및 수분의 차단을 위한 수분투과 억제층에 대한 접착성이 매우 높게 되는 효과가 있다.
또한, 본 발명은 기존의 화학 기상 증착이나 물리적 기상 증착 방법을 통한 형성과는 달리 유기물을 주재료로 하는 미세한 구조를 지닌 반도체 유기 소자와 같은 단차가 큰 구조물 상부에 절연막 형성을 위한 금속 박막의 저온 증착에 따라 접 착층의 형성이 매우 효과적으로 인해 전체적인 제품에 대한 생산성과 경제성이 향상되고, 이를 이용하여 사용하는 사용상의 신뢰도 및 만족도가 우수해지는 등의 여러 효과가 있다.

Claims (10)

  1. 반도체 유기 소자와 같은 단차가 큰 구조물에 대한 수분 및 산소의 침투를 방지하는 보호막으로 패시베이션층(절연막)의 증착 시에 접착율을 증가시켜 폴리머 메모리 소자의 특성을 향상시키기 위해 폴리머 메모리 소자의 패시베이션층(절연막) 하단부에 접착층을 형성하도록 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  2. 제1항에 있어서,
    상기의 접착층은 금속 박막으로 형성시켜 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  3. 제1항에 있어서,
    상기 접착층의 형성은,
    유기 금속소스를 전도성 폴리머의 상부에 도포하여 흡착한 다음 상기에서 흡착되지 않은 유기 금속소스를 배출시키는 단계;
    불활성가스 또는 이를 포함하는 암모니아(NH3) 등의 혼합가스를 플라즈마와 함께 주입하여 상기 유기 금속소스에서 금속을 제외한 리간드(Ligand)를 분해시키는 단계;
    상기의 두 단계를 반복하여 일정한 두께를 갖는 금속 접착층을 형성시키는 단계;
    를 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  4. 제3항에 있어서,
    상기의 접착층을 형성하면서 전도성 폴리머 소자에 영향을 미치지 않도록 증착시키기 위해 250℃ 이하의 온도에서 금속 박막을 형성시켜 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  5. 제3항에 있어서,
    상기 불활성가스는 수소(H2), 질소(N2) 및 아르곤(Ar) 중 어느 하나를 사용하여 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  6. 제3항에 있어서,
    상기 금속 접착층의 두께는 1nm에서 10nm 까지의 범위를 갖도록 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  7. 제3항에 있어서,
    상기 금속 접착층의 금속 물질은 배금(Pt), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 텅수텐(W), 니켈(Ni), 코발트(Co), 철(Fe), 이리듐(Ir) 중에 어느 하나 또는 2개 이상을 이용하여 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  8. 반도체 유기 소자와 같은 단차가 큰 구조물에 대한 수분 및 산소의 침투를 방지하는 보호막으로 패시베이션층(절연막)의 증착 시에 접착율을 증가시켜 폴리머 메모리 소자의 특성을 향상시키기 위해 폴리머 메모리 소자의 패시베이션층(절연막) 하단부에 금속박막으로 이루어진 접착층의 형성은 유기 금속소스를 전도성 폴리머의 상부에 도포하여 흡착한 다음 상기에서 흡착되지 않은 유기 금속소스를 배출시키는 단계와, 수소(H2), 질소(N2) 및 아르곤(Ar)과 같은 불활성가스 또는 이를 포함하는 암모니아(NH3) 등의 혼합가스를 플라즈마와 함께 주입하여 상기 유기 금속소스에서 금속을 제외한 리간드(Ligand)를 분해시키는 단계와, 상기의 두 단계를 반복하여 1nm에서 10nm의 두께를 갖는 금속 접착층을 형성시키는 단계를 실행하되,
    상기의 접착층을 형성하면서 전도성 폴리머 소자에 영향을 미치지 않도록 증착시키기 위해 250℃ 이하의 온도에서 금속 박막을 형성시켜 실행하고, 상기 금속 접착층의 금속 물질은 배금(Pt), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 텅수 텐(W), 니켈(Ni), 코발트(Co), 철(Fe), 이리듐(Ir) 중에 어느 하나 또는 2개 이상을 이용하여 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  9. 반도체 유기 소자와 같은 전도성 폴리머를 재료로 하는 물질 상부에 산화막의 접착성을 높이기 위해 폴리머 메모리 소자에 금속박막으로 이루어진 접착층을 형성시키도록 플라즈마 원자층을 증착시켜 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
  10. 폴리머를 기판으로 하는 소자의 접착층 형성방법에 있어서,
    폴리머 메모리 소자에 대한 특성을 향상시키도록 접착성을 높이기 위해 가요성 필름인 폴리머 혹은 유리를 기반으로 하는 기판위에 하부 전극층, 전도성 폴리머를 이용한 유전박막, 상부 전극층이 순차적으로 형성시켜 실행시키되, 상기 상부 전극층과 패시베이션층(절연막) 사이에 금속 접착층을 형성시킬 수 있도록 유기 금속소스와 플라즈마의 분사를 통해 실행하는 것을 특징으로 하는 폴리머를 기판으로 하는 소자의 접착층 형성방법.
KR1020060044180A 2006-05-17 2006-05-17 폴리머를 기판으로 하는 소자의 접착층 형성방법 KR100720032B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044180A KR100720032B1 (ko) 2006-05-17 2006-05-17 폴리머를 기판으로 하는 소자의 접착층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044180A KR100720032B1 (ko) 2006-05-17 2006-05-17 폴리머를 기판으로 하는 소자의 접착층 형성방법

Publications (1)

Publication Number Publication Date
KR100720032B1 true KR100720032B1 (ko) 2007-05-18

Family

ID=38277700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044180A KR100720032B1 (ko) 2006-05-17 2006-05-17 폴리머를 기판으로 하는 소자의 접착층 형성방법

Country Status (1)

Country Link
KR (1) KR100720032B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077214A (ko) * 2018-12-20 2020-06-30 전자부품연구원 소자실장방법
KR20210029332A (ko) * 2019-09-05 2021-03-16 엘지디스플레이 주식회사 섬유형 박막 트랜지스터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082835A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 박막트랜지스터의 패드부 및 제조방법
US6383720B1 (en) 1998-08-18 2002-05-07 Matsushita Electric Industrial Co., Ltd. Method of manufacturing fine pattern and printed circuit board manufactured with this method
KR20040066135A (ko) * 2001-11-30 2004-07-23 모토로라 인코포레이티드 반도체 전력 소자 및 형성방법
KR20050046954A (ko) * 2003-11-15 2005-05-19 백홍구 고충진밀도 패시배이션 폴리머기판 유기이엘소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383720B1 (en) 1998-08-18 2002-05-07 Matsushita Electric Industrial Co., Ltd. Method of manufacturing fine pattern and printed circuit board manufactured with this method
KR20010082835A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 박막트랜지스터의 패드부 및 제조방법
KR20040066135A (ko) * 2001-11-30 2004-07-23 모토로라 인코포레이티드 반도체 전력 소자 및 형성방법
KR20050046954A (ko) * 2003-11-15 2005-05-19 백홍구 고충진밀도 패시배이션 폴리머기판 유기이엘소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077214A (ko) * 2018-12-20 2020-06-30 전자부품연구원 소자실장방법
KR102338480B1 (ko) * 2018-12-20 2021-12-13 한국전자기술연구원 소자실장방법
KR20210029332A (ko) * 2019-09-05 2021-03-16 엘지디스플레이 주식회사 섬유형 박막 트랜지스터 및 그 제조 방법
KR102715240B1 (ko) * 2019-09-05 2024-10-11 엘지디스플레이 주식회사 섬유형 박막 트랜지스터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6808978B2 (en) Method for fabricating metal electrode with atomic layer deposition (ALD) in semiconductor device
KR101544198B1 (ko) 루테늄 막 형성 방법
JP4350318B2 (ja) 半導体素子のアルミニウム酸化膜形成方法
KR101379015B1 (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
JP2019509644A5 (ko)
JP2019508904A (ja) 相関電子材料デバイスの製作
WO2010101859A1 (en) Atomic layer deposition processes
US7030450B2 (en) Precursor for hafnium oxide layer and method for forming halnium oxide film using the precursor
WO2006134930A1 (ja) 半導体装置の製造方法、及び基板処理装置
KR102337530B1 (ko) 펄스형 박막 증착 방법
US20190058119A1 (en) Cem switching device
US8569105B2 (en) Passivating glue layer to improve amorphous carbon to metal adhesion
KR100720032B1 (ko) 폴리머를 기판으로 하는 소자의 접착층 형성방법
CN1737193B (zh) 利用氧化还原反应沉积贵金属电极的方法
KR20180118541A (ko) 박막 트랜지스터, 및 그 제조 방법
KR100794718B1 (ko) 엠아이엠 캐패시터 형성방법
KR100774444B1 (ko) 비휘발성 폴리머 메모리 소자의 특성을 향상시키기 위한수분투과 억제층 형성방법
KR20170002720A (ko) 투습 방지막과 그 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US20210066592A1 (en) Deposition Of Metal-Organic Oxide Films
KR20060010031A (ko) 원자층 증착법을 이용한 박막 형성 방법과 그 장치
WO2017009948A1 (ja) 原子層蒸着法によるルテニウム薄膜の形成方法
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR20100060615A (ko) 다원계 금속 산화물 박막 증착 방법
Gatineau et al. A New Liquid Precursor for Pure Ruthenium Depositions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee