KR20100060615A - 다원계 금속 산화물 박막 증착 방법 - Google Patents

다원계 금속 산화물 박막 증착 방법 Download PDF

Info

Publication number
KR20100060615A
KR20100060615A KR1020080119278A KR20080119278A KR20100060615A KR 20100060615 A KR20100060615 A KR 20100060615A KR 1020080119278 A KR1020080119278 A KR 1020080119278A KR 20080119278 A KR20080119278 A KR 20080119278A KR 20100060615 A KR20100060615 A KR 20100060615A
Authority
KR
South Korea
Prior art keywords
metal
reactor
thin film
wafer
source
Prior art date
Application number
KR1020080119278A
Other languages
English (en)
Other versions
KR101851275B1 (ko
Inventor
강현숙
Original Assignee
주식회사 아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이피에스 filed Critical 주식회사 아이피에스
Priority to KR1020080119278A priority Critical patent/KR101851275B1/ko
Publication of KR20100060615A publication Critical patent/KR20100060615A/ko
Application granted granted Critical
Publication of KR101851275B1 publication Critical patent/KR101851275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

종래에는 ALD(Atomic Layer Deposition) 방식으로 복합막을 증착하여 다원계 박막 형성시 다원자들의 조성과 두께가 일정한 복합막을 증착하기가 어려웠다. 이러한 문제를 해결하고자 본 발명에서는 ALD 방식으로 박막을 증착하기 전 웨이퍼에 박막 증착이 용이하도록 반응기 및 웨이퍼를 전처리하는 방법을 제안한다. 본 발명에 따른 다원계 금속 산화물 박막 증착 방법은, 반응기 내에 제1 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 웨이퍼 상에 제1 금속의 산화물을 형성하는 단계, 및 상기 반응기 내에 제2 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 상기 제1 금속의 산화물 상에 제2 금속의 산화물을 형성하는 단계로 이루어진 사이클(cycle)을 적어도 1회 반복하되, 상기 제1 금속의 산화물을 형성하는 단계 및 상기 제2 금속의 산화물을 형성하는 단계 중 적어도 어느 하나 전에 상기 반응기 내에 산소 원자 포함 가스 공급과 퍼지를 하여 상기 반응기 및 웨이퍼를 전처리하는 단계를 더 포함한다.

Description

다원계 금속 산화물 박막 증착 방법 {Method for depositing multiple metal system oxide thin film}
본 발명은 ALD(Atomic Layer Deposition) 방식을 이용하여 다원계 박막을 증착할 수 있는 ALD 다원계 박막 증착 방법에 관한 것으로서, 보다 상세하게는 SrRuO3, LaNiO3 등의 다원계 전도성 금속 산화물 박막 증착 방법에 관한 것이다.
현재 DRAM, FRAM, PRAM에 사용되는 물질은 대부분 SiO2, Al2O3, TiN 등과 같이 AxBy로 조성을 가진 2원계 물질이며, 이러한 2원계 물질은 CVD(Chemical Vapor Deposition) 또는 스퍼터(sputter) 방식으로 웨이퍼에 증착되고 있다. 최근 반도체 소자의 집적도가 높아지고 전기적인 특성이 더욱 좋아질 것이 요구됨에 따라, SrxTi1-xOy, TixAl1-xNy 등과 같이 AxByCz의 조성을 가진 3원계 물질이나 PbwZrxTiyOz, BrwSrxTiyO3 등과 같이 AwBxCyDz의 조성을 가진 4원계 물질로 박막을 형성하고자 하는 경우가 많이 발생되고 있다. 그러나, 3원계나 4원계 물질을 이용할 경우에는 원하는 조성의 박막 형성이 매우 어렵고, 주로 스퍼터 방식에 의존하여 웨이퍼에 증착 하고 있어 한계가 있다.
스퍼터 방식에서는 플라즈마 상태에서 아르곤 이온을 생성시키기 위해 고전압을 3원계 또는 4원계 물질로 이루어진 타켓(target)에 인가한 상태에서 아르곤 등의 비활성 가스를 진공챔버 내로 주입시킨다. 이 때, 아르곤 이온들은 타겟의 표면에 스퍼터되고 타겟의 원자들은 타겟의 표면으로부터 제거되어 웨이퍼 상에 적층된다. 이러한 스퍼터 방식은 웨이퍼와 접착성이 우수한 고순도 및 일정한 조성의 박막을 얻을 수 있다는 장점을 가지고 있으나, 100 nm 이하의 고집적 반도체 소자를 제조함에 있어서 단차도포성(step coverage)이 나빠 실제 반도체 소자 제작에 적용하기가 어려우며, 전체 박막 위에서 균일도를 확보하기가 매우 어려워 미세한 패턴을 위한 적용에는 한계가 있다.
CVD 방식은, 여러 종류의 소스 가스를 반응기 내부에 동시에 공존시켜 반응기 내부에서 기상 반응시킴으로써 웨이퍼 상에 박막이 증착되도록 하는 방법이다. 그러나 이러한 CVD 방식에 의하여도, 웨이퍼 상에 단차가 커질 경우 단차도포성이 나쁜 단점을 가지고 있으며, 웨이퍼 내부의 단차에 따라 조성이 다르게 형성되고, 오염물(particle)이 발생하기 쉽다는 단점을 가지고 있다.
예를 들어, 고집적화 및 소형화된 반도체 소자에서는 커패시터의 정전 용량을 확보하기 위해, 커패시터의 하부 전극(또는 스토리지 전극)을 실린더(cylinder), 핀(pin), 오목(concave) 구조 등 다양한 입체 구조로 형성하고, 커패시터의 유전막으로 고유전율(High-k) 또는 강유전(ferroelectric) 특성을 갖는 BST[(Ba, Sr)TiO3], PZT[(Pb, Zr)TiO3] 등 페로브스카이트 구조의 산화물 박막을 적용하고 있다. 그리고, 이러한 산화물 박막을 적용할 경우 전기적 특성 측면에서 커패시터의 하부 전극/상부 전극으로는 백금(Pt), 루테늄(Ru), 이리듐(Ir)과 같은 귀금속 이외에 SrRuO3, LaNiO3 등의 전도성 금속 산화물 박막을 이용하는 시도가 이루어지고 있다.
상술한 전도성 금속 산화물 박막 중 예컨대 SrRuO3의 CVD 방식 적용에 있어서는 Sr 소스와 Ru 소스의 분해온도(Sr 소스는 350℃ 이상, Ru 소스는 200℃ 이상)가 매우 달라 어려움이 있다. 따라서, SrRuO3 박막의 형성을 위해서는 특히 저온 공정에 의해 박막을 형성하기 위한 방법이 요구되고 있으며, 최근에는 단차도포성이 우수한 ALD 방식으로 형성하는 방법에 제안되어 있다.
ALD 방식에 의한 SrRuO3 박막 증착 방법은 반응기 내에 웨이퍼를 로딩시킨 후 웨이퍼 상에 Sr 소스를 흡착시키고 나서 산소원을 공급하여 상기 Sr 소스를 산화시킴으로써 SrO 박막을 증착한 다음, 그 위에 Ru 소스를 흡착시키고 나서 산소원을 공급하여 상기 Ru 소스를 산화시킴으로써 RuO 박막을 증착시켜, SrO / RuO의 적층 복합막을 형성하는 과정을 여러 번 반복하여 이루어진다.
그런데 각각의 소스의 인큐베이션 타임(incubation time), 하부막 의존성 등이 다르기 때문에 이러한 방식으로 조성이 일정한 박막을 재현하기는 어렵다. 특히 Ru 소스는 다른 소스에 비하여 인큐베이션 타임이 길고 하부막 의존성이 크며 증착 전의 반응기 조건에 민감하다. 예컨대 상기의 예에서와 같이 SrO / RuO의 복합막을 형성하여 SrRuO3의 박막을 구성할 때 산소원으로 O2를 사용할 경우에는 SrO 박막 위에 RuO 박막이 거의 성장하지 않는 특징을 갖고 있다. 그리고 SrO는 하부막 의존성이 약한 반면 RuO는 Si, Ta2O5 그리고 TEOS, BST 등 하부막 의존성이 달라 증착 속도 역시 다르다. 이와 같이 소스마다 가지고 있는 특성 차이에 따라 SrO와 RuO가 증착되는 속도가 달라 조성이 일정한 SrRuO3를 증착하기가 매우 어려운데, 상기의 예에서 산소원으로 O2를 사용한 경우 도 1과 같이 두께 및 조성에 있어서 재현성이 부족한 결과를 보인다.
따라서, Ru이 포함된 SrRuO3와 같은 다원계 금속 산화물 박막을 조성이 일정하게 재현할 수 있으면서 단차도포성이 높고 저온 공정이 가능한 방법이 요구된다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 다원계 금속 산화물 박막을 웨이퍼 상에 용이하게 증착시킬 수 있으며, 조성이 일정하고 단차도포성이 우수한 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 다원계 금속 산화물 박막 증착 방법은, 반응기 내에 제1 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지 를 하여 웨이퍼 상에 제1 금속의 산화물을 형성하는 단계, 및 상기 반응기 내에 제2 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 상기 제1 금속의 산화물 상에 제2 금속의 산화물을 형성하는 단계로 이루어진 사이클을 적어도 1회 반복하되, 상기 제1 금속의 산화물을 형성하는 단계 및 상기 제2 금속의 산화물을 형성하는 단계 중 적어도 어느 하나 전에 상기 반응기 내에 산소 원자 포함 가스 공급과 퍼지를 하여 상기 반응기 및 웨이퍼를 전처리하는 단계를 더 포함한다.
상기 산소 원자 포함 가스는 산소, H2O 및 오존 중에서 선택되는 어느 하나이거나 산소 플라즈마 및 H2O 플라즈마 중에서 선택되는 활성화 산소원일 수 있으며, 상기 산소 원자 포함 가스와 반응가스는 서로 동일할 수 있다. 상기 전처리하는 단계의 온도는 상기 제1 금속의 산화물을 형성하는 단계 및 상기 제2 금속의 산화물을 형성하는 단계의 온도와 동일할 수 있다.
바람직한 실시예에 있어서, 상기 제1 금속 및 제2 금속 중 어느 하나는 Ru이며, 상기 산소 원자 포함 가스 공급과 반응가스 공급 중 적어도 어느 하나 수행시 상기 반응기 내에 직접 고주파 전력을 인가하거나, 외부에서 플라즈마를 형성하고 상기 반응기 내로 유도할 수 있다.
본 발명에 따르면, ALD 방식으로 적층 복합막을 쌓아 다원계 금속 산화물 박막을 증착함에 있어 각 박막을 형성하기 전 웨이퍼에 막 증착이 용이하도록 반응기와 웨이퍼의 전처리를 수행하게 된다. 산소 원자 포함 가스를 이용한 전처리는 웨 이퍼에의 금속 소스의 흡착 효율을 증가시키고 반응기로부터는 잔류 및 증착된 막 성분을 제거하여 다음의 박막이 증착하기 좋은 상태로 만들어 준다. 이에 따라 SrRuO3와 같은 막을 조성 및 두께 재현성있게 증착할 수 있다.
또한, ALD 방식을 이용하므로 100 nm 이하 디자인 룰에 대응할 수 있는 단차도포성 및 우수한 두께 균일성을 갖는 우수한 전도성 금속 산화물 박막을 형성할 수 있다. 따라서, 이를 전극 물질로 사용하고 페로브스카이트 구조를 갖는 유전막(BST, PZT 등)을 이용하면 커패시터의 특성 향상을 구현할 수 있다.
이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
도 2는 본 발명에 따른 박막 증착 방법을 수행하는 박막 증착 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명에 따른 박막 증착 방법의 제1 실시예의 공정 시퀀스를 그래프로 도시한 도면이다.
먼저 도 2를 참조하면, 박막 증착 장치(1)는 반응기(10) 내의 웨이퍼(w) 상에 3원계 이상의 물질로 이루어진 박막을 증착하기 위한 것이다. 반응기(10)는 내 부공간을 가지며, 그 내부로 서로 다른 종류의 금속 소스, 퍼지 가스, 반응가스 및 전처리 가스로서 산소 원자 포함 가스를 유입할 수 있는 가스 공급 장치(20)가 구비된다. 가스 공급 장치(20)로부터 유입된 가스는 반응기(10) 내부 상단에 위치한 샤워헤드(30)를 통해 반응기(10) 내로 분사된다. 샤워헤드(30) 하방에 위치한 웨이퍼블럭(40)은 웨이퍼(w)를 안착시켜 지지하며 반응기(10) 내부에서 승강 가능하게 설치된다. 그리고, 반응기(10) 내부를 비워 소정 압력으로 유지하는 펌프(50)도 구비된다.
다음에 도 3을 더 참조하여 본 발명 제1 실시예를 설명한다.
먼저, 반응기(10) 내의 웨이퍼블럭(40) 상에 웨이퍼(w)를 안착시킨다. 이것은 로봇암(미도시)이 이송모듈(미도시)에서 웨이퍼(w)를 취출하여 반응기(10)로 유입시킨 후 웨이퍼블럭(40) 상에 안착시킴으로써 이루어진다. 이 단계에서, 웨이퍼블럭(40)은 웨이퍼(w)를 적절한 온도로 예열한다. 전처리하는 단계의 온도는 후속하는 막 형성 단계의 온도와 동일한 것이 공정 진행상 가장 바람직하지만, 필요에 따라 막 형성 단계의 온도보다 낮거나 높을 수 있다. 후속 공정에서 형성하는 막이 SrRuO3인 경우 전처리하는 단계의 온도는 막 형성 온도보다 낮거나 높은 범위인 250℃에서 600℃일 수 있다.
웨이퍼(w) 안착 후, 도 3에서와 같이 산소 원자 포함 가스를 공급하고 퍼지하여 반응기(10) 및 웨이퍼(w)를 전처리한다. 산소 원자 포함 가스는 산소, H2O 및 오존 중에서 선택되는 어느 하나이거나 산소 플라즈마 및 H2O 플라즈마 중에서 선택 되는 활성화 산소원일 수 있다. 이러한 산소 원자 포함 가스는 도 3에 도시한 바와 같이 소정 시간동안 공급을 유지하는 펄스 형식으로 공급하게 되며 이후 아르곤이나 질소와 같은 비활성 가스를 반응기(10)로 공급하여 퍼지를 진행한다. 또한, 퍼지시 퍼지 가스 공급이 아니라 펌프(50)에 의해 펌핑할 수도 있으며, 퍼지 시간은 0.1∼10초로 조절할 수 있다. 반응기(10)와 웨이퍼(w)에 대한 전처리는 후속 막 공정에서 웨이퍼(w)에의 금속 소스 흡착 효율을 증가시키고 반응기(10)로부터는 혹시 잔류할 수 있는 성분을 제거해내는 효과가 있다.
다음에, 반응기(10) 내에 제1 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 웨이퍼(w) 상에 제1 금속의 산화물을 형성한다. 즉, ALD 방식으로 제1 금속의 산화물을 형성하게 된다.
ALD 방식은 CVD 방식처럼 화학반응을 이용하는 증착법이지만 각각의 가스가 반응기 내에서 혼합되지 않고 한 개씩 펄스로 흘려진다는 점에서 구별된다. 즉, 제1 금속 소스와 반응가스의 반응을 이용하지만 먼저 제1 금속 소스만을 주입한다. 이 때 제1 금속 소스 분자가 웨이퍼(w) 상에 화학 흡착(chemical adsorption)된다. 반응기(10)에 잔류하거나 화학 흡착층 위로 물리 흡착된 제1 금속 소스는 이후 아르곤이나 질소와 같은 비활성가스로 퍼지해낸다. 물론, 퍼지 가스 공급이 아니라 펌프(50)에 의해 펌핑할 수도 있다. 이후 반응가스만을 주입하면, 제1 금속 소스와 반응가스 사이의 반응이 화학흡착된 제1 금속 소스가 있는 표면에서만 일어나 단원자층 박막이 증착된다. 이 때문에 어떠한 몰포로지(morphology)를 가진 표면이라 해도 100%의 단차도포성을 획득할 수 있게 된다. 제1 금속 소스 및 반응가스 의 반응 후에는 반응기(10)에 잔존하는 반응가스 및 반응부산물을 퍼지시킨다.
이 때 제1 금속으로는 예컨대 Sr을 선정하고 반응가스는 상기 산소 원자 포함 가스와 동일한 종류의 것을 사용하여, Sr 소스에 포함된 리간드는 연소 반응을 통해 CO2, H2O의 형태로 제거함과 동시에 중심의 Sr 원자를 산화시켜 SrO 막을 형성하도록 한다. 막 형성 전의 전처리 단계로 인해 Sr 소스의 웨이퍼(w) 흡착이 원활히 이루어져 SrO 막이 원활히 형성될 수 있다.
그런 다음, 다시 산소 원자 포함 가스를 공급하고 퍼지하여 반응기(10) 및 웨이퍼(w)를 다시 한번 전처리한다. 반응기(10)와 웨이퍼(w)에 대한 전처리는 웨이퍼(w)에의 다음 금속 소스 흡착 효율을 증가시키고 반응기(10)로부터는 잔류하거나 증착된 SrO 성분을 제거해내는 효과가 있다.
이어서, 반응기(10) 내에 제2 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 SrO와 같은 제1 금속의 산화물 상에 제2 금속의 산화물을 형성하도록 한다. 이 때의 반응가스도 상기 산소 원자 포함 가스와 동일한 종류의 것을 사용할 수 있다. 제2 금속으로 예컨대 Ru을 선정한 경우 이 단계에서 RuO 막이 형성되면서 웨이퍼(w) 상에는 SrO / RuO 복합막이 형성되고 이에 따라 SrRuO3의 한 층이 형성된다. 반응기(10)와 웨이퍼(w)에 대한 전처리를 실시하므로 RuO의 하부막 의존성이 개선되어 SrO 위에 Ru 소스의 흡착이 원활히 이루어져서 RuO 막이 균일하게 형성될 수 있다. 이와 같이 전처리를 실시함에 따라 다원자들의 조성과 두께가 일정한 복합막을 증착할 수가 있게 된다.
이렇게 본 실시예에서는 전처리 -> 제1 금속 산화물 형성 -> 전처리 -> 제2 금속 산화물 형성이 하나의 사이클을 이루게 되며, 원하는 두께의 다원계 박막이 증착될 때까지 이러한 사이클을 반복하게 된다.
한편, 전처리는 제1 금속 산화물 형성 단계나 제2 금속 산화물 형성 단계 중 적어도 어느 하나 전에 실시하면 되는데, 본 실시예의 변형예로서, 도 4에 도시한 바와 같이, 예컨대 전처리 -> 제1 금속 산화물 형성 -> 제2 금속 산화물 형성이 하나의 사이클을 이룰 수도 있고, 도 5에 도시한 바와 같이 제1 금속 산화물 형성 -> 전처리 -> 제2 금속 산화물 형성이 하나의 사이클을 이룰 수도 있다. 뿐만 아니라, 전처리가 사이클 안에는 포함되지 않은 채 제1 금속 산화물 형성 -> 제2 금속 산화물 형성이 하나의 사이클을 이루면서 필요에 따라 그 사이 사이에 전처리가 실시될 수도 있는 것이다.
한편 본 실시예에 있어서, 각 금속 소스의 공급시간은 0.1∼10초로 유지하는데, 그 이유는 흡착 반응 및 리간드 제거 반응이 충분히 일어나도록 하기 위함이며, 각 금속 소스 및 반응가스 공급 사이의 퍼지 시간은 0.1∼10초로 유지하는데 퍼지 시간은 길수록 유리하지만 주기 시간(cycle time)의 감소를 위하여 바람직하게 0.1∼10초로 유지한다.
한편, 도 3에 따른 박막 증착 방법은 Sr 소스와 Ru 소스의 공급 순서를 바꿔도 동일한 효과를 얻는다. 그리고, 본 발명은 하부막 의존성이 특히 큰 Ru을 포함하는 다른 종류의 다원계 박막에 적용 가능하며, 이 경우 Ru 소스의 공급 전에는 반드시 전처리 단계를 수행토록 하는 것이 Ru 소스의 하부막 의존성을 줄일 수 있 어 바람직하다. 본 발명은 또한 전도성을 갖는 금속 산화물 예컨대 LaNiO3 형성시에도 적용 가능하다.
도 6은 본 발명에 따른 박막 증착 방법의 제2 실시예의 공정 시퀀스를 그래프로 도시한 도면이다.
전처리 -> 제1 금속 산화물 형성 -> 전처리 -> 제2 금속 산화물 형성이 하나의 사이클을 이루게 됨은 제1 실시예와 동일하지만, 상기 산소 원자 포함 가스 공급과 반응가스 공급 수행시 도 6에 도시한 바와 같이 상기 반응기(10) 내에 플라즈마를 띄우는 것에 차이가 있다. 플라즈마는 반응기(10) 내에 직접 고주파 전력을 인가하는 다이렉트(direct) 플라즈마 방식이거나, 외부에서 플라즈마를 형성하고 상기 반응기(10) 내로 유도하는 리모트(remote) 플라즈마 방식일 수 있다.
플라즈마를 띄울 경우 상기 산소 원자 포함 가스로는 산소나 H2O를 공급하여 산소 플라즈마 또는 H2O 플라즈마와 같은 활성화 산소원을 만들어 이용하게 된다. 그리고 반응가스 또한 이러한 활성화 산소원이 될 수 있다. 활성화 산소원을 사용하는 경우 금속 소스의 리간드를 매우 낮은 온도에서 연소시킬 뿐만 아니라 중심 금속 원자를 산화시키는 것이 가능하며, 매우 높은 에너지를 갖고 있기 때문에 리간드 분해 반응의 온도를 크게 낮출 수 있다. 또한 활성화 산소를 이용하므로 전처리 효과에 있어서도 효율이 좋다.
도 7은 본 발명 제1 실시예에 따라 SrRuO3를 증착한 결과로서, Sr 조성과 Sr 세기, Ru 세기 및 두께가 일정하여 재현성있게 SrRuO3가 증착된 결과를 보여준다. 이는 전처리에 의해 각 금속 소스의 흡착 효율이 증가하고 반응기 분위기는 막 증착에 적합한 형태로 개선되었기 때문으로 이해된다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
도 1은 종래 ALD 방식으로 SrO / RuO 복합막을 증착한 경우 조성 및 두께 재현성을 보여주는 그래프이다.
도 2는 본 발명에 따른 다원계 금속 산화물 박막 증착 방법을 수행할 수 있는 박막 증착 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명에 따른 다원계 금속 산화물 박막 증착 방법의 제1 실시예의 공정 시퀀스를 그래프로 도시한 도면이다.
도 4는 본 발명에 따른 다원계 금속 산화물 박막 증착 방법의 변형예의 공정 시퀀스를 그래프로 도시한 도면이다.
도 5는 본 발명에 따른 다원계 금속 산화물 박막 증착 방법의 다른 변형예의 공정 시퀀스를 그래프로 도시한 도면이다.
도 6은 본 발명에 따른 다원계 금속 산화물 박막 증착 방법의 제2 실시예의 공정 시퀀스를 그래프로 도시한 도면이다.
도 7은 본 발명에 따른 방법으로 SrO / RuO 복합막을 증착한 경우 조성 및 두께 재현성을 보여주는 그래프이다.
<도면의 주요부분에 대한 부호 설명>
1...박막 증착 장치 10...반응기 w...웨이퍼
20...가스 공급 장치 30...샤워헤드 40...웨이퍼블럭
50...펌프

Claims (6)

  1. 반응기 내에 제1 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 웨이퍼 상에 제1 금속의 산화물을 형성하는 단계; 및
    상기 반응기 내에 제2 금속 소스 공급과 퍼지, 반응가스 공급과 퍼지를 하여 상기 제1 금속의 산화물 상에 제2 금속의 산화물을 형성하는 단계로 이루어진 사이클을 적어도 1회 반복하되,
    상기 제1 금속의 산화물을 형성하는 단계 및 상기 제2 금속의 산화물을 형성하는 단계 중 적어도 어느 하나 전에 상기 반응기 내에 산소 원자 포함 가스 공급과 퍼지를 하여 상기 반응기 및 웨이퍼를 전처리하는 단계를 더 포함하는 것을 특징으로 하는 다원계 금속 산화물 박막 증착 방법.
  2. 제1항에 있어서, 상기 산소 원자 포함 가스는 산소, H2O 및 오존 중에서 선택되는 어느 하나이거나 산소 플라즈마 및 H2O 플라즈마 중에서 선택되는 활성화 산소원인 것을 특징으로 하는 다원계 금속 산화물 박막 증착 방법.
  3. 제1항에 있어서, 상기 전처리하는 단계의 온도는 상기 제1 금속의 산화물을 형성하는 단계 및 상기 제2 금속의 산화물을 형성하는 단계의 온도와 동일한 것을 특징으로 하는 다원계 금속 산화물 박막 증착 방법.
  4. 제1항에 있어서, 상기 제1 금속 및 제2 금속 중 어느 하나는 Ru인 것을 특징으로 하는 다원계 금속 산화물 박막 증착 방법.
  5. 제1항에 있어서, 상기 산소 원자 포함 가스 공급과 반응가스 공급 중 적어도 어느 하나 수행시 상기 반응기 내에 직접 고주파 전력을 인가하거나, 외부에서 플라즈마를 형성하고 상기 반응기 내로 유도하는 것을 특징으로 하는 다원계 금속 산화물 박막 증착 방법.
  6. 제2항에 있어서, 상기 산소 원자 포함 가스와 반응가스는 서로 동일한 것을 특징으로 하는 다원계 금속 산화물 박막 증착 방법.
KR1020080119278A 2008-11-28 2008-11-28 다원계 금속 산화물 박막 증착 방법 KR101851275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080119278A KR101851275B1 (ko) 2008-11-28 2008-11-28 다원계 금속 산화물 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080119278A KR101851275B1 (ko) 2008-11-28 2008-11-28 다원계 금속 산화물 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20100060615A true KR20100060615A (ko) 2010-06-07
KR101851275B1 KR101851275B1 (ko) 2018-04-24

Family

ID=42361508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080119278A KR101851275B1 (ko) 2008-11-28 2008-11-28 다원계 금속 산화물 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR101851275B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130030739A (ko) * 2011-09-19 2013-03-27 에이에스엠 인터내셔널 엔.브이. 복합막을 위한 나노층 퇴적 공정
WO2020138975A1 (ko) * 2018-12-26 2020-07-02 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4914536B2 (ja) * 2001-02-28 2012-04-11 東京エレクトロン株式会社 酸化膜形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130030739A (ko) * 2011-09-19 2013-03-27 에이에스엠 인터내셔널 엔.브이. 복합막을 위한 나노층 퇴적 공정
WO2020138975A1 (ko) * 2018-12-26 2020-07-02 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
US20210273158A1 (en) * 2018-12-26 2021-09-02 Industry-University Cooperation Foundation Hanyang University Erica Campus Memory device and manufacturing method therefor
US12010929B2 (en) * 2018-12-26 2024-06-11 Industry-University Cooperation Foundation Hanyang University Erica Campus Memory device and manufacturing method therefor

Also Published As

Publication number Publication date
KR101851275B1 (ko) 2018-04-24

Similar Documents

Publication Publication Date Title
KR100975268B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP4813480B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US6808978B2 (en) Method for fabricating metal electrode with atomic layer deposition (ALD) in semiconductor device
KR101544198B1 (ko) 루테늄 막 형성 방법
JP3670628B2 (ja) 成膜方法、成膜装置、および半導体装置の製造方法
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100672766B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2000160342A (ja) 薄膜製造方法
US20070287248A1 (en) Method for manufacturing capacity element, method for manufacturing semiconductor device and semiconductor-manufacturing apparatus
US7524766B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
KR20100060615A (ko) 다원계 금속 산화물 박막 증착 방법
KR100393209B1 (ko) 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
KR100443350B1 (ko) 스트론튬루테늄산화물의 단원자층 증착 방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
US7229917B2 (en) Film formation method and apparatus for semiconductor process
US20060040486A1 (en) Method of depositing noble metal electrode using oxidation-reduction reaction
WO2017009947A1 (ja) 原子層蒸着法によるルテニウム薄膜の形成方法
JP2008205325A (ja) 半導体装置の製造方法、及び基板処理装置
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2005206874A (ja) イリジウム含有膜形成材料及びイリジウム含有膜の製造方法
KR20030002045A (ko) 금속막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100530008B1 (ko) Ｒｕ 박막 증착방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
N231 Notification of change of applicant
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001345; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160302

Effective date: 20180131

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant