CN102652347B - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN102652347B
CN102652347B CN201080056111.4A CN201080056111A CN102652347B CN 102652347 B CN102652347 B CN 102652347B CN 201080056111 A CN201080056111 A CN 201080056111A CN 102652347 B CN102652347 B CN 102652347B
Authority
CN
China
Prior art keywords
wafer
bonded wafer
mentioned
pedestal
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080056111.4A
Other languages
English (en)
Other versions
CN102652347A (zh
Inventor
冈哲史
阿贺浩司
加藤正弘
能登宣彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN102652347A publication Critical patent/CN102652347A/zh
Application granted granted Critical
Publication of CN102652347B publication Critical patent/CN102652347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明是一种贴合晶片的制造方法，所述方法对通过离子注入剥离法制造而成的贴合晶片，在含有氢或氯化氢的环境中，施行将薄膜的表面平坦化的热处理，其中，所述贴合晶片的制造方法的特征在于：将在平坦化热处理时所使用的基座的表面，预先利用硅膜进行包覆，该基座是用以载置上述贴合晶片。由此，可提供一种贴合晶片的制造方法，针对离子注入剥离法，即便进行用以将剥离后的贴合晶片的薄膜表面平坦化的热处理时，也能得到一种贴合晶片，该贴合晶片具有膜厚度均匀性优良的薄膜。

Description

贴合晶片的制造方法
技术领域
本发明涉及一种使用离子注入剥离法来进行的贴合晶片的制造方法。
背景技术
在贴合晶片的制造方法中，将2片晶片贴合后，作为将其中一方的晶片薄膜化的方法，已知一般有利用磨削、研磨来进行的方法与离子注入剥离法(SMART CUT(注册商标))。
利用磨削、研磨来进行的方法，具体来说，例如将2片硅晶片直接或经由氧化膜且不使用黏合剂而结合在一起，然后，通过热处理(1000～1200℃)来提高结合强度后，将其中一方的晶片磨削、研磨而薄膜化的方法，本方法的优点是绝缘层上覆硅(SOI)层的结晶性和埋入氧化膜的可靠性，与通常的硅晶片相同程度。又，缺点是SOI层的膜厚度均匀性有限度(顶多±0.3μm左右)、以及因为每制造1片绝缘层上覆硅(SOI)晶片便必须使用2片硅晶片，致使成本高。
另一方面，离子注入剥离法，具体来说，例如对2片硅晶片的至少一方的晶片(接合晶片)的一主面，离子注入氢离子、稀有气体的至少一种类的气体离子，在晶片内部形成离子注入层(剥离层)后，将该经离子注入的面与另一方的硅晶片(基底晶片)的一主面直接或经由氧化膜而使两者黏合，随后，施加300℃以上的热处理，并以离子注入层为界，将接合晶片分离的方法。此离子注入剥离法，例如具有以下的优点，即：能容易地制造出具有±10nm以下的SOI层膜厚度均匀性的薄膜SOI晶片；以及能多次再利用剥离后的接合晶片，来谋求降低成本。然而，因为刚剥离后的SOI晶片表面是粗糙不平，无法直接将这种状态的晶片作为器件制造用基板来使用，所以需要追加用以平坦化的工序。
作为平坦化处理，已知通常有通过CMP(化学机械研磨；ChemicalMechanical Polishing)而实行的平坦化、通过在惰性气体环境中的高温热处理而实行的平坦化、或是通过在氢或氯化氢气体环境中的热处理而实行的平坦化，但是就降低成本而言，认为在氢或氯化氢气体环境中进行平坦化热处理的方法是最有利的方法(专利文献1)。
详述上述在氢或氯化氢气体环境中的平坦化热处理，例如，使用单晶硅晶片并通过离子注入剥离法来制造贴合晶片的情况，如图2所示，将接合晶片11的形成有离子注入层12的表面与基底晶片13的表面，经由氧化膜14贴合后(图2(a))，以离子注入层12为界来使接合晶片11剥离，由此来制造出一种贴合晶片16，此贴合晶片16在基底晶片13上具有硅薄膜(SOI层)15(图2(b))。然后，为了改善剥离后的硅薄膜的粗糙度，在含有氢或氯化氢的环境中，使用单片式外延层成长用反应器等，对剥离后的贴合晶片16进行热处理(以下，也称为气体蚀刻)(图2(c))。
但是，此方法是一边蚀刻SOI层一边进行平坦化的方法，会有SOI层的膜厚度在晶片周边部较薄而在中心部较厚这样的均匀性分布变差的问题。如此，若薄膜(SOI层)的膜厚度均匀性差，则器件特性会产生偏差，所以被要求提升贴合晶片的膜厚度均匀性。
[现有技术文献]
(专利文献)
专利文献1：日本特开2000-30995号公报
发明内容
本发明是鉴于上述情形而完成，目的在于提供一种贴合晶片的制造方法，针对离子注入剥离法，即便在进行用以将剥离后的贴合晶片的薄膜表面平坦化的热处理后，也能得到一种贴合晶片，此贴合晶片具有膜厚度均匀性优良的薄膜。
为了解决上述课题，若依照本发明，提供一种贴合晶片的制造方法，所述方法是先从接合晶片的表面离子注入氢离子、稀有气体离子中的至少一种类的气体离子而形成离子注入层，然后直接或经由氧化膜来贴合上述接合晶片的离子注入后的表面与基底晶片的表面后，以上述离子注入层为界来使接合晶片剥离，由此来制造出在上述基底晶片上具有薄膜的贴合晶片，随后，在含有氢或氯化氢的环境中，对该贴合晶片施行将上述薄膜的表面平坦化的热处理，其中，所述贴合晶片的制造方法的特征在于：
将在上述平坦化热处理时所使用的基座的表面，预先利用硅膜进行包覆，该基座是用以载置上述贴合晶片。
如此，针对离子注入剥离法，在含有氢或氯化氢的环境中进行热处理之前，该热处理是用以将剥离后的贴合晶片的薄膜表面平坦化，通过预先将基座的表面，利用硅膜进行包覆，该基座是用以载置贴合晶片，随后，将贴合晶片载置在该基座上来施行平坦化热处理时，能抑制贴合晶片周边部的蚀刻，而能进行膜厚度均匀性优良的平坦化热处理，可制造出一种高平坦度的贴合晶片。
又，作为上述接合晶片及上述基底晶片，能使用单晶硅晶片。
如此，作为上述接合晶片及上述基底晶片，能使用单晶硅晶片，而能制造出一种贴合晶片，此贴合晶片具有膜厚度均匀性优良的硅薄膜。
又，较优选是：将要包覆在上述基座上的硅膜，包覆在基座上的除了会与上述贴合晶片的背面接触的区域以外的表面上。
如此，利用将要包覆在基座上的硅膜，包覆在基座上的除了会与贴合晶片的背面接触的区域以外的表面上，因为硅膜不会接触贴合晶片的背面，能抑制在平坦化热处理后的贴合晶片背面产生突起物的情况，而能得到一种贴合晶片，此贴合晶片的薄膜的膜厚度均匀性良好且可抑制背面突起物的发生。
又，较优选是：基座上的除了会与上述贴合晶片的背面接触的区域以外的表面上的硅膜的包覆，是利用先在上述基座上载置挡片(dummy wafer)，然后利用上述硅膜来包覆该基座的表面后，将上述挡片暂时取出来进行。
如此，利用先在基座上载置挡片，然后利用硅膜来包覆该基座的表面后，将挡片暂时取出，便能在基座上的除了会与贴合晶片的背面接触的区域以外的表面上，预先包覆硅膜。
又，较优选是在已进行上述平坦化热处理后的贴合晶片的薄膜上，使外延层成长。
如此，使用本发明的贴合晶片的制造方法，在已均匀地平坦化的贴合晶片的薄膜上，使外延层成长时，能得到膜厚度均匀性优良的外延层，而能制造出一种贴合晶片，此贴合晶片具有使用离子注入剥离法而作成的厚SOI层等。
如以上说明，针对离子注入剥离法，在剥离后为了将薄膜表面平坦化而进行的热处理中所使用的基座的表面(该基座是用以载置贴合晶片)，通过预先利用硅膜来包覆基座的表面，在平坦化热处理时，可抑制贴合晶片周边部的蚀刻，而能制造出一种贴合晶片，此贴合晶片具有膜厚度均匀性优良的薄膜。又，通过将包覆在基座上的硅膜，包覆在基座上的除了会与贴合晶片的背面接触的区域以外的表面上，因为硅膜不会接触贴合晶片的背面，能抑制在平坦化热处理后的贴合晶片背面产生突起物的情况。
附图说明
图1是显示本发明的贴合晶片的制造方法的说明图。
图2是显示先前的贴合晶片的制造方法的说明图。
图3是贴合晶片的背面的突起物的产生机理的说明图。
图4是在实施例1中的(a)平坦化热处理后的膜厚度分布(平面图、A-A’剖面图、B-B’剖面图)、及(b)SOI晶片背面的突起物的观察图。
图5是在实施例2中的(a)平坦化热处理后的膜厚度分布(平面图、A-A’剖面图、B-B’剖面图)、及(b)SOI晶片背面的突起物的观察图。
图6是在比较例中的平坦化热处理后的膜厚度分布。
具体实施方式
如上所述，先前为了改善利用离子注入剥离法制造出来的剥离后的硅薄膜(SOI层)的粗糙度，若在含有氢或氯化氢的环境中，施行将硅薄膜的表面平坦化的热处理时，则有硅薄膜的膜厚度在晶片周边部较薄而在中心部较厚这样的均匀性分布变差的问题。因此，要求一种贴合晶片的制造方法，此制造方法能得到膜厚度均匀性优良的薄膜。
因此，本发明人进行专心研讨后的结果，发现：针对离子注入剥离法，通过预先利用硅膜来包覆基座的表面，该基座是使用于用以将剥离后的薄膜表面平坦化的热处理，随后，将贴合晶片载置在该基座上，而在进行平坦化热处理时，能抑制贴合晶片周边部的蚀刻，并能进行膜厚度均匀性优良的平坦化热处理。
以下，关于本发明的贴合晶片的制造方法，作为实施方式的一个例子，一边参照图1一边详细地说明，但是本发明并未限定于此例子。
首先，作为接合晶片1和基底晶片3，例如准备2片单晶硅晶片的裸晶片，并从接合晶片1的表面，离子注入氢离子、稀有气体中的至少一种类的气体离子而形成离子注入层2，并将接合晶片1的经离子注入的表面与基底晶片3的表面，经由氧化膜4来进行贴合(图1(a))。
此处，作为接合晶片材料，并未限定于单晶硅，也能使用SiGe结晶或化合物半导体等，作为基底晶片材料，除了单晶硅等的半导体材料以外，也能使用石英等的绝缘性基材。
又，在接合晶片1中形成离子注入层2时，能适当地选择注入能量、注入剂量、注入温度等的其他的离子注入条件，来得到规定厚度的薄膜。
又，在图1(a)中，是经由氧化膜4来贴合接合晶片1与基底晶片3，但是在本发明的贴合晶片的制造方法中，也可以不经由氧化膜4而作直接贴合。经由氧化膜4来作贴合的情况，可预先在接合晶片1或基底晶片3的其中一方形成氧化膜4，也可在两晶片上形成。
随后，以离子注入层2为界来使接合晶片剥离，由此，便可制造出一种贴合晶片6，此贴合晶片6在基底晶片3上具有薄膜5(图1(b))。此剥离并没有特别限定，例如能通过在氩(Ar)等的惰性气体环境下，于约300～1100℃左右施行热处理来进行。
又，在贴合接合晶片1与基底晶片3之前，也可对任一方或双方的晶片的贴合面施行等离子处理来提高接合强度，由此，能在省略剥离热处理的情况下，进行机械性地剥离。
随后，基座8，已预先利用硅膜7来包覆表面，而在此基座8上，载置贴合晶片6，然后在含有氢或氯化氢的环境中，施行将薄膜5的表面平坦化的热处理(图1(c))。
如此，利用在平坦化热处理前，预先在基座8的表面包覆硅膜7，可抑制贴合晶片6的周边部的蚀刻，而能成为一种蚀刻，此蚀刻在平坦化热处理后可得到膜厚度均匀性良好的薄膜5。
另外，硅膜的包覆，能使用硅烷、三氯硅烷或二氯硅烷等的气体来进行。
又，依照基座的表面形状，贴合晶片背面的温度比基座低时，如图3(a)所示，起因于硅膜的活性化能量的不同(在低温侧进行沉积(堆积)反应)，如图3(b)所示，在将贴合晶片23载置于已包覆硅膜21后的基座22上来施行平坦化热处理时，会有所包覆的硅被蚀刻而移动至贴合晶片23的背面且再沉积(堆积)，并形成了反映出基座的表面形状的突起物24的情形。
因此，利用预先将要包覆于基座上的硅膜，包覆在基座上的除了会与贴合晶片的背面接触的区域以外的表面上，也即，以硅膜与贴合晶片不会接触的方式，预先包覆硅膜，由此，在平坦化热处理时，能防止在贴合晶片背面产生反映出基座的表面形状的突起物，而能抑制在器件工序的光刻步骤中发生聚焦不良的情况。
如此，为了在基座上的除了会与贴合晶片的背面接触的区域以外的表面上包覆硅膜，如图1所示，能以下述方式来进行，即，先将挡片(仿真晶片)9载置在基座8上，然后利用硅膜7来包覆该基座8的表面(图1(c’-1))，随后，将挡片9暂时取出(图1(c’-2))。
如此，若使用挡片，能制造出一种基座，此基座在要载置贴合晶片的区域没有硅膜。利用将贴合晶片6载置在该基座上，并施行将薄膜5的表面平坦化的热处理(图1(c’-3))，便能制造出一种贴合晶片6，此贴合晶片6的薄膜5的膜厚度均匀性良好且在该贴合晶片6的背面不会产生突起物。
又，为了提升在含有氢或氯化氢的环境中的平坦化热处理的生产性，较优选是：先使用挡片9来进行硅膜7的包覆，然后取出挡片9，之后，连续地对多数片贴合晶片6进行平坦化热处理，当硅膜7的效果消失时，便使用挡片9，再次对基座8包覆硅膜7，继而，连续地对多数片贴合晶片6进行平坦化热处理。
平坦化热处理后，能在所得到的贴合晶片6的薄膜5上，使外延层成长，根据使用本发明的贴合晶片的制造方法所制造的贴合晶片，能得到膜厚度均匀性优良的外延层。因此，能制造出一种贴合晶片，此贴合晶片具有均匀的膜厚度且比较厚的SOI层等的薄膜。
[实施例]
以下，显示实施例与比较例来具体地说明本发明，但是本发明并未限定这些例子。
(实施例1、实施例2、比较例)
准备2片直径300mm的单晶硅晶片，并通过氢离子注入剥离法来制造一种SOI晶片，此SOI晶片的SOI层的厚度为250nm、氧化膜层为300nm。随后，施行平坦化热处理，但是在该平坦化热处理之前，如下述表1所示，在实施例1中，是在平坦化热处理时所使用的基座的整个表面(该基座用以载置SOI晶片)，预先包覆硅膜；在实施例2中，是在基座上的除了会与SOI晶片的背面接触的区域以外的表面上，预先包覆有硅膜。比较例是在基座上不进行包覆硅膜。
实施例1及实施例2的硅膜的包覆，是利用以下条件来进行。
温度：1080℃
气体流量：二氯硅烷450sccm、H253slm
时间：3分钟
随后，在以上述方式准备的实施例及比较例所使用的基座上，载置上述SOI晶片，并利用以下所示的条件来进行平坦化热处理。各SOI晶片的蚀刻量是如表1所示。
温度：1050℃
气体流量：HCl 400sccm、H2 55slm
时间：7分钟
将平坦化热处理后的膜厚度均匀性(将平坦化热处理后的SOI膜厚度的峰谷(Peak-Valley(P-V))值除以蚀刻量而得的值(%))、SOI晶片背面有无突起，同时显示在下述表1。又，将实施例1的平坦化热处理后的膜厚度分布及SOI晶片的背面的观察图(2mm平方)，各自显示在图4(a)及图4(b)。同样地，将实施例2的平坦化热处理后的膜厚度分布及SOI晶片的背面的观察图(2mm平方)，各自显示在图5(a)及图5(b)。又，将比较例的平坦化热处理后的膜厚度分布显示在图6。
此时，SOI膜厚度分布是使用ADE公司制造的AcuMap，背面的观察是使用WYKO公司制造的非接触表面形状测定器来测定。而且，在图4(a)、图5(a)、图6的剖面图中，膜厚度方向的刻度，关于图4(a)、图5(a)，是使用大致相同的尺度，相对于此，图6是使用图4(a)、图5(a)的约4倍的尺度。
在实施例1及实施例2中，于平坦化热处理后，使外延层成长(温度：1080℃、气体流量：二氯硅烷450sccm、H2 53slm、时间：3分钟、外延层膜厚度：3μm)。将外延成长后的膜厚度分布结果，表示于表1中。
表1
根据上述表1的结果及图4～图6，得知：利用在平坦化热处理前，预先以硅膜来包覆基座的表面，可显著地改善膜厚度均匀性。进而，如实施例2所示，利用将硅膜包覆在基座上的除了会与贴合晶片的背面接触的区域以外的表面上，能防止在平坦化热处理中的贴合晶片背面产生突起物。又，在实施例1及实施例2中，能制造出一种膜厚度均匀性优良的外延晶片。
另外，本发明并未限定于上述实施方式。上述实施方式是例示性，凡是具有与本发明的权利要求所记载的技术思想实质上相同构成，且达成相同作用效果，都被包含在本发明的技术范围内。

Claims (5)

1.一种贴合晶片的制造方法，所述方法是先从接合晶片的表面离子注入氢离子、稀有气体离子中的至少一种类的气体离子而形成离子注入层，然后直接或经由氧化膜来贴合上述接合晶片的离子注入后的表面与基底晶片的表面后，以上述离子注入层为界来使接合晶片剥离，由此，来制造出在上述基底晶片上具有薄膜的贴合晶片，随后，在含有氢或氯化氢的环境中，对该贴合晶片施行将上述薄膜的表面平坦化的热处理，其中，所述贴合晶片的制造方法的特征在于，
将在上述平坦化热处理时所使用的基座的表面，预先利用硅膜进行包覆，该基座是用来载置上述贴合晶片，
将要包覆在上述基座上的硅膜包覆在基座上的除了会与上述贴合晶片的背面接触的区域以外的表面上。
2.如权利要求1所述的贴合晶片的制造方法，其中，
作为上述接合晶片及上述基底晶片是使用单晶硅晶片。
3.如权利要求1所述的贴合晶片的制造方法，其中，
基座上的除了会与上述贴合晶片的背面接触的区域以外的表面上的硅膜的包覆，是利用先在上述基座上载置挡片，然后利用上述硅膜来包覆该基座的表面后，将前述挡片暂时取出来进行。
4.如权利要求2所述的贴合晶片的制造方法，其中，
基座上的除了会与上述贴合晶片的背面接触的区域以外的表面上的硅膜的包覆，是利用先在上述基座上载置挡片，然后利用上述硅膜来包覆该基座的表面后，将前述挡片暂时取出来进行。
5.如权利要求1至4中任一项所述的贴合晶片的制造方法，其中，
在已进行上述平坦化热处理后的贴合晶片的薄膜上，使外延层成长。
CN201080056111.4A 2010-01-12 2010-11-18 贴合晶片的制造方法 Active CN102652347B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-004271 2010-01-12
JP2010004271A JP5521561B2 (ja) 2010-01-12 2010-01-12 貼り合わせウェーハの製造方法
PCT/JP2010/006754 WO2011086628A1 (ja) 2010-01-12 2010-11-18 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN102652347A CN102652347A (zh) 2012-08-29
CN102652347B true CN102652347B (zh) 2015-07-01

Family

ID=44303935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056111.4A Active CN102652347B (zh) 2010-01-12 2010-11-18 贴合晶片的制造方法

Country Status (7)

Country Link
US (1) US8691665B2 (zh)
EP (1) EP2525390B1 (zh)
JP (1) JP5521561B2 (zh)
KR (1) KR101722401B1 (zh)
CN (1) CN102652347B (zh)
TW (1) TWI493608B (zh)
WO (1) WO2011086628A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
TWI533401B (zh) * 2013-08-29 2016-05-11 Bridgestone Corp 晶座
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
US9741685B2 (en) * 2015-08-07 2017-08-22 Lam Research Corporation Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN112243967B (zh) * 2020-09-10 2022-04-05 浙江省海洋水产研究所 一种具有间隙抖动诱捕的鱿钓机结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
CN1592970A (zh) * 2001-11-27 2005-03-09 信越半导体株式会社 贴合晶片的制造方法
CN100508134C (zh) * 2003-11-19 2009-07-01 东京毅力科创株式会社 等离子体处理方法以及等离子体处理装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
US4247859A (en) * 1974-11-29 1981-01-27 Westinghouse Electric Corp. Epitaxially grown silicon layers with relatively long minority carrier lifetimes
US4186684A (en) * 1977-06-01 1980-02-05 Ralph Gorman Apparatus for vapor deposition of materials
US20030049372A1 (en) * 1997-08-11 2003-03-13 Cook Robert C. High rate deposition at low pressures in a small batch reactor
US6217724B1 (en) * 1998-02-11 2001-04-17 Silicon General Corporation Coated platen design for plasma immersion ion implantation
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2001068424A (ja) 1999-08-27 2001-03-16 Taiheiyo Cement Corp 半導体熱処理装置用材料及びその製造方法
US6277194B1 (en) * 1999-10-21 2001-08-21 Applied Materials, Inc. Method for in-situ cleaning of surfaces in a substrate processing chamber
JP3758579B2 (ja) * 2002-01-23 2006-03-22 信越半導体株式会社 熱処理装置および熱処理方法
JP2004053515A (ja) 2002-07-23 2004-02-19 Yaskawa Electric Corp エンコーダの逓倍回路
US7022192B2 (en) * 2002-09-04 2006-04-04 Tokyo Electron Limited Semiconductor wafer susceptor
US6774040B2 (en) 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6749684B1 (en) * 2003-06-10 2004-06-15 International Business Machines Corporation Method for improving CVD film quality utilizing polysilicon getterer
JP4599816B2 (ja) * 2003-08-01 2010-12-15 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
KR100852975B1 (ko) * 2004-08-06 2008-08-19 가부시키가이샤 히다치 고쿠사이 덴키 열처리 장치 및 기판의 제조 방법
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP2008078427A (ja) * 2006-09-22 2008-04-03 Hitachi Kokusai Electric Inc 熱処理装置
JP4636110B2 (ja) 2008-04-10 2011-02-23 信越半導体株式会社 Ｓｏｉ基板の製造方法
US20100024840A1 (en) * 2008-07-29 2010-02-04 Chang-Lin Hsieh Chamber plasma-cleaning process scheme
JP5472308B2 (ja) * 2009-09-17 2014-04-16 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法および製造装置
DE102010006725B4 (de) * 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
CN1592970A (zh) * 2001-11-27 2005-03-09 信越半导体株式会社 贴合晶片的制造方法
CN100508134C (zh) * 2003-11-19 2009-07-01 东京毅力科创株式会社 等离子体处理方法以及等离子体处理装置

Also Published As

Publication number Publication date
WO2011086628A1 (ja) 2011-07-21
CN102652347A (zh) 2012-08-29
TWI493608B (zh) 2015-07-21
EP2525390A4 (en) 2013-07-03
EP2525390B1 (en) 2016-05-11
KR101722401B1 (ko) 2017-04-03
US20120244679A1 (en) 2012-09-27
KR20120112533A (ko) 2012-10-11
US8691665B2 (en) 2014-04-08
JP2011146438A (ja) 2011-07-28
EP2525390A1 (en) 2012-11-21
JP5521561B2 (ja) 2014-06-18
TW201131625A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
CN102652347B (zh) 贴合晶片的制造方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
TWI795293B (zh) 工程基板結構
JP5544986B2 (ja) 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
TWI693640B (zh) 使半導體表面平整之製造方法
KR20000011406A (ko) Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼
CN109314040B (zh) 贴合式soi晶圆的制造方法
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
US7910455B2 (en) Method for producing SOI wafer
EP2579296A1 (en) Method for manufacturing bonded wafer
EP3309819B1 (en) Bonded soi wafer manufacturing method
US7695564B1 (en) Thermal management substrate
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP2012059889A (ja) 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
JPH11195774A (ja) 半導体基板の作成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant