TWI493608B - Method of manufacturing wafers - Google Patents
Method of manufacturing wafers Download PDFInfo
- Publication number
- TWI493608B TWI493608B TW099141806A TW99141806A TWI493608B TW I493608 B TWI493608 B TW I493608B TW 099141806 A TW099141806 A TW 099141806A TW 99141806 A TW99141806 A TW 99141806A TW I493608 B TWI493608 B TW I493608B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- bonded wafer
- film
- bonded
- heat treatment
- Prior art date
Links
- 235000012431 wafers Nutrition 0.000 title claims description 164
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 51
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 39
- 229910052707 ruthenium Inorganic materials 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 11
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 11
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- -1 hydrogen ions Chemical class 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 105
- 238000005530 etching Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 210000003785 decidua Anatomy 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229960001701 chloroform Drugs 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
本發明是關於一種使用離子植入剝離法來進行的貼合晶圓的製造方法。
在貼合晶圓的製造方法中，將2片晶圓貼合後，作為將其中一方的晶圓薄膜化的方法，已知一般有利用磨削、研磨來進行的方法與離子植入剝離法(SMART CUT(註冊商標))。
利用磨削、研磨來進行的方法，具體來說，例如將2片矽晶圓直接或經由氧化膜且不使用黏合劑而接合在一起，然後，藉由熱處理(1000～1200℃)來提高接合強度後，將一方的晶圓磨削、研磨而薄膜化的方法，本手法的優點是SOI層的結晶性和埋入氧化膜的信賴性，與通常的矽晶圓相同程度，又，缺點是SOI層的膜厚度均勻性有限度(頂多±0.3μm左右)、以及因為每製造1片SOI晶圓便必須使用2片矽晶圓，致使成本高。
另一方面，離子植入剝離法，具體來說，例如對2片矽晶圓的至少一方的晶圓(接合晶圓)的一主面，離子注入氫離子、稀有氣體的至少一種類的氣體離子，使其在晶圓內部形成離子植入層(剝離層)後，將該經離子植入的面與另一方的矽晶圓(基體晶圓)的一主面直接或經由氧化膜而使其黏合，隨後，施加300℃以上的熱處理，並以離子植入層為界，將接合晶圓分離的方法。此離子植入剝離法，例如具有以下的優點，亦即：能容易地製造出具有±10nm以下的SOI層膜厚度均勻性的薄膜SOI晶圓；以及能複數次再利用剝離後的接合晶圓，來謀求降低成本。然而，因為剛剝離後的SOI晶圓表面是粗糙不平，該狀態無法直接作為元件製造用基板來使用，所以需要追加用以平坦化的製程。
作為平坦化處理，已知通常有藉由CMP(化學機械研磨；Chemical Mechanical Polishing)而實行的平坦化、藉由在惰性氣體氣氛中的高溫熱處理而實行的平坦化、或是藉由在氫或氯化氫氣體氣氛中的熱處理而實行的平坦化，但是就降低成本而言，認為在氫或氯化氫氣體氣氛中進行平坦化熱處理的方法是最有利的方法(專利文獻1)。
詳述上述在氫或氯化氫氣體氣氛中的平坦化熱處理，例如，使用單晶矽晶圓並藉由離子植入剝離法來製造貼合晶圓的情況，如第2圖所示，將接合晶圓11的形成有離子植入層12的表面與基體晶圓13的表面，經由氧化膜14貼合後(第2圖(a))，藉由以離子植入層12為界來使接合晶圓11剝離，製造出一種在基體晶圓13上具有矽薄膜(SOI層)15之貼合晶圓16(第2圖(b))。然後，為了改善剝離後的矽薄膜的粗糙度，在含有氫或氯化氫的氣氛中，使用單片式磊晶層成長用反應器等，對剝離後的貼合晶圓16進行熱處理(以下，也稱為氣體蝕刻)(第2圖(c))。
但是，此方法是一邊蝕刻SOI層一邊進行平坦化的方法，會有SOI層的膜厚度在晶圓周邊部較薄而在中心部較厚這樣的均勻性分布變差的問題。如此，若薄膜(SOI層)的膜厚度均勻性差，則元件特性會產生偏差，所以被要求提升貼合晶圓的膜厚度均勻性。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特開2000-30995號公報
本發明是鑒於上述情形而開發出來，其目的在於提供一種貼合晶圓的製造方法，針對離子植入剝離法，即便在進行用以將剝離後的貼合晶圓的薄膜表面平坦化的熱處理時，也能得到一種貼合晶圓，其具有膜厚度均勻性優良的薄膜。
為了解決上述課題，若依照本發明，提供一種貼合晶圓的製造方法，其先從接合晶圓的表面離子植入氫離子、稀有氣體離子中的至少一種類的氣體離子而形成離子植入層，然後直接或經由氧化膜來貼合前述接合晶圓的離子植入後的表面與基體晶圓的表面後，藉由以前述離子植入層為界來使接合晶圓剝離，製造出在前述基體晶圓上具有薄膜之貼合晶圓，隨後，在含有氫或氯化氫的氣氛中，對該貼合晶圓施行將前述薄膜的表面平坦化的熱處理，該貼合晶圓的製造方法的特徵在於：
將在前述平坦化熱處理時所使用的基座的表面，預先利用矽膜進行包覆，該基座是用以載置前述貼合晶圓。
如此，針對離子植入剝離法，在含有氫或氯化氫的氣氛中進行熱處理之前，該熱處理是用以將剝離後的貼合晶圓的薄膜表面平坦化，藉由預先將用以載置貼合晶圓之基座的表面，利用矽膜進行包覆，隨後，將貼合晶圓載置在該基座上來施行平坦化熱處理時，能抑制貼合晶圓周邊部的蝕刻，而能進行膜厚度均勻性優良的平坦化熱處理，可製造出一種高平坦度的貼合晶圓。
又，作為前述接合晶圓及前述基體晶圓，能使用單晶矽晶圓。
如此，作為前述接合晶圓及前述基體晶圓，能使用單晶矽晶圓，而能製造出一種貼合晶圓，其具有膜厚度均勻性優良的矽薄膜。
又，較佳是：將要包覆在前述基座上的矽膜，包覆在基座上的除了會與前述貼合晶圓的背面接觸的區域以外的表面上。
如此，藉由將要包覆在基座上的矽膜，包覆在基座上的除了會與貼合晶圓的背面接觸的區域以外的表面上，因為矽膜不會接觸貼合晶圓的背面，能抑制在平坦化熱處理後的貼合晶圓背面產生突起物的情況，而能得到一種貼合晶圓，其薄膜的膜厚度均勻性良好且可抑制背面突起物的發生。
又，較佳是：基座上的除了會與前述貼合晶圓的背面接觸的區域以外的表面上的矽膜的包覆，是利用先在前述基座上載置仿真晶圓(dummy wafer)，然後使用前述矽膜來包覆該基座的表面後，將前述仿真晶圓暫時取出來進行。
如此，利用先在基座上載置仿真晶圓，然後使用矽膜來包覆該基座的表面後，將仿真晶圓暫時取出，便能在基座上的除了會與貼合晶圓的背面接觸的區域以外的表面上，預先包覆矽膜。
又，較佳是在已進行前述平坦化熱處理後的貼合晶圓的薄膜上，使磊晶層成長。
如此，使用本發明的貼合晶圓的製造方法，在已均勻地平坦化的貼合晶圓的薄膜上，使磊晶層成長時，能得到膜厚度均勻性優良的磊晶層，而能製造出一種貼合晶圓，其具有使用離子植入剝離法而作成的厚SOI層等。
如以上說明，針對離子植入剝離法，在剝離後為了將薄膜表面平坦化而進行的熱處理中所使用的基座的表面(該基座是用以載置貼合晶圓)，藉由預先使用矽膜來包覆基座的表面，在平坦化熱處理時，可抑制貼合晶圓周邊部的蝕刻，而能製造出一種貼合晶圓，其具有膜厚度均勻性優良的薄膜。又，藉由將包覆在基座上的矽膜，包覆在基座上的除了會與貼合晶圓的背面接觸的區域以外的表面上，因為矽膜不會接觸貼合晶圓的背面，能抑制在平坦化熱處理後的貼合晶圓背面產生突起物的情況。
[實施發明的較佳形態]
如前述，先前為了改善利用離子植入剝離法製造出來的剝離後的矽薄膜(SOI層)的粗糙度，若在含有氫或氯化氫的氣氛中，施行將矽薄膜的表面平坦化的熱處理時，則有矽薄膜的膜厚度在晶圓周邊部較薄而在中心部較厚這樣的均勻性分布變差的問題。因此，要求一種貼合晶圓的製造方法，其能得到膜厚度均勻性優良的薄膜。
因此，本發明人進行專心研討後的結果，發現：針對離子植入剝離法，藉由預先利用矽膜來包覆基座的表面，該基座是使用於用以將剝離後的薄膜表面平坦化的熱處理，隨後，將貼合晶圓載置在該基座上，而在進行平坦化熱處理時，能抑制貼合晶圓周邊部的蝕刻，並能進行膜厚度均勻性優良的平坦化熱處理。
以下，關於本發明的貼合晶圓的製造方法，作為實施態樣的一個例子，一邊參照第1圖一邊詳細地說明，但是本發明並未限定於此例子。
首先，作為接合晶圓1和基體晶圓3，例如準備2片單晶矽晶圓的裸晶圓，並從接合晶圓1的表面，離子植入氫離子、稀有氣體中的至少一種類的氣體離子而形成離子植入層2，並將接合晶圓1的經離子植入的表面與基體晶圓3的表面，經由氧化膜4來進行貼合(第1圖(a))。
此處，作為接合晶圓材料，並未限定於單晶矽，也能使用SiGe結晶或化合物半導體等，作為基體晶圓材料，除了單晶矽等的半導體材料以外，也能使用石英等的絕緣性基材。
又，在接合晶圓1中形成離子植入層2時，能適當地選擇植入能量、植入劑量、植入溫度等的其他的離子植入條件，來得到規定厚度的薄膜。
又，在第1圖(a)中，是經由氧化膜4來貼合接合晶圓1與基體晶圓3，但是在本發明的貼合晶圓的製造方法中，也可以不經由氧化膜4而作直接貼合。經由氧化膜4來作貼合的情況，可預先在接合晶圓1或基體晶圓3的其中一方形成氧化膜4，也可在兩晶圓上形成。
隨後，以離子植入層2為界來使接合晶圓剝離，藉此，便可製造出一種在基體晶圓3上具有薄膜5之貼合晶圓6(第1圖(b))。此剝離並沒有特別限定，例如能藉由在氬(Ar)等的惰性氣體氣氛下，於約300～1100℃左右施行熱處理來進行。
又，在貼合接合晶圓1與基體晶圓3之前，也可對任一方或雙方的晶圓的貼合面施行電漿處理來提高接合強度，藉此，能在省略剝離熱處理的情況下，機械性地使其剝離。
隨後，在預先利用矽膜7來包覆其表面而成之基座8上，載置貼合晶圓6，然後在含有氫或氯化氫的氣氛中，施行將薄膜5的表面平坦化的熱處理(第1圖(c))。
如此，利用在平坦化熱處理前，預先在基座8的表面包覆矽膜7，可抑制貼合晶圓6的周邊部的蝕刻，而能成為一種蝕刻，其在平坦化熱處理後可得到膜厚度均勻性良好的薄膜5。
另外，矽膜的包覆，能使用矽烷、三氯矽烷或二氯矽烷等的氣體來進行。
又，依照基座的表面形狀，貼合晶圓背面的溫度比基座低時，如第3圖(a)所示，起因於矽膜的活性化能量的不同(在低溫側進行沉積(堆積)反應)，如第3圖(b)所示，在將貼合晶圓23載置於包覆矽膜21後之基座22上來施行平坦化熱處理時，會有所包覆的矽被蝕刻而移動至貼合晶圓23的背面且再沉積(堆積)，並形成了反映出基座的表面形狀的突起物24的情形。
因此，利用預先將要包覆於基座上的矽膜，包覆在基座上的除了會與貼合晶圓的背面接觸的區域以外的表面上，亦即，以矽膜與貼合晶圓不會接觸的方式，預先包覆矽膜，藉此，在平坦化熱處理時，能防止在貼合晶圓背面產生反映出基座的表面形狀的突起物，而能抑制在元件製程的微影步驟中發生聚焦不良的情況。
如此，為了在基座上的除了會與貼合晶圓的背面接觸的區域以外的表面上包覆矽膜，如第1圖所示，能以下述方式來進行，亦即，先將仿真晶圓(擋片)9載置在基座8上，
然後利用矽膜7來包覆該基座8的表面(第1圖(c’-1))，隨後，將仿真晶圓9暫時取出(第1圖(c’-2))。
如此，若使用仿真晶圓，能製造出一種基座，其在要載置貼合晶圓的區域沒有矽膜。利用將貼合晶圓6載置在該基座上，並施行將薄膜5的表面平坦化的熱處理(第1圖(c’-3))，便能製造出一種貼合晶圓6，其薄膜5的膜厚度均勻性良好且在該貼合晶圓6的背面不會產生突起物。
又，為了提升在含有氫或氯化氫的氣氛中的平坦化熱處理的生產性，較佳是：先使用仿真晶圓9來進行矽膜7的包覆，然後取出仿真晶圓9，之後，連續地對複數片貼合晶圓6進行平坦化熱處理，當矽膜7的效果消失時，便使用仿真晶圓9，再次對基座8包覆矽膜7，繼而，連續地對複數片貼合晶圓6進行平坦化熱處理。
平坦化熱處理後，能在所得到的貼合晶圓6的薄膜5上，使磊晶層成長，根據使用本發明的貼合晶圓的製造方法所製造的貼合晶圓，能得到膜厚度均勻性優良的磊晶層。因此，能製造出一種貼合晶圓，其具有均勻的膜厚度且比較厚的SOI層等的薄膜。
[實施例]
以下，顯示實施例與比較例來具體地說明本發明，但是本發明並未限定這些例子。
(實施例1、實施例2、比較例)
準備2片直徑300mm的單晶矽晶圓，並藉由氫離子植
入剝離法來製造一種SOI層的厚度為250nm、氧化膜層為300nm的SOI晶圓。隨後，施行平坦化熱處理，但是在該平坦化熱處理之前，是如下述表1所示，在實施例1中，是在平坦化熱處理時所使用的基座的整個表面(該基座用以載置SOI晶圓)，預先包覆矽膜；在實施例2中，是在基座上的除了會與SOI晶圓的背面接觸的區域以外的表面上，預先包覆有矽膜。比較例是在基座上不進行包覆矽膜。
實施例1及實施例2的矽膜的包覆，是利用以下條件來進行。
溫度：1080℃
氣體流量：二氯矽烷450sccm、H2
53slm
時間：3分鐘
隨後，在以上述方式準備的實施例及比較例所使用的基座上，載置上述SOI晶圓，並利用以下所示的條件來進行平坦化熱處理。各SOI晶圓的蝕刻量是如表1所示。
溫度：1050℃
氣體流量：HCl 400sccm、H2
55slm
時間：7分鐘
將平坦化熱處理後的膜厚度均勻性(將平坦化熱處理後的SOI膜厚度的P-V值除以蝕刻量而得的值(%))、SOI晶圓背面有無突起，同時顯示在下述表1。又，將實施例1的平坦化熱處理後的膜厚度分布及SOI晶圓的背面之觀察圖(2mm平方)，各自顯示在第4圖(a)及第4圖(b)。同樣地，將實施例2的平坦化熱處理後的膜厚度分布及SOI晶圓的
背面之觀察圖(2mm平方)，各自顯示在第5圖(a)及第5圖(b)。又，將比較例的平坦化熱處理後的膜厚度分布顯示在第6圖。
此時，SOI膜厚度分布是使用ADE公司製造的AcuMap，背面的觀察是使用WYKO公司製造的非接觸表面形狀測定器來測定。而且，在第4圖(a)、第5圖(a)、第6圖的剖面圖中，膜厚度方向的刻度，關於第4圖(a)、第5圖(a)，是使用大致相同的尺度，相對於此，第6圖是使用第4圖(a)、第5圖(a)的約4倍的尺度。
在實施例1及實施例2中，於平坦化熱處理後，使磊晶層成長(溫度：1080℃、氣體流量：二氯矽烷450sccm、H2
53slm、時間：3分鐘、磊晶層膜厚度：3μm)。將磊晶成長後的膜厚度分布結果，表示於表1中。
根據上述表1的結果及第4圖~第6圖，得知：利用在平坦化熱處理前，預先以矽膜來包覆基座的表面，可顯著地改善膜厚度均勻性。進而，如實施例2所示，利用將矽膜包覆在基座上的除了會與貼合晶圓的背面接觸的區域以外的表面上，能防止在平坦化熱處理中的貼合晶圓背面產生突起物。又，在實施例1及實施例2中，能製造出一種膜厚度均勻性優良的磊晶晶圓。
另外，本發明並未限定於上述實施形態。上述實施形態是例示性，凡是具有與本發明的申請專利範圍所記載的技術思想實質上相同構成，且達成相同作用效果，都被包含在本發明的技術範圍內。
1、11．．．接合晶圓
2、12．．．離子植入層
3、13．．．基體晶圓
4、14．．．氧化膜
5．．．薄膜
6、16、23．．．貼合晶圓
7、21．．．矽膜
8、22．．．基座
9．．．仿真晶圓
15．．．矽薄膜(SOI層)
24．．．突起物
第1圖是顯示本發明的貼合晶圓的製造方法之說明圖。
第2圖是顯示先前的貼合晶圓的製造方法之說明圖。
第3圖是貼合晶圓的背面的突起物的產生機制之說明圖。
第4圖是在實施例1中的(a)平坦化熱處理後的膜厚度分布(平面圖、A-A’剖面圖、B-B’剖面圖)、及(b)SOI晶圓背面的突起物之觀察圖。
第5圖是在實施例2中的(a)平坦化熱處理後的膜厚度分布(平面圖、A-A’剖面圖、B-B’剖面圖)、及(b)SOI晶圓背面的突起物之觀察圖。
第6圖是在比較例中的平坦化熱處理後的膜厚度分布。
1．．．接合晶圓
2．．．離子植入層
3．．．基體晶圓
4．．．氧化膜
5．．．薄膜
6．．．貼合晶圓
7．．．矽膜
8．．．基座
9．．．仿真晶圓
Claims (4)
- 一種貼合晶圓的製造方法，其先從接合晶圓的表面離子植入氫離子、稀有氣體離子中的至少一種類的氣體離子而形成離子植入層，然後直接或經由氧化膜來貼合前述接合晶圓的離子植入後的表面與基體晶圓的表面後，藉由以前述離子植入層為界來使接合晶圓剝離，製造出在前述基體晶圓上具有薄膜之貼合晶圓，隨後，在含有氫或氯化氫的氣氛中，對該貼合晶圓施行將前述薄膜的表面平坦化的熱處理，該貼合晶圓的製造方法的特徵在於：將在前述平坦化熱處理時所使用的基座的表面，預先利用矽膜進行包覆，該基座是用以載置前述貼合晶圓；其中，將要包覆在前述基座上的矽膜，在前述基座之前述貼合晶圓的載置面側的表面上，包覆在基座上的除了會與前述貼合晶圓的背面接觸的區域以外的表面上。
- 如申請專利範圍第1項所述的貼合晶圓的製造方法，其中：作為前述接合晶圓及前述基體晶圓，是使用單晶矽晶圓。
- 如申請專利範圍第1項所述的貼合晶圓的製造方法，其中：基座上的除了會與前述貼合晶圓的背面接觸的區域以外的表面上的矽膜的包覆，是利用先在前述基座上載置仿 真晶圓，然後使用前述矽膜來包覆該基座的表面後，將前述仿真晶圓暫時取出來進行。
- 如申請專利範圍第1項至第3項中任一項所述的貼合晶圓的製造方法，其中：在已進行前述平坦化熱處理後的貼合晶圓的薄膜上，使磊晶層成長。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010004271A JP5521561B2 (ja) | 2010-01-12 | 2010-01-12 | 貼り合わせウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201131625A TW201131625A (en) | 2011-09-16 |
| TWI493608B true TWI493608B (zh) | 2015-07-21 |
Family
ID=44303935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099141806A TWI493608B (zh) | 2010-01-12 | 2010-12-01 | Method of manufacturing wafers |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8691665B2 (zh) |
| EP (1) | EP2525390B1 (zh) |
| JP (1) | JP5521561B2 (zh) |
| KR (1) | KR101722401B1 (zh) |
| CN (1) | CN102652347B (zh) |
| TW (1) | TWI493608B (zh) |
| WO (1) | WO2011086628A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5799740B2 (ja) | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| JP5927894B2 (ja) * | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2015030167A1 (ja) * | 2013-08-29 | 2015-03-05 | 株式会社ブリヂストン | サセプタ |
| CN104891430B (zh) * | 2015-04-17 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 硅片键合方法 |
| US9741685B2 (en) * | 2015-08-07 | 2017-08-22 | Lam Research Corporation | Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide |
| JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6531743B2 (ja) * | 2016-09-27 | 2019-06-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| CN112243967B (zh) * | 2020-09-10 | 2022-04-05 | 浙江省海洋水产研究所 | 一种具有间隙抖动诱捕的鱿钓机结构 |
| WO2024192097A1 (en) * | 2023-03-14 | 2024-09-19 | Atomera Incorporated | Method for making a radio frequency silicon-on-insulator (rfsoi) wafer including a superlattice |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6120660A (en) * | 1998-02-11 | 2000-09-19 | Silicon Genesis Corporation | Removable liner design for plasma immersion ion implantation |
| US20070077737A1 (en) * | 2003-11-19 | 2007-04-05 | Tokyo Electron Limited | Plasma processing method and plasma processing apparatus |
| US7838388B2 (en) * | 2008-04-10 | 2010-11-23 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3652324A (en) * | 1968-08-15 | 1972-03-28 | Westinghouse Electric Corp | A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE |
| US3785862A (en) * | 1970-12-14 | 1974-01-15 | Rca Corp | Method for depositing refractory metals |
| US4247859A (en) * | 1974-11-29 | 1981-01-27 | Westinghouse Electric Corp. | Epitaxially grown silicon layers with relatively long minority carrier lifetimes |
| US4186684A (en) * | 1977-06-01 | 1980-02-05 | Ralph Gorman | Apparatus for vapor deposition of materials |
| US20030049372A1 (en) * | 1997-08-11 | 2003-03-13 | Cook Robert C. | High rate deposition at low pressures in a small batch reactor |
| US6217724B1 (en) * | 1998-02-11 | 2001-04-17 | Silicon General Corporation | Coated platen design for plasma immersion ion implantation |
| JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2001068424A (ja) * | 1999-08-27 | 2001-03-16 | Taiheiyo Cement Corp | 半導体熱処理装置用材料及びその製造方法 |
| US6277194B1 (en) * | 1999-10-21 | 2001-08-21 | Applied Materials, Inc. | Method for in-situ cleaning of surfaces in a substrate processing chamber |
| JP2003163335A (ja) * | 2001-11-27 | 2003-06-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP3758579B2 (ja) * | 2002-01-23 | 2006-03-22 | 信越半導体株式会社 | 熱処理装置および熱処理方法 |
| JP2004053515A (ja) | 2002-07-23 | 2004-02-19 | Yaskawa Electric Corp | エンコーダの逓倍回路 |
| US7022192B2 (en) * | 2002-09-04 | 2006-04-04 | Tokyo Electron Limited | Semiconductor wafer susceptor |
| US6774040B2 (en) * | 2002-09-12 | 2004-08-10 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| US6749684B1 (en) * | 2003-06-10 | 2004-06-15 | International Business Machines Corporation | Method for improving CVD film quality utilizing polysilicon getterer |
| JP4599816B2 (ja) * | 2003-08-01 | 2010-12-15 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP4820755B2 (ja) * | 2004-08-06 | 2011-11-24 | 株式会社日立国際電気 | 熱処理装置及び基板の製造方法 |
| DE102005045338B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| JP2008078427A (ja) * | 2006-09-22 | 2008-04-03 | Hitachi Kokusai Electric Inc | 熱処理装置 |
| US20100024840A1 (en) * | 2008-07-29 | 2010-02-04 | Chang-Lin Hsieh | Chamber plasma-cleaning process scheme |
| JP5472308B2 (ja) * | 2009-09-17 | 2014-04-16 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法および製造装置 |
| DE102010006725B4 (de) * | 2010-02-03 | 2016-03-03 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht |
-
2010
- 2010-01-12 JP JP2010004271A patent/JP5521561B2/ja active Active
- 2010-11-18 WO PCT/JP2010/006754 patent/WO2011086628A1/ja active Application Filing
- 2010-11-18 EP EP10842988.7A patent/EP2525390B1/en active Active
- 2010-11-18 US US13/514,414 patent/US8691665B2/en active Active
- 2010-11-18 CN CN201080056111.4A patent/CN102652347B/zh active Active
- 2010-11-18 KR KR1020127017904A patent/KR101722401B1/ko active IP Right Grant
- 2010-12-01 TW TW099141806A patent/TWI493608B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6120660A (en) * | 1998-02-11 | 2000-09-19 | Silicon Genesis Corporation | Removable liner design for plasma immersion ion implantation |
| US20070077737A1 (en) * | 2003-11-19 | 2007-04-05 | Tokyo Electron Limited | Plasma processing method and plasma processing apparatus |
| US7838388B2 (en) * | 2008-04-10 | 2010-11-23 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101722401B1 (ko) | 2017-04-03 |
| US8691665B2 (en) | 2014-04-08 |
| KR20120112533A (ko) | 2012-10-11 |
| JP5521561B2 (ja) | 2014-06-18 |
| EP2525390A4 (en) | 2013-07-03 |
| CN102652347A (zh) | 2012-08-29 |
| EP2525390B1 (en) | 2016-05-11 |
| TW201131625A (en) | 2011-09-16 |
| CN102652347B (zh) | 2015-07-01 |
| JP2011146438A (ja) | 2011-07-28 |
| EP2525390A1 (en) | 2012-11-21 |
| WO2011086628A1 (ja) | 2011-07-21 |
| US20120244679A1 (en) | 2012-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI493608B (zh) | Method of manufacturing wafers | |
| TWI795293B (zh) | 工程基板結構 | |
| TWI627658B (zh) | 貼合式soi晶圓的製造方法 | |
| JP2004063730A (ja) | Ｓｏｉウェーハの製造方法 | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| WO2017212812A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| EP2579296A1 (en) | Method for manufacturing bonded wafer | |
| TW200807627A (en) | Method for producing semiconductor substrate | |
| KR101543748B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| JP2016201454A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2010525598A (ja) | 複合材料ウェハの製造方法および対応する複合材料ウェハ | |
| KR20160023712A (ko) | 접합 웨이퍼의 제조방법 | |
| JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2007173694A (ja) | 半導体基板の作製方法 | |
| EP3370249B1 (en) | Bonded soi wafer manufacturing method | |
| JP2012059889A (ja) | 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| KR20160052551A (ko) | 접합 웨이퍼의 제조방법 | |
| JPH04206925A (ja) | 貼り合わせウェハの製造方法 | |
| KR20080020389A (ko) | Ｓｏｉ 웨이퍼 제조방법 | |
| JPH11195774A (ja) | 半導体基板の作成方法 |