KR20000011406A - Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼 - Google Patents

Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼 Download PDF

Info

Publication number
KR20000011406A
KR20000011406A KR1019990026311A KR19990026311A KR20000011406A KR 20000011406 A KR20000011406 A KR 20000011406A KR 1019990026311 A KR1019990026311 A KR 1019990026311A KR 19990026311 A KR19990026311 A KR 19990026311A KR 20000011406 A KR20000011406 A KR 20000011406A
Authority
KR
South Korea
Prior art keywords
wafer
soi
layer
soi wafer
thickness
Prior art date
Application number
KR1019990026311A
Other languages
English (en)
Other versions
KR100668160B1 (ko
Inventor
요코카와이사오
타테나오토
미타니키요시
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20000011406A publication Critical patent/KR20000011406A/ko
Application granted granted Critical
Publication of KR100668160B1 publication Critical patent/KR100668160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/942—Means for delaminating semiconductive product with reorientation means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

2매의 단결정 실리콘 웨이퍼중 적어도 하나에 산화막을 형성하고; 2매의 웨이퍼중 한 웨이퍼의 상면에 수소이온 또는 희가스(rare gas) 이온을 주입하여 이온주입층(ion implanted layer)을 형성시키고; 상기 이온-주입된 표면과 다른 실리콘 웨이퍼 표면을 산화막을 사이에 두어 밀착시키고; 상기 이온주입층을 벽개면으로 하여 한 실리콘 웨이퍼를 박막으로 분리하도록 열처리를 가함에 의해, SOI층을 갖는 SOI웨이퍼를 제조한 다음; 상기 SOI층상에 에피텍셜층을 성장시켜 후막 SOI층을 형성시키는 SOI웨이퍼의 제조방법이 개시된다. 두께 균일성 및 결정성이 양호한 후막 SOI층을 갖고, 바이폴라 디바이스 또는 파워 디바이스에 유용한 SOI웨이퍼가 제공된다.

Description

ＳＯＩ웨이퍼의 제조방법 및 이 방법으로 제조된 ＳＯＩ웨이퍼{A METHOD OF FABRICATING AN SOI WAFER AND SOI WAFER FABRICATED BY THE METHOD}
본 발명은, 이온-주입된(ion-implanted) 웨이퍼를 다른 웨이퍼와 결합하고, SOI웨이퍼를 제공하도록 박리하는 방법(수소이온 박리법, 스마트-컷 법이라 칭하는 기술)에 의해 얻어진, SOI구조 웨이퍼의 SOI(Silicon On Insulator)층을 두껍게 하는 방법, 및 이 방법으로 제조된 SOI웨이퍼에 관한 것이다.
SOI웨이퍼를 제조하는 방법의 대표적인 한 방법으로, 경면연마한 (mirror -polished) 실리콘 웨이퍼 2매를 접착제없이 산화막으로 결합하고, 열처리(통상 1000℃ ~ 1200℃)를 행하여 결합강도를 높인 후 웨이퍼중 하나를 박막화하는, 이른바 웨이퍼 결합법(wafer bonding method)이 있다.
이 웨이퍼 결합법에서는, 서로 결합된 2매의 웨이퍼중 한 웨이퍼를 연삭 (grinding) 혹은 에칭에 의해 어느정도 박막화한 다음 그 표면을 기계 화학적 (mechanochemical) 연마하여, 목적하는 SOI층 두께를 갖도록 마무리된다.
이 방법으로 제조된 SOI웨이퍼는, SOI층의 결정성(crystallinity) 및 매입 산화층의 신뢰성이 통상의 실리콘 웨이퍼만큼 높은 이점을 가진다. 그러나, 이 제조방법에서 얻어진 SOI층의 두께 균일성에는 한계가 있다. 즉, 매우 정확한 가공수법을 이용해도 목적하는 두께에 대해 ±0.3㎛정도의 면내 균일성만을 얻을 수 있다. 더욱이, 2매의 실리콘 웨이퍼중 1매만을 SOI웨이퍼로 할 수 있기 때문에, 제조비가 높아지는 문제가 있다.
최근, 새로운 SOI웨이퍼의 제조방법으로, 이온-주입된 웨이퍼를 다른 웨이퍼와 결합한 후 열처리하여 이온주입층에서 박리하는 방법(수소이온 박리법 (hydrogen ion delamination method), 스마트-컷(smart-cut) 법이라 칭하는 기술)이 특개평5-211128호에 개시되어 있다. 이 방법은, 2매의 실리콘 웨이퍼중 적어도 한 표면에 산화막을 형성하고; 웨이퍼내부에 미소기포층(fine bubble layer)(봉입층, enclosed layer)을 형성하도록, 2매의 실리콘 웨이퍼중 한 웨이퍼 표면에 수소이온 또는 희가스(rare gas) 이온을 주입하고; 상기 이온-주입된 면과 다른 실리콘 웨이퍼의 표면을 산화막을 사이에 두어 밀착시키고; 그 다음, 박막을 박리하도록, 500℃ 이상의 열처리를 가하여 미소기포층을 벽개면(delaminating plane)으로 하면서 이온-주입된 웨이퍼의 한부분을 박리하고; 그리고 웨이퍼사이의 결합이 견고한 SOI웨이퍼를 얻기 위해, 또한 고온의 열처리를 수행하는 기술이다. 이 방법에 따르면, ±0.01㎛ 이하의 막두께 균일성(thickness uniformity)을 갖는 SOI웨이퍼를 비교적 용이하게 제조할 수 있다.
SOI층 막두께가 수㎛ ~ 수십㎛인 이른바 후막 SOI웨이퍼는, 바이폴라 디바이스(bipolar device) 또는 파워 디바이스(power device)용으로 매우 유용하고, 이후의 성장도 크게 기대되고 있다.
종래, 후막 SOI웨이퍼는 상기한 웨이퍼 결합법, 즉, 산화막이 있는 웨이퍼와 베어(bare)웨이퍼를 서로 접합시키고, 1100℃에서 결합열처리를 행한 다음, 목적하는 막두께를 갖는 후막(thick layer) SOI웨이퍼를 제공하도록 연삭 (grinding) 및 연마처리하는 방법으로 제조되어 왔다. 이 방법에서, 상기 웨이퍼는 주변부에서 서로 미결합되기 때문에, 미결합부를 제거하는 엣지처리공정(edge treatment step)을 연마전에 수행할 필요가 있다. 그러한 공정은 방법을 복잡하게 하고, 제조비도 증가시킨다. 더욱이, 연마공정만으로는 SOI층의 두께 균일성을 향상시킬 수 없기 때문에, 특개평 5-160074호 공보에 개시되고 있는 PACE(Plasma Assisted Chemical Etching)법이라 칭하는 기상 에칭처리(vapor phase etching treatment)로 두께를 균일화하고, 경면연마로 헤이즈(haze) 등의 제거를 수행한다. 상기한 바와 같이, 기상 에칭후 연마를 행하면, SOI층의 두께 균일성이 보다 악화되고, 잠상결함 (latent flaw) 또는 데미지층(damage layer)이 도입되어, 결정성을 열화할 수 있다. 더욱이, 그러한 경우 가공비용도 높아진다.
반면, 수소이온 박리법(hydrogen ion delamination method)은, 상기 웨이퍼결합법에서는 불가결한 엣지처리공정이 불필요하기 때문에, 생산성 및 비용면에서 큰 이점이 있다.
그러나, 이온주입장치(ion implanter)의 가속전압이 이온의 주입깊이를 결정하고, 이것이 SOI층의 막두께를 결정하기 때문에, 양산(mass-production)용으로 통상 사용되고 있는 대전류의 이온주입장치에서는, 약 200keV의 가속전압이 한도이기 때문에, 장치상의 제한으로 2㎛정도의 두께를 갖는 SOI층만이 제조가능하게 된다.
따라서, 수소이온 박리법에 의해 보다 두꺼운 SOI층을 형성하기 위해서는, 보다 고가속전압을 제공할 수 있는 대전류의 이온주입장치가 필요하다. 그러나, 200keV이상의 고가속전압을 제공할 수 있는 장치를 이용하면, 대전류를 얻기 어렵기 때문에, 소정의 주입량을 얻기 위해서 시간이 필요하고, 결과적으로 비용이 증가한다. 그러므로, 그러한 장치는 양산레벨에 사용되지 않았다. 더욱이, 박리후 SOI표면의 표면조도(surface roughness)를 개선하기 위해서, PACE법과 같이, 연마등의 공정이 필요하게 되는 문제점이 있다.
본 발명은, 이와 같은 문제점을 감안한 것으로, 수소이온 박리법에서 얻어진 SOI웨이퍼상에 실리콘막을 형성시켜서, 양호한 막두께 균일성을 갖는 후막 SOI웨이퍼를 고생선성 및 저비용으로 제공하는 것을 주된 목적으로 한다.
도1은 본 발명의 SOI웨이퍼 제조공정의 일례를 나타내는 플로우 챠트 (flowchart).
* 부호의 설명
1…2매의 경면연마 웨이퍼를 준비하는 공정,
2…웨이퍼중 하나를 산화하는 공정,
3…수소이온을 주입하는 공정,
4…수소이온이 주입된 면에 다른 웨이퍼를 겹쳐놓고 밀착시키는 공정,
5…박리 열처리공정,
6…웨이퍼결합 열처리공정,
7…에피텍셜 성장공정
8…재이용공정,
10…SOI웨이퍼, 20,21,22,23…경면연마 실리콘 웨이퍼, 25…SOI층,
26…매입 산화층(buried oxide layer), 27…베이스웨이퍼(base wafer), 28…박리웨이퍼(delamination wafer), 30,31…산화막, 40,41…수소이온주입 미소기포층(봉입층), 50…벽개면(delaminated surface), 60…후막 SOI층.
상기 과제를 해결하기 위해서, 본 발명은, 2매의 단결정 실리콘 웨이퍼중 적어도 하나에 산화막을 형성하고; 이온주입층을 형성하도록 2매의 실리콘 웨이퍼중 한 실리콘 웨이퍼 상면에 수소이온 또는 희가스 이온을 주입한 후; 상기 이온-주입 된 면과 다른 실리콘 웨이퍼의 표면을 산화막을 사이에 두어 밀착시키고; 열처리를 가하여 상기 이온주입층을 벽개면(delaminating plane)으로 하면서 실리콘 웨이퍼를 박막상으로 분리함으로써, SOI층을 갖는 SOI웨이퍼를 제조한 다음; 그리고 상기 SOI층상에 에피텍셜층을 성장시켜 후막SOI층을 형성시키는 것을 특징으로 하는 SOI웨이퍼의 제조방법을 제공한다.
이와 같이, SOI층을 갖는 SOI웨이퍼를 수소이온 박리법으로 얻은 후 SOI층의 벽개면을 연마하지 않고 상기 SOI층상에 에피텍셜층을 성장시키면, 막두께 균일성이 양호한 후막 SOI웨이퍼를 수율좋고 고생산성으로 제조할 수 있다. 더욱이, 에피텍셜성장전 승온시에 SOI웨이퍼가 수소분위기하에 노출되어 SOI층의 표면조도가 개선되기 때문에, 에피텍셜층 성장후 후막 SOI층의 표면조도도 개선된다.
이 경우, 에피텍셜층은 이온주입에 의한 데미지층을 어느정도 포함하면서 SOI층 박리면에 형성되기 때문에, 에피텍셜층 하부의 SOI층에 데미지층을 갖는 후막 SOI웨이퍼를 형성할 수 있다. 이 웨이퍼에서, 데미지층은 중금속 등의 불순물을 디바이스 활성층(device active layer)에서 제거하는 게터링사이트(gettering site)로써 이용할 수 있다.
에피텍셜층 성장전의 SOI웨이퍼에, 수소를 함유한 환원성 분위기 또는 염화수소를 함유한 분위기에서 열처리를 가하면, SOI층의 박리면에 잔재하는 데미지층이 제거되고, 박리면의 표면조도가 개선된 에피텍셜층을 성장시킬 수 있다. 그 결과, 결정결함이 매우 적고 막두께 균일성 및 표면조도가 양호한 고품질 후막 SOI층을 갖는 SOI웨이퍼를 제조할 수 있다.
쵸크랄스키법(CZ법)에 의해 제조된 실리콘 웨이퍼를 이용하여 제조한 SOI웨이퍼의 경우, SOI층중에 COP(Crystal Originated Particle, 결정기인 파티클)라 칭하는 0.1 ~ 0.2㎛정도 크기의 공동형 결함(void type defect)이 존재한다. 따라서, SOI층 두께가 COP크기보다 얇아서 에피텍셜 성장공정에서 사용되는 수소가스가 COP를 관통하여 매입산화층(buried oxide layer)을 에칭하면, 결과로써 SOI웨이퍼의 특성이 열화된다.
따라서, 에피텍셜층 성장전 SOI웨이퍼의 SOI층 두께를 0.2㎛ 이상으로 함으로써, 에피텍셜성장 공정중 매입산화층이 에칭되는 것을 확실히 방지할 수 있다.
에피텍셜성장후 후막 SOI층의 두께는 2㎛ 이상으로 하는 것이 바람직하다.
이와 같이, 후막 SOI층을 형성하면, 바이폴라 디바이스 또는 파워 디바이스용으로서 매우 유용하고 후막 균일성이 양호한, 후막 SOI층을 고생산성 및 저비용으로 제조할 수 있다.
본 발명은 또한, 상기한 방법에 의해 제조된 SOI웨이퍼를 제공한다.
이와 같은 SOI웨이퍼는, 후막 균일성 및 전기특성이 우수하여, 바이폴라 디바이스 또는 파워 디바이스용으로서 매우 유용하다.
본 발명은 또한, 상기한 방법에 있어서 부산물(by-product)로 생긴 박리 웨이퍼를 재처리하여 실리콘 웨이퍼로 재이용(reusing)하는 방법을 제공한다.
상기 방법에 의하면, 본 발명의 수소이온 박리법에서 부산물로 생긴 박리 웨이퍼에 적절한 재처리를 실시하여 실리콘 웨이퍼로 재이용할 수 있기 때문에, 결과로써 고품질 후막 SOI층을 갖는 SOI웨이퍼의 수율 및 생산성을 개선할 수 있고 비용저감을 도모할 수 있다.
이하, 본 발명을 도면을 참조하면서 보다 상세히 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
도1은, 이온-주입된 웨이퍼를 다른 웨이퍼와 결합하고, SOI웨이퍼를 제조하도록 그 이온-주입된 웨이퍼 일부를 분리한 후, 에피텍셜 성장공정을 수행하는 SOI웨이퍼 제조공정의 일례를 나타낸 플로우 챠트이다.
이 수소이온 박리법은 두가지 방법, 즉, 각각 공정순서가 다른 A방법과 B방법으로 수행될 수 있다. 먼저, 본 발명의 후막 SOI웨이퍼를 제조하는 방법인 A방법을 설명한다.
도1의 (1)에 나타난 A방법의 공정(step)1에서는, 특정 디바이스에 적절한 2매의 실리콘 경면웨이퍼(20),(21)를 준비한다.
공정2에서는, 그 중 적어도 한 웨이퍼(이 경우 웨이퍼(20))를 열산화 (thermal oxidation)하여, 그 표면에 약 0.1㎛ ~ 0.2㎛ 두께의 산화막(30)을 형성한다. 도에서는, 산화막이 한 표면에만 형성되어 있다. 그러나, 산화막은 웨이퍼 (20)의 전체표면에 형성될 수 있다.
공정3에서는, 다른 웨이퍼(21)의 편면에 수소이온 또는 희가스 이온을 주입하여, 이온의 평균 진입깊이(mean depth of ion implatation)위치에 표면과 평행한 미소기포층(fine bubble layer)(봉입층)(40)을 형성시킨다. 이때 주입온도는 25 ~ 450℃가 바람직하다.
이온주입장치의 가속전압이 이온주입깊이를 결정하고, 이것이 박리후 SOI층의 두께를 결정한다. 하지만, 이온주입장치의 가속전압에는 제한이 있다. 예를들어, 수소이온의 경우 약2㎛ 두께를 나타내는 200keV정도의 가속전압이 현재 상한이다.
공정4에서는, 웨이퍼(20)에 수소이온을 주입한 웨이퍼(21)을 산화막(30)에 대해 겹쳐놓고 면을 밀착시킨다. 상온의 청정한 분위기하에서 2매의 웨이퍼 표면 을 서로 밀착시키면, 접착제 등을 이용하지 않아도 웨이퍼가 서로 접착된다.
공정5에서는, 봉입층(40)으로부터 상부 실리콘(박리 웨이퍼)(28)과 하부 SOI웨이퍼(10)(SOI층(25), 매입산화층(26), 및 베이스웨이퍼(27)로 구성됨)를 분리하는 박리열처리가 수행된다. 불활성가스분위기하에서 약 500℃ 이상의 온도로 열처리를 가하면, 결정 재배열(crystal rearrangement) 및 기포응집(bubble cohesion)이 유발되어, 박리웨이퍼(28)가 하부 SOI웨이퍼에서 박리(분리)된다. 이와 같이, 본 발명의 공정5에서는 박리웨이퍼(28)이 부산물로 생성된다.
공정6에서는, 밀착공정인 전기 공정4에서 서로 밀착된 웨이퍼에 부여된 결합강도가 디바이스공정용으로 너무 낮기 때문에, 열처리를 가하여 결합강도를 충분한 수준으로 향상시킨다. 이 열처리는 불활성가스 분위기, 또는 산화성가스 분위기하에서, 1050℃ ~ 1200℃로 30분 ~ 2시간 범위동안 행하는 것이 바람직하다.
상기 공정5의 박리열처리(heat treatment for delamination) 및 공정6의 결합열처리(heat treatment for bonding)를 연속적으로 실시해도 좋다. 또, 공정5 및 6를 겸하여 단독 열처리를 수행해도 좋다. 여기까지의 공정은, 통상의 수소이온 박리법에 의한 SOI웨이퍼 제조방법의 공정과 같다.
공정7은, 수소이온 박리법으로 얻어진 SOI층(25)표면의 벽개면(50)위에 에피텍셜층을 성장시켜서, SOI층 두께를 2㎛ 이상의 목적하는 두께까지 증가시키는 공정이다.
A법의 경우, 박리열처리후 SOI층 웨이퍼(10)의 외주부에는, 산화막(30)(매입산화층(26))이 노출된 영역(미결합부)이 있기 때문에, 에피텍셜성장전에 미리 불산 수용액 등으로 제거해 둘 필요가 있다. 에피텍셜층의 성장후 최종적으로 얻어진 SOI웨이퍼(10)은, 총두께가 수㎛ ~ 수십㎛인 후막 SOI층(60), 매입산화층(26) 및 베이스웨이퍼(27)로 구성된다.
에피텍셜성장은 통상 행해지고 있는 CVD법에 의해, 예를 들어, 1100 ~ 1200℃에서 SiCl4, SiHCl3, SiH2Cl2, SiH4등을 수소환원하여 Si를 석출시켜서, 이용한 실리콘 웨이퍼와 같은 결정방위로 에피텍셜 성장되도록 수행하면 좋다.
혹은, 분자선 에피텍셜법(molecular beam epitaxy method)(MBE법)에 의해, 초고진공(10-8~ 10-11Torr)하에서, 600 ~ 900℃의 저온으로 에피텍셜성장시켜도 좋다.
상기 공정의 순서, 즉, 공정5-6-7를 공정5-7-6으로 변화시켜도 좋다.
또한, 공정6의 결합열처리 및 공정7의 에피텍셜성장(epitaxial growth)을 연속적으로 행하거나, 또는 공정6 및 7을 동시에 겸하여 수행할 수도 있다.
예를들어, 통상의 에피텍셜성장공정은 100% 수소분위기하에서 1000 ~ 1200℃까지 승온한 후, 반응가스를 흘려서 에피텍셜층을 퇴적(deposit)시키는 것을 포함한다. 상기한 공정만으로도 에피텍셜성장과 함께 결합강도를 향상할 수 있다. 또한, 반응온도부근 온도까지 승온한 후 수소분위기 또는 염화수소가스를 혼합한 분위기하에서 소정시간 보지하여 SOI표면의 데미지층을 에칭한 후, 연속적으로 에피텍셜층의 퇴적을 수행할 수 있다. 결과적으로 결합강도를 또한 개선할 수 있다.
상기 방법에서, 공정6 및 공정7은 동일한 에피텍셜장치로 연속적 또는 동시에 수행될 수 있으므로, 생산성 및 비용면에서 매우 유익하다.
이와 같이, 수소이온 박리법으로 얻어진 SOI층 표면의 벽개면에 실리콘 에피텍셜성장을 행하면, 총두께가 수㎛ ~ 수십㎛인 후막 SOI층을 비교적 용이하게 얻을 수 있고, 균일한 두께를 갖고 결정결함을 거의 함유하지 않으며 전기특성이 우수한 SOI웨이퍼, 또는 SOI층에 게터링사이트를 갖고 중금속 오염에 대한 저항성이 있는 SOI웨이퍼를 제조할 수 있다.
이어서, B방법에 의한 SOI웨이퍼의 제조방법을 나열한다. B방법의 공정1에서는, 특정 디바이스용 2매의 실리콘 경면웨이퍼(22),(23)을 준비한다.
공정2에서는, 그 중 적어도 한 웨이퍼를 열산화하여, 그 표면에 약 0.1㎛ ~ 0.2㎛ 두께의 산화막(31)을 형성시킨다.
공정3에서는, 웨이퍼(23)의 산화막(31)에 수소이온 또는 희가스 이온을 주입하여, 이온의 평균진입깊이위치에 표면과 평행한 미소기포층(봉입층)(41)을 형성시킨다. 이때 주입온도는 25 ~ 450℃가 바람직하다.
공정4는, 실리콘 웨이퍼(22)를 이온-주입된 웨이퍼(23)의 수소이온-주입면 쪽 산화막(31)표면에 겹쳐놓는 공정이다. 2매의 웨이퍼 표면을 상온의 청정한 분위기하에서 서로 접착시키는 경우, 접착제등을 이용하지 않아도 각 웨이퍼는 접착된다.
이어서, 공정5에서 공정7까지를 A방법과 동일한 형태의 처리공정으로 행함으로써, 결정결함이 없이 두께가 균일한 SOI층을 갖는 SOI웨이퍼가 얻어진다.
본 발명의 공정8은, 박리웨이퍼의 재이용공정이다. 이 공정에 있어서, 박리 열처리공정인 공정5의 부산물로 생긴 박리웨이퍼(28)은, 실리콘 웨이퍼로 재이용된다. A방법 혹은 B방법중 어느 한 방법에서 부산물로 생긴 웨이퍼를 재이용할 수 있다.
이 재이용공정은 박리웨이퍼의 품질에 따라 적절히 편성된다. 예를 들어, 박리웨이퍼의 주변부에 미결합부 및 산화막에 의한 단차(step), 또는 데미지층이 잔재하고 있는 경우, 재이용 공정은 박리면을 연마하는 연마공정을 포함한다.
또한, 표면 데미지층을 제거하고 표면조도를 개선하기 위해서, 수소를 함유한 환원성 분위기하의 열처리가 수행될 수 있다.
(실시예)
다음의 실시예는 본 발명을 구체적으로 설명하도록 제시되고 있다. 이들 실시예는 본 발명의 범위를 한정하지는 않는다.
(실시예1)
저항율 10Ω·㎝, 직경 150mm, 및 결정축〈100〉인 도전형 p형 CZ 실리콘 경면웨이퍼를 2매 준비하였다. 도1에 나타난 B방법의 공정 1 ~ 8에 따라, 수소이온박리법에 의해 SOI층 두께가 0.5㎛인 SOI웨이퍼를 제조하고, 다음으로 CVD법에 의해 에피텍셜성장시켜 총두께가 2.0㎛인 후막 SOI층을 갖는 SOI웨이퍼를 제조하였다.
SOI웨이퍼 제조에 대한 주요한 열처리조건은 다음과 같았다.
a) 공정2의 산화막 두께 : 80㎚;
b) 공정3의 수소주입조건 : H+ 이온, 주입에너지 : 67keV,
주입량 : 8×1016㎠;
c) 공정5의 박리열처리조건 : N2가스 분위기하, 500℃에서, 30분
d) 공정6의 결합열처리 : 없음(공정7과 겸함)
e) 공정7의 CVD법에 의한 에피텍셜 성장공정 : H2베이크(bake)(H2분위기, 1110℃, 60초), 에피텍셜층 데포지션(deposition)(SiHCl3+H2, 1110℃, 60초).
공정5에서는 수소이온박리법에 의해 0.5㎛두께의 SOI층이 형성되었고, 공정7에서는 CVD법에 의해 1.5㎛의 에피텍셜성장을 수행하여, 총두께가 2.0㎛인 후막 SOI층을 형성하였다.
공정5의 박리열처리후, SOI웨이퍼의 SOI층 두께 균일성(thickness uniformity) 및 표면조도를 측정하였다. 두께는 반사분광법(spectral reflectance measurement)으로, SOI웨이퍼 주변부에서 10mm 이내 면적의 표면적상 2mm피치 (pitch)에서 수천점 측정하였고, 그 결과를 RMS치(root-mean-square value, 자승평균평방근치)로 나타내었다. 그 결과, 박리열처리후 SOI층의 두께 시그마(sigma)(표준편차, standard deviation)는 0.6nm, 따라서, 두께 균일성(3시그마)은 ±1.8nm였다. 표면조도를 원자간력 현미경(atomic force microscope)에 의해 1㎛각(square)에서 측정한 바, RMS치(자승평균평방조도)로 약 7.6nm였다.
반면, 공정7의 에피텍셜성장후 SOI층의 두께분포를 측정하였다. 두께 시그마 (표준편차)는 18.4nm, 따라서, 두께 균일성(3시그마)는 ±55.4nm였다. 그 결과로부터, 에피텍셜성장에 의해 두께 균일성은 약간 악화되었지만, 통상의 웨이퍼결합법으로 제조된 웨이퍼의 ±0.3㎛에 비하면, 매우 우수한 것임을 알 수 있었다. 표면조도는 약 0.29nm의 RMS치로 매우 양호하였다.
에피텍셜성장후 SOI웨이퍼를 4분할하고, SOI층중 깊이방향의 결함밀도를 측정하였다. 웨이퍼 4조각을 표면으로부터 1.5,1.0,0.5,0㎛의 에칭량(etiching removal)으로 KOH수용액에 의해 에칭하였다. 이 조각들에 대하여 H.Gassel et al.에 개시된 사단 세코에칭법(J.Electrochem.Soc.,140,pp1713,1993)으로 에칭한 후 현미경관찰하여, 그 표면에 존재하는 피트밀도를 카운트하여 측정하였다.
어느 깊이에서도 결함밀도는 102/㎠ 이하였고, 통상의 벌크웨이퍼(bulk wafer)와 동등이하의 매우 양호한 값을 나타내었다.
(실시예2)
H2베이크(거의 100%수소분위기에서의 열처리)를 하지 않고 에피텍셜성장으로 두께 6.5㎛의 에피텍셜층을 퇴적한 이외는, 실시예1과 같은 조건으로 하여 총두께 7.0㎛의 SOI웨이퍼를 제조하였다. RMS치로 나타낸 표면조도는 약 0.33㎛로 매우 양호하였다.
이 웨이퍼를 4분할하였다. 그 중 1매를 통상의 선택에칭(preferential etching)(세코에칭,Secco etching)에 의해 1㎛의 에칭량으로 에칭하여, 현미경으로 표면의 결함밀도를 측정하였다. 그러나, 적층결함 등의 결함은 관찰되지 않았다.
나머지 3매는, KOH수용액에 의한 에칭제거량을 각 조각의 표면에서 5.0,6.0, 6.5㎛로 한 것 이외는 실시예1과 같은 방법으로 하여, SOI층중 깊이방향의 결함밀도를 측정하였다.
에칭량이 5.0,6.0㎛인 2매의 결함밀도는 실시예1과 같이, 각각 102/㎠ 이하였다. 에칭량이 6.5㎛(에피텍셜층이 성장하기 시작한 위치까지 에칭)인 웨이퍼는, 결함밀도가 7 ×103/㎠ 였다. 이 결과는, 에피텍셜층 하부의 SOI층이 수소이온주입시 발생된 데미지를 여전히 포함하고 있음을 나타내고 있다. 이 데미지층은 중금속 등의 불순물을 디바이스활성층에서 제거하는 게터링사이트로서 이용할 수 있다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는, 예시이고, 본 발명의 특허청구범위에 기재된 기술사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 제겅하는 것은, 어느것에 있어서도 본 발명의 기술적 범위에 포함된다.
이상 설명한 바와 같이, 본 발명에 의하면, 바이폴라 디바이스 혹은 파워 디바이스용으로 유용하고 SOI층의 두께균일성이 양호하며 결정성 및 전기특성이 우수한 후막 SOI층을 갖는 SOI웨이퍼, 또는 SOI층내부에 게터링 사이트를 갖고 중금속 오염에 강한 SOI웨이퍼를 비교적 용이하게 저비용으로 제조하는 것이 가능하다.
또한, 박막화 또는 표면조도를 개선하기 위한 연마공정이 불필요하고, 물의 사용량 및 연마슬러리(polishing slurry) 등의 산업 폐기물이 저감되기 때문에, 환경에의 악영향을 억제할 수 있다. 또한, 웨이퍼주변의 미결합부를 제거하는 공정이 불필요하기 때문에, 생산성 및 수율을 보다 향상하고, 현저한 비용저감을 가능하게 한다. 부산물로 생긴 박리웨이퍼를 실리콘 웨이퍼로 재이용함으로써, 비용을 한층 저감할 수 있다.

Claims (19)

  1. 2매의 단결정 실리콘 웨이퍼중 적어도 하나에 산화막을 형성하고; 2매의 웨이퍼중 한 웨이퍼의 상면에 수소이온 또는 희가스(rare gas) 이온을 주입하여 이온주입층(ion implanted layer)을 형성시키고; 상기 이온-주입된 면과 다른 실리콘 웨이퍼의 표면을 산화막을 사이에 두어 밀착시키고; 상기 이온주입층을 벽개면으로 하여 실리콘 웨이퍼를 박막상으로 분리하도록 열처리를 가함에 의해, SOI층을 갖는 SOI웨이퍼를 제조한 다음; 상기 SOI층상에 에피텍셜층을 성장시켜 후막 SOI층을 형성시키는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  2. 제1항에 있어서, 에피텍셜층 성장전의 상기 SOI웨이퍼에, 수소를 포함하는 환원성분위기 또는 염화수소가스를 포함하는 분위기하에서 열처리를 행하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  3. 제1항에 있어서, 에피텍셜층 성장전 상기 SOI웨이퍼의 SOI층 두께가 0.2㎛ 이상인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  4. 제2항에 있어서, 에피텍셜층 성장전 상기 SOI웨이퍼의 SOI층 두께가 0.2㎛ 이상인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  5. 제1항에 있어서, 에피텍셜 성장후 상기 후막SOI층의 두께가 2㎛ 이상인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 제2항에 있어서, 에피텍셜 성장후 상기 후막SOI층의 두께가 2㎛ 이상인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. 제3항에 있어서, 에피텍셜 성장후 상기 후막SOI층의 두께가 2㎛ 이상인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  8. 제1항의 방법으로 제조된 SOI웨이퍼.
  9. 제2항의 방법으로 제조된 SOI웨이퍼.
  10. 제3항의 방법으로 제조된 SOI웨이퍼.
  11. 제4항의 방법으로 제조된 SOI웨이퍼.
  12. 제5항의 방법으로 제조된 SOI웨이퍼.
  13. 제6항의 방법으로 제조된 SOI웨이퍼.
  14. 제7항의 방법으로 제조된 SOI웨이퍼.
  15. 제1항의 방법에서 부산물로 생긴 박리 웨이퍼를 재처리한 후, 실리콘 웨이퍼로 재이용하는 방법.
  16. 제2항의 방법에서 부산물로 생긴 박리 웨이퍼를 재처리한 후, 실리콘 웨이퍼로 재이용하는 방법.
  17. 제3항의 방법에서 부산물로 생긴 박리 웨이퍼를 재처리한 후, 실리콘 웨이퍼로 재이용하는 방법.
  18. 제5항의 방법에서 부산물로 생긴 박리 웨이퍼를 재처리한 후, 실리콘 웨이퍼로 재이용하는 방법.
  19. SOI층상에 에피텍셜층을 성장시킨 후막 SOI웨이퍼에 있어서, 상기 에피텍셜층 하부의 SOI층중에 데미지층이 존재하는 것을 특징으로 하는 후막 SOI웨이퍼.
KR1019990026311A 1998-07-07 1999-07-01 Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼 KR100668160B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20871098A JP3358550B2 (ja) 1998-07-07 1998-07-07 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP10-208710 1998-07-07

Publications (2)

Publication Number Publication Date
KR20000011406A true KR20000011406A (ko) 2000-02-25
KR100668160B1 KR100668160B1 (ko) 2007-01-11

Family

ID=16560808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026311A KR100668160B1 (ko) 1998-07-07 1999-07-01 Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼

Country Status (4)

Country Link
US (2) US6284629B1 (ko)
EP (1) EP0971395A1 (ko)
JP (1) JP3358550B2 (ko)
KR (1) KR100668160B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
KR100753754B1 (ko) * 2005-04-07 2007-08-31 가부시키가이샤 섬코 에스 오 아이 기판의 제조 방법 및 제조시 층 이송된웨이퍼의 재생 방법
KR101478812B1 (ko) * 2007-06-27 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
KR20150132383A (ko) * 2013-03-14 2015-11-25 썬에디슨 세미컨덕터 리미티드 광점 결함들 및 표면 거칠기를 감소시키기 위한 반도체-온-인슐레이터 웨이퍼 제조 방법

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6159825A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
US6670259B1 (en) * 2001-02-21 2003-12-30 Advanced Micro Devices, Inc. Inert atom implantation method for SOI gettering
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
US6656761B2 (en) 2001-11-21 2003-12-02 Motorola, Inc. Method for forming a semiconductor device for detecting light
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP2004265904A (ja) * 2003-01-23 2004-09-24 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びその製造方法
TW200428637A (en) 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
CA2520972C (en) * 2003-04-21 2010-01-26 Sioptical, Inc. Cmos-compatible integration of silicon-based optical devices with electronic devices
DE60336543D1 (de) 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2858461B1 (fr) * 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2867307B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
US7282449B2 (en) 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
US20050236619A1 (en) * 2004-04-21 2005-10-27 Vipulkumar Patel CMOS-compatible integration of silicon-based optical devices with electronic devices
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
EP1667223B1 (en) 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
DE102004062356A1 (de) * 2004-12-23 2006-07-13 Siltronic Ag Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
US20080315349A1 (en) * 2005-02-28 2008-12-25 Shin-Etsu Handotai Co., Ltd. Method for Manufacturing Bonded Wafer and Bonded Wafer
FR2883659B1 (fr) * 2005-03-24 2007-06-22 Soitec Silicon On Insulator Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5124973B2 (ja) * 2006-04-18 2013-01-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
EP2095415B1 (en) * 2006-12-26 2010-10-27 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
EP1950803B1 (en) * 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
JP5350655B2 (ja) 2007-04-27 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
JP5280015B2 (ja) * 2007-05-07 2013-09-04 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
KR101478813B1 (ko) * 2007-06-20 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP5245380B2 (ja) 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090117708A1 (en) * 2007-11-01 2009-05-07 Sumco Corporation Method for manufacturing soi substrate
JP5459900B2 (ja) * 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP4636110B2 (ja) * 2008-04-10 2011-02-23 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP5496540B2 (ja) 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7947523B2 (en) * 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7776624B2 (en) * 2008-07-08 2010-08-17 International Business Machines Corporation Method for improving semiconductor surfaces
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP5625239B2 (ja) * 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
JP2011029594A (ja) * 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR101752901B1 (ko) * 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
EP2474995B1 (en) 2009-09-04 2014-04-30 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
JP5521561B2 (ja) 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US7935612B1 (en) * 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
JP2011253906A (ja) * 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2012064802A (ja) * 2010-09-16 2012-03-29 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US8404562B2 (en) * 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
JP5541136B2 (ja) * 2010-12-15 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウエーハの製造方法
JP5477277B2 (ja) 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5418564B2 (ja) 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
JP6186984B2 (ja) * 2013-07-25 2017-08-30 三菱電機株式会社 半導体装置の製造方法
CN103794467A (zh) * 2014-02-21 2014-05-14 上海超硅半导体有限公司 一种薄硅片的重新利用方法
CN104925748B (zh) * 2014-03-19 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
CN108878349A (zh) * 2018-06-27 2018-11-23 北京工业大学 一种新型soi衬底的结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
TW211621B (ko) * 1991-07-31 1993-08-21 Canon Kk
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5659192A (en) * 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JP3864495B2 (ja) * 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
KR100753754B1 (ko) * 2005-04-07 2007-08-31 가부시키가이샤 섬코 에스 오 아이 기판의 제조 방법 및 제조시 층 이송된웨이퍼의 재생 방법
US7790573B2 (en) 2005-04-07 2010-09-07 Sumco Corporation Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production
KR101478812B1 (ko) * 2007-06-27 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
KR20150132383A (ko) * 2013-03-14 2015-11-25 썬에디슨 세미컨덕터 리미티드 광점 결함들 및 표면 거칠기를 감소시키기 위한 반도체-온-인슐레이터 웨이퍼 제조 방법

Also Published As

Publication number Publication date
JP3358550B2 (ja) 2002-12-24
US6284629B1 (en) 2001-09-04
US20010046746A1 (en) 2001-11-29
EP0971395A1 (en) 2000-01-12
KR100668160B1 (ko) 2007-01-11
JP2000030995A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
US6489654B2 (en) Silicon-on-insulator (SOI) substrate
EP0843345B1 (en) Method of manufacturing a semiconductor article
US6054363A (en) Method of manufacturing semiconductor article
US5966620A (en) Process for producing semiconductor article
US10475694B2 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CA2233096C (en) Substrate and production method thereof
US6350702B2 (en) Fabrication process of semiconductor substrate
EP0843346B1 (en) Method of manufacturing a semiconductor article
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
EP2053650B1 (en) Method for producing semiconductor substrate
JPH10326883A (ja) 基板及びその作製方法
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JP3293767B2 (ja) 半導体部材の製造方法
EP3809448B1 (en) Bonded soi wafer and method for manufacturing bonded soi wafer
EP3370249A1 (en) Bonded soi wafer manufacturing method
JP3293766B2 (ja) 半導体部材の製造方法
JPH11195774A (ja) 半導体基板の作成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee