KR100434914B1 - 고품질 웨이퍼 및 그의 제조방법 - Google Patents

고품질 웨이퍼 및 그의 제조방법 Download PDF

Info

Publication number
KR100434914B1
KR100434914B1 KR10-2001-0064748A KR20010064748A KR100434914B1 KR 100434914 B1 KR100434914 B1 KR 100434914B1 KR 20010064748 A KR20010064748 A KR 20010064748A KR 100434914 B1 KR100434914 B1 KR 100434914B1
Authority
KR
South Korea
Prior art keywords
wafer
soi wafer
rapid cooling
cooling reactor
rapid heating
Prior art date
Application number
KR10-2001-0064748A
Other languages
English (en)
Other versions
KR20030032703A (ko
Inventor
홍진균
이재춘
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR10-2001-0064748A priority Critical patent/KR100434914B1/ko
Publication of KR20030032703A publication Critical patent/KR20030032703A/ko
Application granted granted Critical
Publication of KR100434914B1 publication Critical patent/KR100434914B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 고품질 반도체 웨이퍼 제조방법은 표면에 요철이 형성된 웨이퍼를 급속가열 및 급속냉각 반응기에 장착하는 단계와; 상기 급속가열 및 급속냉각 반응기에 HCl 가스를 주입하여 상기 웨이퍼 표면의 불순물을 제거하는 세정단계와; 상기 급속가열 및 급속냉각 반응기내에서 상기 세정단계가 끝난 웨이퍼상에 에피택셜층을 형성하여 상기 웨이퍼의 HF결함을 제거하는 단계와; 상기 급속가열 및 급속냉각 반응기내에서 상기 HF 결함이 제거된 웨이퍼를 수소분위기하에서 열처리하여 상기 웨이퍼를 경면화하는 단계가 연속적으로 이루어진다.
따라서, 상압의 레미널 플로우를 갖는 급속가열 및 급속냉각의 반응기에서 세정, 결함제거,표면 경면화를 일련의 공정으로 표면 미소거칠기를 감소시켜 기존의 화학용액에 의한 세정, 기계적 연마를 하지 않고 웨이퍼 경면화 공정들을 일관화할수 있다. 이는 가공 시간을 단축하여 생산성 및 경제성이 향상된 고품질의 반도체 웨이퍼를 기대할 수 있다.

Description

고품질 웨이퍼 및 그의 제조방법{High quality wafer and a method of fabricating therof}
본 발명은 고품질 반도체 웨이퍼 제조방법에 관한 것으로 특히 급속가열 및 급속냉각 반응기에서 웨이퍼세정, HF결함제거 , 수소분위기에서 열처리 등의 공정을 연속적으로 하여 웨이퍼 표면을 경면화하여 고품질 반도체 웨이퍼를 제조하기 위한 것이다.
SOI(Silicon on insulation)웨이퍼의 제조 및 품질 향상을 위한 기술 발전은 수많은 연구 및 노력의 결과로 급속히 발전하여 왔다. 특히 디자인 룰이 점차 미세화 됨에 따라 디바이스층의 결정성 및 결함, 표면 품질은 소자업체의 양산제품 생산에 미치는 영향이 더욱 커지고 있다.
SOI 웨이퍼는 단결정 실리콘 박막이 실리콘 기판(substrate)상의 BOX(Buried Oxide)상부에 있는 3층 구조를 하고 있고, 트랜지스터는 이 박막 SOI층 상에 형성된다.
이러한 구조의 기판을 사용해 제작된 SOI소자가 갖는 특징은 종래의 벌크(bulk) 실리콘소자에 비해 접합용량과 배선용량 등의 기생 용량을 절감하여 저 기판 바이어스(bias)효과, 단채널 효과 억제, 완전 분리구조, 급준한 기판의 쇼트(short)특성 등을 들 수 있다. 이것은 결국 LSI의 저소비 전력화 및 고성능화에 큰 효과를 거둘 수 있다. SOI 웨이퍼의 기술 개발 추이는 SOI 활성층 및 BOX 층의 박막화 진행과 균일도 향상으로 이어지고 있고 양산 제품 개발 면에서의 주요 문제는 제조단가 절감 공정개발, 안정적이고 충분한 양의 공급능력 획득, SOI 웨이퍼의 표준화, 고품질 기판 웨이퍼 제조가 필요하다.
이와 같은 SOI 웨이퍼를 만드는 방법은 크게 SIMOX(separation by implanted oxygen)와 접합 SOI 웨이퍼로 분류할 수 있다.
이 중 SIMOX 방식으로 형성한 박막 SOI 웨이퍼는 이온 주입에 의해 산소를 넣는 공정과 결정성 회복을 위한 1300℃이상의 고온 어닐 공정으로 이루어진다. 이온 주입조건으로는 가속 에너지 약 200KeV, 도즈(dose)량은 1×1018atoms/cm2이상으로 이들 2가지의 조건에 의해 SOI 활성층 및 BOX층의 두께가 결정된다.
주입되는 산소의 가속 에너지와 도즈량은 정확히 제어할 수 있기 때문에 주입각도를 조정하면 SOI활성층 두께가 매우 균일한 SOI 웨이퍼를 얻을 수 있다. 이것은 SIMOX 웨이퍼의 최대 장점이다. 그러나 매우 높은 도즈량의 산소를 주입하기 때문에 고온 어닐 후에도 SOI 웨이퍼 활성층의 결정성에 문제가 생기며 가속 에너지나 주입 도즈량에도 제한이 있다. SIMOX 분야에서는 이 최대의 문제점인 결정성이나 BOX 개량하는데 기술개발의 관심이 맞추어져 있다.
그리고 접합 SOI 웨이퍼방식으로 형성한 박막 SOI 웨이퍼는 도1a 내지 도1d에서와 같이 실리콘 단결정으로 형성된 도너 웨이퍼(10)와 핸들 웨이퍼(12)를 준비한 후(1a), 도너 웨이퍼(10) 상부에 산화막(14)을 형성하고(1b), 도너웨이퍼(10) 상부에 수소이온을 주입하여 수소 이온 주입층(16)을 형성하고(1c), 도너 웨이퍼(10)와 핸들 웨이퍼(12)를 결합시킨 후 전사하여 수소 이온 주입층(16)이 형성된 부분을 분리(Cleave)하여 형성(1d)한 것이다. 이때 분리된 수소이온주입층(16) 상에는 표면요철(18)(도시된 표면요철은 본 설명을 구체화하기 위해 표면요철을 확대해서 도시한것임)이 형성된다.
또한 접합 SOI 웨이퍼방식으로 형성한 후막 SOI 웨이퍼는 도2a 내지 도2c 에서와 같이, 도너 웨이퍼(20)와 핸들 웨이퍼(22)를 준비한 후 도너 웨이퍼(20) 상에 산화막(24)을 형성하고(2a), 도너 웨이퍼(20)와 핸들 웨이퍼(22)를 여러 가지 방법에 의해 결합시킨 후 열처리한다(2b). 이후 열처리한 웨이퍼를 원하는 두께로연삭(2c)하여 형성하므로 연삭에 의해 표면 요철(28)(도시된 표면요철은 본 설명을 구체화하기 위해 표면요철을 확대해서 도시한것임)이 형성된다.
이외에도 일반적으로 반도체 디바이스 제조용 웨이퍼는 CZ(Czochralski, 초크랄스키)방식으로 형성한 잉곳에 각종 성형공정을 거쳐 웨이퍼를 형성하는데 잉곳으로부터 웨이퍼를 형성하는 공정중에 필요한 폴리싱 또는 에칭등으로 표면요철이 형성된다.
이와 같은 표면 요철을 경면화하기 위해 현재는 CMP(chemical mechanical polishing), 또는 PACE(Plasma Assisted Chemical Etching)방법 등을 사용한다. 그러나 CMP에 의한 표면 경면화 작업은 슬러리 및 기계적 마찰에 의한 기판 손상의 발생과 가장 자리부가 연마패드의 점탄성 변형 때문에 연마의 균일성에 영향을 미치는 에지 라운딩(Edge Rounding)현상이 발생하여 공정관리에 어려움이 많다.
PACE 방법 또한 기존의 연삭 연마법으로 박막화 된 접합 SOI 웨이퍼를 특별한 장치에 의해 정밀 연마하는 것으로 SOI 웨이퍼 전체의 두께 균일성은 개선할 수 있으나 국소적 에칭 도구의 특성으로 인한 PACE 연마에 의해 형성된 주기적인 표면요철을 남겨 고주파 형상을 지닌 표면의 형상 개선에 어려움이 있다. 또한 PACE 전극 주사에 의한 흔적이 막 두께 차이에 의해 얼룩으로 나타나는 경우가 종종 있으며 생산성이 낮은 단점이 있다.
이는 도3에 도시된 종래의 결함제거 공정이 없는 SOI 웨이퍼의 HF 결함 측정 광학현미경 사진과 도4에 도시된 종래의 경면 연마된 SOI 웨이퍼의 표면 미소 거칠기(Rms)를 측정한 광학현미경 사진에서 확인할 수 있다. 도3에서 나타난 HF 결함 밀도는 1~2개/cm2이고, 도4에서의 미소거칠기는 0.64Å이다.
SOI 웨이퍼에서 반도체 디바이스가 형성될 영역의 결정결함(COP)이나 선형전위(treading dislocation)가 없는 무결함 고품질 SOI 웨이퍼를 제작하기 위해서는 초기 기판 선택시 결정성장단계부터 무결함 결정을 제조하거나 전사되는 층을 에피텍시얼 층을 사용하는 방법이 있다.
무결함 결정을 제조하는 것은 수율과 공정시간 등 기판의 생산 비용을 증대시켜 최종제품의 가격을 상승시키는 단점이 있고 에피텍시얼 층을 형성하는 경우 접합시 표면 상태에 따라 수율이 저하되고 이를 해결하기 위해 다른 공정을 부가해야 하는 등의 불편함이 있다.
따라서 본 발명은 고품질 반도체 웨이퍼 제조방법에 관한 것으로 특히, 세정, 기계적 연마등을 급속가열 및 급속냉각기내에서 일련의 공정으로 실시하여 표면을 경면화하여 고품질 반도체 웨이퍼를 제조하는 방법에 관한 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼 제조방법은 표면에 요철이 형성된 웨이퍼를 급속가열 및 급속냉각 반응기에 장착하는 단계와; 상기 급속가열 및 급속냉각 반응기에 HCl 가스를 주입하여 상기 웨이퍼 표면의 불순물을 제거하는 세정단계와; 상기 급속가열 및 급속냉각 반응기내에서 상기 세정단계가 끝난 웨이퍼 상에 에피택셜층을 형성하여 상기 웨이퍼의 HF결함을 제거하는 단계와; 상기 급속가열 및 급속냉각 반응기 내에서 상기 HF 결함이 제거된 웨이퍼를 수소 분위기하에서 열처리하여 상기 웨이퍼를 경면화하는 단계가 연속적으로 이루어진다.
상기 웨이퍼는 실리콘 단결정 웨이퍼, SIMOX 방식으로 형성한 박막 SOI 웨이퍼, 접합방식에 의한 박막 SOI 웨이퍼, 접합방식에 의한 SOI 웨이퍼 중 하나를 선택하여 사용하는 것이 바람직하다.
상기 세정 단계는 급속가열 및 급속냉각 반응기를 상압의 래미널 플로우상태로 1000~1200℃의 내부온도로 하고 수소가스 분위기하에서 고순도 HCl을 2.25%이하로 주입하여 제거하는 것이 바람직하다.
상기 HF 결함제거단계는 급속가열 및 급속냉각 반응기의 온도를 1000℃~1200℃유지하고, 수소가스 분위기하에서 실란가스를 0.02~0.0025%로 주입하여 3000Å이하의 두께로 에피텍셜층을 형성하는 것이 바람직하다.
상기 웨이퍼의 경면화는 급속가열 및 급속냉각 반응기내에 수소가스를 20slm~100slm로 주입하고 1000~1200℃의 온도로 30~100초 동안 열처리하는 것이 바람직하다.
도 1은 접합방식에 의한 박막 SOI 웨이퍼 제조방법을 도시한 공정단면도.
도 2는 접합방식에 의한 후막 SOI 웨이퍼 제조방법을 도시한 공정단면도.
도 3은 종래의 결함제거 공정이 없는 SOI 웨이퍼의 HF 결함 측정 광학현미경 사진.
도 4는 종래의 경면 연마된 SOI 웨이퍼의 표면 미소 거칠기를 측정한 광학현미경 사진.
도 5는 본 발명에 따른 고품질 웨이퍼 제조방법을 개략적으로 도시한 흐름도.
도 6은 본 발명의 실시 예에 따른 SOI 웨이퍼의 HF결함을 측정한 광학현미경 사진.
도 7은 본 발명의 실시 예에 따른 SOI 웨이퍼의 표면 미소 거칠기를 측정한 광학현미경 사진.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 설명한다.
도5는 본 발명의 일 실시예에 따라 고품질 웨이퍼 제조방법을 개략적으로 도시한 흐름도이다.
먼저, 본 발명에 따른 고품질 웨이퍼 제조방법은 표면에 요철이 형성된 웨이퍼를 수소 분위기의 급속가열 및 급속냉각 반응기에 장착하는 웨이퍼 장착단계(S1)와, 급속가열 및 급속냉각 반응기 내부에 HCl가스를 주입하여 웨이퍼 표면의 자연산화막, 유기물 및 이물질 등을 제거하는 웨이퍼 세정단계(S2)와, 급속 가열 및 급속 냉각 반응기 내부에 실란가스를 주입하여 웨이퍼 상에 에피텍셜 층을 형성하는 결함제거 단계(S3)와, 에픽텍셜층이 형성된 웨이퍼를 수소가스 분위기에서 급속 열처리하여 표면을 경면화하는 표면 경면화단계(S4)로 이루어진다.
좀더 구체적으로 설명하면, 본 발명의 고품질 웨이퍼 제조가 이루어지는 상기 급속 가열 및 급속 냉각 반응기는 내부에 상압의 래미널 플로우(laminar flow)를 갖도록 하여 반응기 내부에 주입되는 가스들이 일정한 흐름을 가지도록 한다.
상기 웨이퍼 장착단계(S1)에서 반응기 내부에 장착되는 웨이퍼는 일반적인 반도체 디바이스 제조용 웨이퍼, SIMOX 방식으로 형성한 박막 SOI 웨이퍼, 접합방식으로 형성한 박막 SOI 웨이퍼, 접합방식으로 형성한 후막 SOI 웨이퍼 등 표면에 요철이 있는 실리콘 웨이퍼이다.
상기 웨이퍼 세정단계(S2)에서 웨이퍼 세정은 급속가열 및 냉각 반응기의 내부온도를 1,000 ℃~ 1,200 ℃ 상태에서 이루어지며, 100% 수소 분위기하에서 HCl 가스를 2.25%이하로 주입한 후 30초 이내에서 실시한다.
30초 이내에서도 본 발명에 따른 HCl 가스에 의한 세정은 충분히 이루어지며 30초 이상이 된다면 HCl 가스에 의한 식각이 일어나므로 본 발명에 따른 효과를 기대할 수 없다. 그리고 HCl가스가 2.25%이상 주입되어도 HCl 가스로 인한 웨이퍼 표면이 식각되어 본 발명에 따른 웨이퍼 세정효과를 얻을 수 없다.
따라서 최적화된 HCl 가스의 주입량은 반응기 내부에 1.125% 로 주입하는 것이고, 주입된 HCl 가스에 의한 최적화된 웨이퍼 세정시간은 8~12초이다.
또한, 반응기 내부에 주입되는 HCl가스는 웨이퍼 세정과정에서 웨이퍼가 HCl 가스 속에 내재된 금속원소 등의 오염원으로부터 재오염되는 것을 방지하기 위해 99.995 또는 6N이상의 고순도 HCl 가스를 사용하도록 한다.
이와 같이 상기 웨이퍼 장착단계에서 반응기 내부에 HCl가스를 주입하여 웨이퍼를 세정하는 것은 HCl 가스에 의해 웨이퍼 표면의 실리콘 원자들이 재배열되도록 하여 웨이퍼 표면이 경면화될 수 있는 환경을 조성하기 위한 것이다.
상기 에피텍셜층 형성단계는 급속가열 및 급속냉각 반응기의 내부온도를 1,000℃~1,200 ℃로 계속적으로 유지하고, 100% 수소분위기 하에서 반응기 내부에 실란가스를 0.0025 ~0.02%로 주입하여 세정이 완료된 웨이퍼 표면에 에피텍셜층을 형성하는 것이다.
이때, 에피텍셜층은 HF 결함의 원인인 결정결함(COP)나 선형전위(treading dislocation)를 제거하여 웨이퍼 표면에 무결함층(Denude zone)을 형성하기 위한 것으로 에피텍셜층의 형성 두께는 3000Å이하로 형성한다. 에피텍셜층의 두께는 시간을 조절하여 두께를 조절하여 형성할 수 있다.
또한, 본 발명에 따른 결함제거의 목적시는 3000Å이하로 형성하는 것이 바람직하지만 결함제거이외에 SOI 웨이퍼의 두께를 더 두껍게 형성할 필요가 있을시 일정두께까지 에피텍셜층을 형성할 수 있다.
상기 표면 경면화 단계는 급속가열 및 급속냉각 반응기의 내부온도를 1,000 ℃~1,200 ℃로 계속적으로 유지한 상태에서 100% 수소분위기 하에서 이루어진다. 이때 주입되는 수소가스는 30~100 slm 범위 이내에서 반응기 내부에 주입하며,30~100초 동안 열처리한다.
따라서, 본 발명은 종래에 비해 웨이퍼 표면의 경면화가 매우 우수한 웨이퍼를 제공하는것이 가능하게 된다.
이와 같이 본 발명은 박막 SOI 웨이퍼 또는 후막 SOI 웨이퍼처럼 표면 요철을 갖는 SOI 웨이퍼의 세정, 결함제거, 표면 경면화에 적용할 수 있으며, 상압의 레머널 플로우를 갖는 급속가열 및 급속냉각의 반응기에서 청정 표면을 형성시키고, 에피택셜층을 형성해 디바이스층의 결함을 제거하며, 연속해서 수소 분위기에서 급속 열처리를 통해 SOI 웨이퍼 표면의 거칠기를 개선한다.
본 발명에 따른 웨이퍼는 표면요철이 형성된 웨이퍼가 급속가열 및 급속냉각 반응기에 장착되고, 상기 급속가열 및 급속냉각 반응기내에서 에피택셜층이 형성되며, 상기 급속가열 및 급속냉각 반응기내에서 수소 분위기하에서 열처리되어 표면이 경면화된다.
여기서 표면에 요철이 형성된 웨이퍼는 실리콘 단결정 웨이퍼, SIMOX 방식으로 형성한 박막 SOI 웨이퍼, 접합방식에 의한 박막 SOI 웨이퍼, 접합방식에 의한 후막 SOI 웨이퍼 중 하나를 선택하여 본 발명에 따른 웨이퍼로 형성된다.
또한, 웨이퍼의 경면화는 급속가열 및 급속냉각 반응기내에 수소가스를 20slm~100slm로 주입하고 1000~1200℃의 온도로 30~100초 동안 열처리하여 형성된다.
따라서, 에피택셜층 형성 후 측정된 HF 결함은 0 개/cm2이고, 수소 분위기하에서 열처리된 후 측정된 미소거칠기는 0.64Å 이하이다.
[실시예]
급속가열 및 급속냉각 반응기에 접합방식에 의한 박막 SOI 웨이퍼를 장착한다. 급속가열 및 급속냉각 반응기를 상압의 래미널 플로우를 가지도록 한다.
그리고 급속가열 및 급속냉각 반응기의 내부 온도를 1130℃로 설정하고, 주입되는 수소가스는 50slm이며 HCl가스는 0.85slm으로 주입하여 15초 동안 세정한다.
다음으로 세정후 급속가열 및 급속냉각 반응기의 내부 온도는 1100℃로 설정하고 주입되는 수소가스는 50slm, TCS(Trichlorosiline)는 11g/min으로 5초동안 주입하여 2800Å두께의 에피텍셜층을 형성한다.
그리고 에피텍셜층 형성 후 급속가열 및 급속냉각 반응기의 내부온도를 1130℃로 설정하고 수소가스량을 45slm으로 주입하여 30초간 열처리하여 웨이퍼 표면을 경면화한다.
상기 기술된 본 발명의 실시예에 따른 결과는 다음과 같다.
도 6은 에피택셜층을 형성하여 HF결함을 제거한 후 SOI 웨이퍼의 HF결함을 측정한 광학현미경 사진을 나타낸 것으로 도1의 종래에 HF 결함제거 공정이 없는 SOI 웨이퍼와 비교하였을 때, 도1은 HF결함밀도가 1~2개/cm2이고 도6은 0개/cm2으로 나타나므로 본 발명에 따른 고품질 반도체 웨이퍼의 제조방법에 의해 제조된 웨이퍼는 에피택셜층에 의해 HF결함이 제거된 것을 확인할 수 있다.
또한, 제4단계 진행후 SOI 웨이퍼의 표면 미소 거칠기(Rms)를 광학현미경(면적 : 2㎛ X 2㎛)에 의해 측정한 결과를 도7에 도시하였다. 측정된 SOI 웨이퍼의 표면 미소 거칠기(Rms)는 0.64Å 이하로 측정되어 종래의 CMP 또는 PACE 방법 등으로 경면연마된 종래의 웨이퍼에 비해 향상된 미소 거칠기 값을 나타내었다.
본 발명에서는 에피택셜층을 형성하여 반도체 디바이스가 형성되는 영역을 저결함화할 수 있으며 본 발명에 따라 미소거칠기가 향상된 웨이퍼를 제조하여 웨이퍼의 전기적 특성을 높일 수 있다.
또한, 상압의 레미널 플로우를 갖는 급속가열 및 급속냉각의 반응기에서 세정, 결함제거,표면 경면화를 일련의 공정으로 표면 미소거칠기를 감소시켜 기존의 화학용액에 의한 세정, 기계적 연마를 하지 않고 웨이퍼 경면화 공정들을 일관화할 수 있다. 이는 가공 시간을 단축하여 생산성 및 경제성이 향상된 고품질의 반도체 웨이퍼를 기대할 수 있다.

Claims (9)

  1. SOI(silicon on insulator)층 형성과정에 표면에 요철이 형성된 SOI웨이퍼를 급속가열 및 급속냉각 반응기에 장착하는 단계와;
    상기 급속가열 및 급속냉각 반응기에 HCl 가스를 주입하여 상기 웨이퍼 표면의 불순물을 제거하는 세정단계와;
    상기 세정단계가 끝난 상기 SOI웨이퍼의 SOI층 상에, 상기 급속가열 및 급속냉각 반응기내에 실란가스를 주입하며 무결함층인 에피택셜층을 형성하는 단계와;
    상기 에피택셜층이 형성단계를 거친 SOI웨이퍼를 경면화하기 위해 상기 급속가열 및 급속냉각 반응기내에서 수소분위기 열처리하는 단계가 연속적으로 이루어져서 상기 SOI웨이퍼의 표면이 고도의 평탄도를 가지도록 제어하는 것을 특징으로 하는 고품질 반도체 웨이퍼 제조방법.
  2. 제1항에 있어서,
    상기 SOI 웨이퍼는 SIMOX 방식으로 형성한 박막 SOI 웨이퍼, 접합방식에 의한 박막 SOI 웨이퍼, 접합방식에 의한 후막 SOI 웨이퍼 중 하나를 선택하여 형성되는 것을 특징으로 하는 고품질 반도체 웨이퍼 제조방법.
  3. 제1항에 있어서,
    상기 세정 단계는 급속가열 및 급속냉각 반응기를 상압의 래미널 플로우상태로 1000~1200℃의 내부온도로 하고, 100% 수소가스 분위기하에서 고순도 HCl을 최대한 2.25%로 주입하여 최대한 30초 동안 수행하는 것을 특징으로 하는 고품질 반도체 웨이퍼 제조방법.
  4. 제1항에 있어서,
    상기 에피택셜층 형성단계는 급속가열 및 급속냉각 반응기의 온도를 1000℃~1200℃유지하고, 실란가스를 0.0025 ~0.02%로 주입하여 수행하는 것을 특징으로 하는 고품질 반도체 웨이퍼 제조방법.
  5. 제4항에 있어서,
    상기 수소분위기 열처리는 급속가열 및 급속냉각 반응기내에 수소가스를 20slm~100slm로 주입하고 1000~1200℃의 온도로 30~100초 동안 열처리하는 것을 특징으로 하는 고품질 반도체 웨이퍼 제조방법.
  6. SOI(silicon on insulator)층 형성과정에 표면에 요철이 형성된 SOI웨이퍼를 급속가열 및 급속냉각 반응기에 장착시켜, HCl 가스를 주입하여 상기 웨이퍼 표면의 불순물을 제거하는 세정하고, 실란가스를 주입하며 상기 SOI 웨이퍼 표면에 에피택셜층을 형성하고, 상기 에피택셜층이 형성단계를 거친 SOI 웨이퍼를 상기 급속가열 및 급속냉각 반응기내에서 수소분위기 열처리하여 표면을 경면화시켜 제조하는 것을 특징으로 하는 고품질 반도체 웨이퍼.
  7. 청구항 6에 있어서,
    상기 에피택셜층 형성 후 측정된 HF결함은 0개/㎠이고, 수소분위기하에서 열처리 된 후 측정된 미소거칠기는 그 최대한이 0.64Å인 것을 특징으로 하는 고품질 반도체 웨이퍼.
  8. 제6항에 있어서,
    상기 SOI웨이퍼는, SIMOX 방식으로 형성한 박막 SOI 웨이퍼, 접합방식에 의한 박막 SOI 웨이퍼, 접합방식에 의한 후막 SOI 웨이퍼 중 하나를 선택하여 형성되는 것을 특징으로 하는 고품질 반도체 웨이퍼.
  9. 제6항에 있어서,
    상기 SOI웨이퍼의 경면화는 급속가열 및 급속냉각 반응기내에 수소가스를 20slm~100slm로 주입하고 1000~1200℃의 온도로 30~100초 동안 열처리하여 형성되는 것을 특징으로 하는 고품질 반도체 웨이퍼.
KR10-2001-0064748A 2001-10-19 2001-10-19 고품질 웨이퍼 및 그의 제조방법 KR100434914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0064748A KR100434914B1 (ko) 2001-10-19 2001-10-19 고품질 웨이퍼 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0064748A KR100434914B1 (ko) 2001-10-19 2001-10-19 고품질 웨이퍼 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030032703A KR20030032703A (ko) 2003-04-26
KR100434914B1 true KR100434914B1 (ko) 2004-06-09

Family

ID=29565533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0064748A KR100434914B1 (ko) 2001-10-19 2001-10-19 고품질 웨이퍼 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100434914B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079501A (ko) * 1997-03-31 1998-11-25 기타오카 타카시 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20000011406A (ko) * 1998-07-07 2000-02-25 와다 다다시 Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼
WO2000063954A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Surface finishing of soi substrates using an epi process
KR20010054917A (ko) * 1999-12-08 2001-07-02 이 창 세 에스오아이 웨이퍼의 표면 정밀 가공 방법
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079501A (ko) * 1997-03-31 1998-11-25 기타오카 타카시 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20000011406A (ko) * 1998-07-07 2000-02-25 와다 다다시 Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
WO2000063954A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Surface finishing of soi substrates using an epi process
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
KR20010054917A (ko) * 1999-12-08 2001-07-02 이 창 세 에스오아이 웨이퍼의 표면 정밀 가공 방법

Also Published As

Publication number Publication date
KR20030032703A (ko) 2003-04-26

Similar Documents

Publication Publication Date Title
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
US6054363A (en) Method of manufacturing semiconductor article
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
EP0843346B1 (en) Method of manufacturing a semiconductor article
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR20090099533A (ko) 변형 Ｓｉ기판의 제조방법
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
CN102986020A (zh) 对绝缘体基材上的硅进行精整的方法
US7276427B2 (en) Method for manufacturing SOI wafer
KR20090108689A (ko) 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
US20060154445A1 (en) Method for manufacturing soi wafer
EP1965413B1 (en) Method for manufacturing soi substrate
US6794227B2 (en) Method of producing an SOI wafer
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
JPH10326883A (ja) 基板及びその作製方法
KR100434914B1 (ko) 고품질 웨이퍼 및 그의 제조방법
KR100549257B1 (ko) 에스오아이 웨이퍼의 표면 정밀 가공 방법
KR100714822B1 (ko) 에스오아이 웨이퍼의 제조 방법
KR100465527B1 (ko) Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成
CN110739208A (zh) 一种soi晶圆片的制备方法
KR20010016659A (ko) 퍼펙트 풀리 디플레션 본디드 웨이퍼의 제조방법
JPH11195774A (ja) 半導体基板の作成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee