JP4924440B2 - 炭化珪素半導体装置の製造方法 - Google Patents

Description

本発明は、炭化珪素（以下、ＳｉＣという）基板にトレンチを形成して、トレンチ内にエピタキシャル層を埋め込んでｐｎ接合構造を構成するＳｉＣ半導体装置の製造方法に関するものである。

従来より、半導体基板にトレンチを形成し、トレンチ内にエピタキシャル層を埋め込んでｐｎ接合構造を構成して、このｐｎ接合構造を用いてデバイス、例えば、ＭＯＳＦＥＴを形成することが知られている。また、ｐｎ接合構造を用いて、デバイスを形成する際に利用されるアライメントマークとしてのトレンチを、ｐｎ接合構造を形成するためのトレンチと同時に同一の半導体基板上に形成することが知られている。

このようなアライメントマークとして用いられるトレンチは、ｐｎ接合構造を形成するためのトレンチ内にエピタキシャル層を成長させる際に、エピタキシャル層で埋め込まれないこと、また、エピタキシャル層を成長させた後にもパターンとして認識されることが必要である。

このため、例えば、特許文献１において、ｐｎ接合構造を形成するためのトレンチ（以下、第１のトレンチという）内にＣＶＤ法等によりエピタキシャル層を埋め込むように成長させる際に、アライメントマークとして利用されるトレンチ（以下、第２のトレンチという）内がエピタキシャル層で埋め込まれないように第２のトレンチ内を酸化膜で被膜する方法が提案されている。このような方法によれば、第２のトレンチがエピタキシャル層で埋め込まれないため、半導体基板の表面を平坦化した際にこの第２のトレンチをアライメントマークとして利用することができる。

また、特許文献１では、第１のトレンチの深さと第２のトレンチの深さとを等しくしつつ、第２のトレンチの開口部の幅が第１のトレンチの開口部の幅の１．５倍より長くなるようにする方法を提案している。このような方法によれば、第１のトレンチ内を埋め込むようにエピタキシャル層を成長させても第２のトレンチ内はエピタキシャル層で完全には埋め込まれない。このため、半導体基板の表面を平坦化した際に、第２のトレンチが形成されていた部分に半導体基板の表面が凹まされた凹部が形成されている状態になるので、この凹部をアライメントマークとして利用することができる。

さらに、特許文献１では、第１のトレンチおよび第２のトレンチを同じ幅、かつ同じ深さとしつつ、エピタキシャル層を成長させて第１のトレンチおよび第２のトレンチ内をエピタキシャル層で完全に埋め込んだとしても、トレンチが形成されていた部分はトレンチが形成されていない部分に対して半導体基板表面のエピタキシャル層が凹んで堆積されるので、この凹みを利用して第２のトレンチが形成されていた部分をパターンとして認識し、このパターンを基準として、アライメントマークとして利用される第３のトレンチを新たに形成したり、エピタキシャル層が埋め込まれた第２のトレンチ内に再度アライメントマークとして利用されるトレンチを形成する方法を提案している。
特開２００４−６３８９４号公報

しかしながら、上記特許文献１の第２のトレンチ内に酸化膜を配置する方法では、半導体基板としてＳｉＣ基板を使用する場合、エピタキシャル層の成長が１５００℃以上の水素雰囲気化で行われるため、第２のトレンチ内に酸化膜を被覆しても、この酸化膜はエピタキシャル層の成長が始まる前の水素雰囲気での昇温中に熱エッチングされて消失してしまうという問題がある。

なお、エピタキシャル層を成長させる際の選択マスクとして、酸素膜の代わりに炭素膜を第２のトレンチ内に被膜する方法が考えられる（特開２００５−３２８０１４号公報参照）が、第２のトレンチを先に形成して第１のトレンチを形成する前に第２のトレンチ内に炭素膜を皮膜した場合には、第１のトレンチの形成後にトレンチ形成用のマスクをフッ酸洗浄等により除去する際に、トレンチ形成用のマスクと共に炭素膜が完全に除去されてしまうという問題がある。また、第１のトレンチおよび第２のトレンチを形成し、トレンチ形成用のマスクを除去した後に第２のトレンチ内に炭素膜を被膜する場合には、第２のトレンチ内にマスク材を配置してフォトレジストパターニングを行う際に、第１のトレンチの底部にこのマスク材が入り込んでレジスト残渣が発生する可能性がある。このため、レジスト残渣が発生している場合には、その後にエピタキシャル層を第１のトレンチ内に成長させても良好な単結晶埋込層を形成することができないという問題がある。

また、第２のトレンチの開口部の幅が第１のトレンチの開口部の幅の１．５倍より長くなるようにする方法では、半導体基板にＳｉ基板を使用した場合には適用することができるかもしれないが、ＳｉＣ基板にも適用することができるとは限らない。現実に、本発明者らが実験したところ、半導体基板にＳｉＣ基板を使用した場合、エピタキシャル層を成長させた際に第１のトレンチ内がエピタキシャル層で埋め込まれるまでに第２のトレンチ内も完全にエピタキシャル層で埋め込まれる場合があることを確認している。

さらに、エピタキシャル層の凹みを利用して第３のトレンチを新たに形成したり、第２のトレンチ内に再度アライメントマークとして利用されるトレンチを形成する方法では、第２のトレンチが埋め込まれた後に、第２のトレンチを基準にして新たな第３のトレンチを形成する工程、または第２のトレンチ内に再度トレンチを形成する工程が増加するという問題がある。

本発明は上記点に鑑みて、ＳｉＣ基板にデバイスを形成するためのトレンチおよびアライメントマークとして利用するためのトレンチを形成し、これらのトレンチ内にエピタキシャル層を成長させた際にも、アライメントマークとして利用できるようにすることを目的とする。

上記目的を達成するため、本発明者らはまず半導体基板にＳｉＣ基板を使用し、ＳｉＣ基板にトレンチを形成してこのトレンチ内にエピタキシャル層を成長させ、トレンチ底部の成長レートについて調査を行った。具体的には、ＳｉＣ基板に開口部が長方形状で深さが７μｍのトレンチを形成し、トレンチ内にエピタキシャル層を成長させて開口部の短辺の長さとトレンチ底部の成長レートとの関係について調査した。図１０にその実験結果を示す。

図１０に示されるように、トレンチ底部の成長量は開口部の短辺の長さが短くなるにつれて減少しており、トレンチ底部の成長レートが開口部の短辺の長さに依存していることが分かる。さらに、長時間トレンチ内にエピタキシャル層を成長させると、開口部の短辺の長さが短くなるにつれて、トレンチ内に空洞を形成しながらエピタキシャル層が成長することが分かった。これは、開口部の短辺を短くすることでトレンチ側面の成長レートがトレンチ底部の成長レートより高くなったためであると考えられる。

次に、本発明者らは、トレンチ底部の成長レートについて開口部の形状依存性を調査するため、ＳｉＣ基板に、深さが等しく、開口部が長方形状のトレンチと正方形状のトレンチとを形成し、トレンチ内にエピタキシャル層を成長させた。なお、実験はそれぞれのトレンチの深さを４μｍとし、開口部の一辺の長さが４μｍである正方形状のトレンチと、開口部の短辺の長さが３μｍおよび５μｍであると共に、長辺の長さが５０μｍである長方形状のトレンチとを使用し、エピタキシャル層を１５５０℃で成長させた。図１１に、それぞれのトレンチにエピタキシャル層を成長させた場合のトレンチの断面図を示す。なお、図１１（ａ）は図１１（ｂ）より高倍で表している。

図１１に示されるように、開口部が正方形状であるトレンチはトレンチ内に空洞が形成されながらエピタキシャル層が成長しているが、開口部が長方形状のトレンチはトレンチ内に空洞が形成されないでエピタキシャル層が成長していることが分かる。つまり、この実験で使用した開口部が正方形状のトレンチは開口部が長方形状のトレンチよりトレンチ底部の成長レートが低く、トレンチ底部の成長レートが開口部の形状に依存していることが分かる。

さらに、本発明者らは、開口部の形状を一定にしてトレンチの深さを変化させ、トレンチの深さについて成長レートの依存性について調査した。図５にその結果を示す。なお、図５中、実線は開口部が正方形状のトレンチの一辺の長さに対するトレンチの深さの比の関係について示し、破線は開口部が長方形状のトレンチの短辺の長さに対するトレンチの深さの比の関係について示している。また、長方形状のトレンチは短辺の長さを長辺の長さの２０倍としており、正方形状のトレンチは一辺の長さを長方形状のトレンチの短辺の長さと等しくしている。図５に示されるように、トレンチの深さを深くすると、後述する立体角が小さくなり、エピタキシャル層を成長させた際にトレンチ内に空洞が形成されることが分かる。つまり、トレンチの深さを深くするとトレンチ底部の成長レートが低くなり、トレンチ底部の成長レートがトレンチの深さに依存していることが分かる。

このように、トレンチ内にエピタキシャル層を成長させた場合には、トレンチ底部の成長レートがトレンチの開口部の形状およびトレンチの深さに依存していることが分かる。そして、トレンチ底部の成長レートが、トレンチの開口部の形状のみならずトレンチの深さにも依存し、トレンチの深さが深くなるとトレンチ底部の成長レートが低くなることから、トレンチ内ではエピタキシャル層の成長に寄与する原子が散乱していないと推察される。すなわち、半導体基板にＳｉＣ基板を使用し、トレンチ内を埋め込むようにエピタキシャル層を成長させた場合、エピタキシャル層の成長に寄与するカーボン原子およびシリコン原子はキャリアガスである水素原子と衝突しながらＳｉＣ基板表面に達するが、トレンチ内ではほとんど散乱しないでトレンチの底面および側面に吸着していると考えられる。具体的には、トレンチ内で原子がほとんど散乱しないため、例えば、トレンチ底面の中心のエピタキシャル層の成長に寄与する原子は、トレンチ底面の中心から開口部の端部を通る半直線で囲まれた部分に存在する原子であり、トレンチの深さが深くなるとこの半直線で囲まれる部分が少なくなるためトレンチ底部の成長レートが低くなると考えられる。

これらの考察に基づき、本発明者らはトレンチの底面のエピタキシャル層の成長は、トレンチの底面から開口部の端部を通る半直線で区切られた部分、つまりトレンチの立体角に依存することを見出した。すなわち、立体角が大きいほどトレンチ底部の成長レートが高くなり、エピタキシャル層を成長させた際にトレンチ内に空洞が形成されにくいと考えた。

ここで、立体角の定義について説明する。図１２は立体角の定義を示す図である。図１２に示されるように、立体角はトレンチの底面の中心を中心とする球の表面積のうち底面の中心からトレンチの開口部の端部を通る半直線にて切り取られる部分である。

図１３は、立体角の求め方を示す図である。図１３（ａ）に示すトレンチは図１２に示すトレンチの長辺の長さを半分にしたものである。なお、図１２および図１３では、開口部の長辺の長さをＬ、短辺の長さをＷ、トレンチの深さをＤとして表してある。まず、図１３（ｂ）に示されるように、求めたい立体角のうちトレンチ底面の中心軸からΦだけ傾いた場所の円弧を考えると次式で表される。

立体角は球の表面積のうち底面の中心からトレンチの開口部の端部を通る半直線にて切り取られる部分であるので、中間の円弧をΦの関数として積分すれば立体角を求めることができ、次式で表される。

ここで、ａ＝ａｒｃｔａｎ（Ｌ／２Ｄ）である。この式より、立体角は開口部の形状およびトレンチの深さの関数であることが分かる。

また、図１０に示される実験結果から最小二乗法を用いてトレンチ底部の成長レートを導出すると、成長レートを以下に示す式で表すことができ、成長レートが立体角に依存している裏づけとなる。

（数３）Ｇ＝ｋ・Ω
ここで、Ｇはトレンチ底部の成長量、ｋ＝０．３１（μｍ／ｓｒ）である。

以上のことより、デバイスを形成するための第１のトレンチと、このデバイスを形成するためにアライメントマークとして利用される第２トレンチとを同一ＳｉＣ基板状に形成する場合には、第１のトレンチの立体角が第２のトレンチの立体角より大きくなるように第１のトレンチと第２のトレンチとを形成すれば、第１のトレンチ内がエピタキシャル層で完全に埋め込まれるまで成長させても、第２のトレンチ内が完全にエピタキシャル層で埋め込まれていない状態とすることができることが分かった。

このため、請求項１に記載の発明では、炭化珪素半導体基板（１）のうち、第１の領域に第１のトレンチ（２）を形成すると共に、第２の領域に第２のトレンチ（４）を形成する工程と、第１のトレンチ（２）内および第２のトレンチ（４）内にエピタキシャル層（６）を成長させる工程と、エピタキシャル層（６）のうち炭化珪素半導体基板（１）の表面に堆積した部分を除去してエピタキシャル層（６）を第１のトレンチ（２）内および第２のトレンチ（４）内に残すことにより、炭化珪素半導体基板（１）の表面を平坦化する工程と、を有する炭化珪素半導体装置の製造方法であって、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の立体角が第２の立体角より大きくなるように第１のトレンチ（２）および第２のトレンチ（４）の深さおよび、第１の開口部（３）および第２の開口部（５）の形状を設定し、エピタキシャル層（６）を成長させる工程では、炭化珪素半導体基板（１）の表面を平坦化する工程において、炭化珪素半導体基板（１）のうち第２のトレンチ（４）が形成されていた部分に炭化珪素半導体基板（１）の表面が凹まされた凹部（７）が形成されるようにエピタキシャル層（６）の膜厚を設定することを特徴としている。

このような炭化珪素半導体装置の製造方法によれば、第１の立体角が第２の立体角より大きくなるように第１のトレンチ（２）および第２のトレンチ（４）を形成しているので、第１のトレンチ（２）の底部のエピタキシャル層（６）の成長レートを第２のトレンチ（４）の底部のエピタキシャル層（６）の成長レートより高くすることができる。このため、第１のトレンチ（２）内および第２のトレンチ（４）内にエピタキシャル層（６）を成長させた際に、第１のトレンチ（２）内はエピタキシャル層（６）が埋め込まれた状態とすることができ、第２のトレンチ（４）内はエピタキシャル層（６）が完全に埋め込まれていない状態とすることができる。すなわち、ＳｉＣ基板１の表面を平坦化した際に、ＳｉＣ基板（１）のうち第２のトレンチ（４）が形成されていた部分に表面が凹まされた凹部（７）が形成されている状態とすることができる。

例えば、請求項２に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）および第２の開口部（５）を四角形状とし、第１の開口部（３）の短辺の長さに対する長辺の比が３以上であり、第２の開口部（５）の短辺の長さに対する長辺の長さの比が３未満である第１のトレンチ（２）および第２のトレンチ（４）を形成することができる。

さらに、請求項３の記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）および第２の開口部（５）を四角形状とし、第１の開口部（３）の短辺の長さに対する長辺の長さの比が１０以上であり、第２の開口部の短辺の長さに対する長辺の長さの比が３未満である第１のトレンチ（２）および第２のトレンチ（４）を形成してもよい。このような炭化珪素半導体装置の製造方法によれば、第１の立体角をほぼ最大にすることができる。

また、請求項４に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）および第２の開口部（５）を四角形状とし、第１のトレンチ（２）の深さに対する第１の開口部（３）の長辺の長さの比が３以上であり、第２のトレンチ（４）の深さに対する第２の開口部（５）の長辺の長さの比が３未満である第１のトレンチ（２）および第２のトレンチ（４）を形成することができる。

さらに、請求項５に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）および第２の開口部（５）を四角形状とし、第１のトレンチ（２）の深さに対する第１の開口部（３）の長辺の長さの比が１０以上であり、第２のトレンチ（４）の深さに対する第２の開口部（５）の長辺の長さの比が３未満である第１のトレンチ（２）および第２のトレンチ（４）を形成してもよい。このような炭化珪素半導体装置の製造方法によれば、第１の立体角をほぼ最大にすることができる。

また、請求項６または請求項７に記載の発明のように、第１のトレンチ（２）を形成する工程および第２のトレンチ（４）を形成する工程では、第２の開口部（５）を正方形状、正多角形、または円形である第２のトレンチ（４）を形成してもよい。

また、請求項８に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の立体角が１．９ｓｒ以上となるように第１のトレンチ（２）を形成すると共に、第２の立体角が１．９ｓｒ以下となるように第２のトレンチ（４）を形成し、エピタキシャル層（６）を成長させる工程では、エピタキシャル層（６）を成長させる温度を１５００℃以上としてもよい。

このような炭化珪素半導体装置の製造方法によれば、第１のトレンチ（２）の底部のエピタキシャル層（６）の成長レートを第２のトレンチ（４）の底部のエピタキシャル層（６）の成長レートより高くすることができる。また、エピタキシャル層（６）の成長温度を１５００℃とした際には、第１のトレンチ（２）内に空洞を形成させずにエピタキシャル層（６）を成長させることができ、第２のトレンチ（４）内に空洞を形成させながらエピタキシャル層（６）を成長させることができる。

また、請求項９に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の立体角が０．９ｓｒ以上となるように第１のトレンチ（２）を形成すると共に、第２の立体角が０．９ｓｒ以下となるように第２のトレンチ（４）を形成し、エピタキシャル層（６）を成長させる工程では、エピタキシャル層（６）を成長させる温度を１６００℃以上としてもよい。

このような炭化珪素半導体装置の製造方法によれば、第１のトレンチ（２）の底部のエピタキシャル層（６）の成長レートを第２のトレンチ（４）の底部のエピタキシャル層（６）の成長レートより高くすることができる。また、エピタキシャル層（６）の成長温度を１６００℃とした際には、第１のトレンチ（２）内に空洞を形成させずにエピタキシャル層（６）を成長させることができ、第２のトレンチ（４）内に空洞を形成させながらエピタキシャル層（６）を成長させることができる。

さらに、請求項１０に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）の短辺の長さに対する第１のトレンチ（２）の深さの比を１．１以下となるように第１のトレンチ（２）を形成し、エピタキシャル層（６）を成長させる工程では、エピタキシャル層（６）を成長させる温度を１５００℃以上としてもよい。

このような炭化珪素半導体装置の製造方法によれば、第１のトレンチ（２）の底部のエピタキシャル層（６）の成長レートを第２のトレンチ（４）の底部のエピタキシャル層（６）の成長レートより高くすることができる。また、エピタキシャル層（６）の成長温度を１５００℃とした際には、第１のトレンチ（２）内に空洞を形成させずにエピタキシャル層（６）を成長させることができ、第２のトレンチ（４）内に空洞を形成させながらエピタキシャル層（６）を成長させることができる。

また、請求項１１に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）の短辺の長さに対する第１のトレンチ（２）の深さの比を２．５以下となるように第１のトレンチ（２）を形成し、エピタキシャル層（６）を成長させる工程では、エピタキシャル層（６）を成長させる温度を１６００℃以上としてもよい。

このような炭化珪素半導体装置の製造方法によれば、第１のトレンチ（２）の底部のエピタキシャル層（６）の成長レートを第２のトレンチ（４）の底部のエピタキシャル層（６）の成長レートより高くすることができる。また、エピタキシャル層（６）の成長温度を１６００℃とした際には、第１のトレンチ（２）内に空洞を形成させずにエピタキシャル層（６）を成長させることができ、第２のトレンチ（４）内に空洞を形成させながらエピタキシャル層（６）を成長させることができる。

また、請求項１２に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第１の開口部（３）が長方形状である第１のトレンチ（２）を複数並べてストライプ状に形成すると共に、第２の開口部（５）を正方形状として第１のトレンチ（２）および第２のトレンチ（４）を形成して、第１の開口部（３）の短辺の長さに対する長辺の比を１０以上にすると共に、第１の開口部（３）の短辺をＷ１、第１のトレンチ（２）の深さをＤ１、第２の開口部（５）の一辺の長さをＷ２として、Ｗ２／Ｗ１≦０．３８（Ｄ１／Ｗ１）＋１．３１となるようにしてもよい。

また、請求項１３に記載の発明のように、第１のトレンチ（２）および第２のトレンチ（４）を形成する工程では、第２の領域に複数の第２のトレンチ（４）を形成し、複数の第２のトレンチ（４）が全体として文字、数字、図形および記号のいずれかを構成するように第２のトレンチを形成するようにしてもよい。

このような炭化珪素半導体装置の製造方法によれば、第２のトレンチ（４）をアライメントマークとして利用することができると共に、第１の領域に形成された第１のトレンチ（２）を判別する目印とすることができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の一実施形態を適用したＳｉＣ半導体装置の製造方法について説明する。図１は本実施形態の製造方法により製造したｐｎ接合構造およびアライメントマークを備えたＳｉＣ基板１の斜視断面図である。この図に基づいて本実施形態のＳｉＣ半導体装置の構造について説明する。

図１に示されるように、ｎ型のＳｉＣ基板１が第１の領域Ｒ１と第２の領域Ｒ２とに区画されている。第１の領域Ｒ１は最終的にデバイス、例えば、ＭＳＯＦＥＴが形成される部分であり、第２の領域Ｒ２は、第１の領域Ｒ１にデバイスが形成される際に使用されるアライメントマークが形成される部分である。

第１の領域Ｒ１にはＳｉＣ基板１に第１のトレンチ２が複数並べられてストライプ状に形成されており、第１のトレンチ２の開口部（以下第１の開口部という）３が長方形状とされている。そして、第１の開口部３は長辺の長さが短辺の長さの２０倍とされており、第１のトレンチ２の深さは第１の開口部３の短辺の長さの２倍とされている。

第２の領域Ｒ２にはＳｉＣ基板１に第２のトレンチ４が複数形成されており、第２のトレンチ４の開口部（以下第２の開口部という）５が正方形状とされている、そして第２の開口部５は一辺の長さが第１の開口部３の短辺の長さと等しくされている。また、第２のトレンチ４の深さは第１のトレンチ２の深さと等しくされている。

また、第１のトレンチ２内にはｐ型のエピタキシャル層６が埋め込まれているが、第２のトレンチ４内にはエピタキシャル層６が完全に埋め込まれておらずＳｉＣ基板１の表面が凹まされた凹部７が形成された状態になっている。

このように、領域Ｒ１では、第１のトレンチ２内に埋めこまれたエピタキシャル層６とＳｉＣ基板１とでｐｎ接合構造が形成されており、このｐｎ接合構造を利用してデバイスが形成される。また、領域Ｒ２に形成された凹部７は第１の領域Ｒ１にデバイスが形成される際にアライメントマークとして使用される。

次に、本実施形態のＳｉＣ半導体装置の製造工程について説明する。

図２（ａ）〜（ｃ）、図３（ａ）および（ｂ）に本実施形態のＳｉＣ半導体装置の製造工程を示す。図２および図３に基づいて本実施形態のＳｉＣ半導体装置の製造工程について説明する。なお、紙面右側の図がＳｉＣ基板１の上面レイアウト図を示し、紙面左側の図が紙面右側の図のＡ−Ａ断面図を示している。また、ＳｉＣ基板１のうち、直線Ｌ１の右側が第１の領域Ｒ１であり、直線Ｌ２の左側が第２の領域Ｒ２である。

まず、図２（ａ）に示されるように、ＳｉＣ基板１のｎ型基板を用意し、ＳｉＣ基板１の表面にトレンチエッチングを行う際のマスクとなるＬＴＯ膜８を形成する。

次に、図２（ｂ）に示されるように、図示しないマスクを用いて例えば、フォトエッチングにより、第１のトレンチ２および第２のトレンチ４が形成される部分のＬＴＯ膜８をＳｉＣ基板１の表面から除去する。この際に、ＬＴＯ膜８が除去されることで露出したＳｉＣ基板１の表面が第１の領域Ｒ１では長方形状とされ、第２の領域Ｒ２では正方形状とされている。この長方形状の長辺の長さは短辺の長さの２０倍とされており、正方形状の一辺の長さは長方形状の短辺の長さと等しくされている。

続いて、図２（ｃ）に示されるように、ＳｉＣ基板１にＬＴＯ膜８をマスクとしてドライエッチングなどを行うことで、第１のトレンチ２および第２のトレンチ４を形成する。具体的には、第１の領域Ｒ１に、第１の開口部３が長方形状となるように第１のトレンチを形成する。このとき、第１の開口部の長辺の長さが短辺の長さの２０倍となり、第１のトレンチ２の深さが第１の開口部の短辺の長さの２倍となるようにする。また、第２の領域Ｒ２に、第２の開口部５が正方形状となるように第２のトレンチ４を形成する。このとき、第２の開口部５の一辺の長さが第１の開口部３の短辺の長さと等しくなり、第２のトレンチ４の深さが第１のトレンチ２の深さと等しくなるようにする。

ここで、図４に図２（ａ）〜（ｃ）の工程をウェハ上に形成したときの一例を示す。図４に示されるように、ウェハは複数の第１の領域Ｒ１と第２の領域Ｒ２とに区画されている。そして、各第１の領域Ｒ１には複数の第１のトレンチ２がストライプ状に形成されている。また、第２の領域Ｒ２にも、複数の第２のトレンチ４が形成されている。この第２の領域Ｒ２は、後述する図３（ｂ）の工程を行った後に第１の領域Ｒ１にデバイスを構成する際にアライメントマークとして利用される部分であり、また各第１の領域Ｒ１に構成されたデバイスをダイシングカット等により分離する際に切り取られる部分である。このため、第２の領域Ｒ２はウェハの外周端部側に形成されている。

また、上記第１の開口部３および第２の開口部５の形状と第１のトレンチ２および第２のトレンチ４の深さとは上記の実験結果および計算により定められている。

すなわち、上記のように、トレンチ内にエピタキシャル層６を成長させる場合には、トレンチ底部のエピタキシャル層６の成長レートが立体角に依存しており、立体角が大きい方がトレンチ底部の成長レートが高いため、第１のトレンチ２の立体角（以下、第１の立体角という）が第２のトレンチ４の立体角（以下、第２の立体角という）より大きくなるよう構成する。本実施形態では、第１の立体角を０．９９ｓｒ、第２の立体角を０．２４ｓｒとしている。

続いて、図３（ａ）に示されるように、ＳｉＣ基板１の表面に配置されているＬＴＯ膜２を、例えばフッ酸洗浄などにより除去し、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、１６００℃で第１のトレンチ２内および第２のトレンチ４内にエピタキシャル層６を成長させる。このとき、上記のように第１の立体角が第２の立体角より大きくなるように構成されているため、第１のトレンチ２は第２のトレンチ４よりトレンチ底部のエピタキシャル層６の成長レートが高くなり、第１のトレンチ２は第２のトレンチ４より速くエピタキシャル層６で埋め込まれる。

また、このエピタキシャル層６を成長させる際の温度設定も以下の実験結果に基づいて定められている。なお、実験は、開口部が長方形状のトレンチの短辺の長さを開口部が正方形状のトレンチの一辺の長さと等しくし、長方形状のトレンチの長辺の長さを短辺の長さの２０倍として行った。図５はトレンチ内に空洞が発生する領域を示した図であり、開口部の短辺の長さに対するトレンチの深さの比および立体角の関係について示している。図５（ａ）は１５００℃でエピタキシャル層６を成長させた場合にトレンチ内に空洞が形成される領域を示した図であり、図５（ｂ）は１６００℃でエピタキシャル層６を成長させた場合にトレンチ内に空洞が形成される領域を示した図である。なお、図５中では、開口部が正方形状であるトレンチの立体角を実線で表すと共に、開口部が長方形状であるトレンチの立体角を破線で表している。

図５に示されるように、エピタキシャル層６を成長させる際の温度が１６００℃である場合には、トレンチの立体角が０．８ｓｒ以上であればトレンチ内に空洞を形成させずにエピタキシャル層６を成長させることができ、トレンチの立体角が０．８ｓｒ以下であればトレンチ内に空洞を形成させてエピタキシャル層６を成長させることができる。

このため、本実施形態では、第１の立体角を０．８ｓｒ以上の値である０．９９ｓｒとしており、また、第２の立体角を０．８ｓｒ以下の値である第２の立体角が０．２４ｓｒとしている。したがって、１６００℃でエピタキシャル層６を成長させることで第１のトレンチ２内では空洞を形成させずにエピタキシャル層６を成長させることができ、第２のトレンチ４内では空洞を形成させながらエピタキシャル層６を成長させることができる。

なお、図５に示されるように、開口部が長方形状であるトレンチに空洞を形成させずにエピタキシャル層６を成長させることが可能な開口部の短辺の長さに対するトレンチの深さの比は、エピタキシャル層６を成長させる温度が１５００℃である場合には１．１以下であればよく、１６００℃である場合には２．５以下であればよい。

このため、本実施形態では、第１の開口部３の短辺の長さに対する第１のトレンチ２の深さの比を２．５以下の値である２としている。したがって、１６００℃でエピタキシャル層６を成長させることで第１のトレンチ２内に空洞を形成させずにエピタキシャル層６を成長させることができる。

次に、図３（ｂ）に示されるように、例えば、ＣＭＰ（Chemical Mechanical Polishing）法等により、エピタキシャル層６のうちＳｉＣ基板１の表面に堆積した部分を除去してエピタキシャル層６を第１のトレンチ内２および第２のトレンチ４内に残すことによりＳｉＣ基板１の表面を平坦化する。本実施形態では、この平坦化工程を行うと、第２のトレンチ４内が完全にエピタキシャル層６が埋め込まれていないので、ＳｉＣ基板１のうち第２のトレンチ４が形成されていた部分にＳｉＣ基板１の表面から凹まされた凹部７が形成されている状態になる。すなわち、第１の領域Ｒ１は第１のトレンチ２内にエピタキシャル層６が埋め込まれているのでデバイスとして利用することができ、第２の領域Ｒ２は第２のトレンチ４が形成されていた部分に凹部７が形成されているので、この凹部７をアライメントマークとして利用することができる。

このようなＳｉＣ半導体装置の製造方法によれば、第１の立体角が第２の立体角より大きくなるように第１のトレンチ２および第２のトレンチ４を形成しているので、第１のトレンチ２底部のエピタキシャル層６の成長レートを第２のトレンチ４底部のエピタキシャル層６の成長レートより高くすることができる。このため、第１のトレンチ２内および第２のトレンチ４内にエピタキシャル層６を成長させた際に、第１のトレンチ２内はエピタキシャル層６が埋め込まれた状態とすることができ、第２のトレンチ４内はエピタキシャル層６が完全に埋め込まれていない状態とすることができる。すなわち、ＳｉＣ基板１の表面を平坦化した際に、ＳｉＣ基板１のうち第２のトレンチ４が形成されていた部分に表面が凹まされた凹部７が形成されている状態とすることができる。

また、本実施形態では第２の立体角を０．２４ｓｒとしており、エピタキシャル層６の成長を十分に行った際でも第２のトレンチ４内に空洞が形成されるようにしているので、エピタキシャル層６の成長時間を詳細に設定しなくてもエピタキシャル層６を平坦化した際にＳｉＣ基板１の表面に凹部７が形成されている状態とすることができる。

さらに、本実施形態の製造方法によれば、エピタキシャル層６を成長させた後に新たにアライメントマークとして利用されるトレンチを形成する必要がなく製造工程を増加させることもない。

（他の実施形態）
上記第１実施形態では、第１の開口部３が長方形状で深さが第１の開口部３の短辺の長さの２倍である第１のトレンチ２と、第２の開口部５が正方形状で一辺の長さが第１の開口部の短辺の長さと等しく深さが第１のトレンチ２と等しい第２のトレンチ４とを例に挙げて説明したがもちろんこれに限定されるものではない。例えば、上記第１実施形態において、第１のトレンチ２および第２のトレンチ４の深さを第１の開口部３の短辺の長さと等しくしてもよい。この場合は第１の立体角が１．９ｓｒとなり、第２の立体角が０．８３ｓｒとなるので、上記製造工程の図３（ａ）の工程において、１５００℃でエピタキシャル層６を成長させれば、第１のトレンチ２内に空洞を形成させずにエピタキシャル層６を成長させることができ、第２のトレンチ４内に空洞を形成させながらエピタキシャル層６を成長させることができる。

また、上記第１実施形態では第２の開口部５を正方形状としたがこれに限定されるものではなく、例えば、第１のトレンチ２と同じく第２の開口部５を長方形状としてもよい。図６（ａ）は、開口部の短辺の長さに対する長辺の長さの比と立体角の関係を示す図であり、図６（ｂ）は、トレンチの深さに対する開口部の長辺の長さの比と立体角の関係を示す図である。なお、図６中Ｄはトレンチの深さを表し、Ｗは開口部の短辺の長さを示している。図６に示されるように、第１の開口部３および第２の開口部５を共に長方形状とし、第１のトレンチ２および第２のトレンチ４において、開口部の短辺の長さに対するトレンチの深さの比を等しくした場合には、第１の開口部３の長辺の長さを第２の開口部の長辺の長さより長くすれば、第１の立体角を第２の立体角より大きくすることができ、上記第１実施形態と同様の効果を得ることができる。

また、図６（ａ）から、開口部の短辺の長さに対する長辺の長さの比が１０以上である場合には立体角がほとんど変化せず、開口部の短辺の長さに対する長辺の長さの比が３未満である場合に立体角の変化が大きいことが分かる。同様に、図６（ｂ）から、トレンチの深さに対する長辺の長さの比が１０以上である場合には立体角がほとんど変化せず、トレンチの深さに対する長辺の長さの比が３未満である場合には立体角の変化が大きいことが分かる。

このため、第１の開口部３の短辺の長さに対する長辺の長さの比を３以上となるように第１のトレンチ２を形成し、第２の開口部５の短辺の長さに対する長辺の長さの比を３未満となるように第２のトレンチ５を形成してもよい。このように第１のトレンチ２と第２のトレンチ４とを形成しても、第１の立体角を第２の立体角より大きくすることができ、上記第１の実施形態と同様の効果を得ることができる。もちろん、図６（ａ）に示されるように、開口部３の短辺の長さに対する長辺の長さの比が１０以上となるように第１のトレンチ２を形成すれば第１の立体角をほぼ最大にすることができる。

同様に、第１のトレンチ２の深さに対する第１の開口部３の長辺の長さの比を３以上となるように第１のトレンチ２を形成し、第２のトレンチ４の深さに対する第２の開口部の長辺の長さの比を３未満となるように第２のトレンチを形成してもよい。このように第１のトレンチ２と第２のトレンチ４とを形成すれば、第１の立体角を第２の立体角より大きくすることができ、上記第１実施形態と同様の効果を得ることができる。この場合も、第１のトレンチ２の深さに対する第１の開口部３の長辺の長さの比が１０以上となるように第２のトレンチを形成すれば第１のトレンチ２の立体角をほぼ最大とすることができる。

さらに、上記第１実施形態では、第１の開口部３の短辺の長さと第２の開口部５の一辺の長さとを等しく構成しているがもちろん第１の開口部３の短辺の長さおよび第２の開口部の一辺の長さはこれに限定されるものではない。図７は、開口部が長方形状のトレンチと開口部が正方形状のトレンチとの立体角が等しくなる際の立体角の関係を示した図であり、開口部が長方形状のトレンチの短辺の長さと開口部が正方形状のトレンチの一辺の長さとの関係について示している。なお、長方形状のトレンチは長辺の長さを短辺の長さの２０倍とし、長方形状のトレンチと正方形状のトレンチとの深さを等しくしている。また、図７中実線が実際の長方形状のトレンチの立体角と正方形状のトレンチの立体角とが等しくなる場合の立体角を示しており、破線は実線を近似した１次関数を示している。

図７に示されるように、実線の下側の部分では長方形状のトレンチの立体角が正方形状のトレンチの立体角より大きくなり、実線の上側の部分では長方形状のトレンチの立体角が正方形状のトレンチの立体角より大きくなる。このため、図７中実線の下側の部分となるように、第１のトレンチ２および第２のトレンチ４を形成すれば第１の立体角を第２の立体角より大きくすることができる。以下に、第１の立体角が第２の立体角より大きくなるように実線を近似した破線の式を示す。

（数１）Ｗ２／Ｗ１≦０．３８（Ｄ１／Ｗ１）＋１．３１
ここで、第１のトレンチ２の深さがＤ１、第１の開口部３の短辺の長さをＷ１、第２の開口部５の一辺の長さがＷ２としている。つまり、この式を満たすように第１のトレンチ２と第２のトレンチ４とを形成すれば、第１の立体角を第２の立体角より大きくすることができ、上記第１実施形態と同様の効果を得ることができる。

さらに、上記では第２の開口部５が四角形状である第２のトレンチ４を説明したが、第２の開口部５の形状はこれに限定されるものではない。図８（ａ）および図８（ｂ）は他の実施形態にかかる第２の開口部５を示す図である。図８に示されるように、第２の開口部５は円形または正六角形状でもよく、第２の立体角が第１の立体角より小さければ上記第１実施形態と同様の効果を得ることができる。

また、上記の製造方法において、第２のトレンチ内４に空洞を形成させないでエピタキシャル層６を成長させる第２の立体角を設定した場合には、図２（ｅ）の工程の後にＳｉＣ基板１のうち第２のトレンチ４が形成されていた部分にＳｉＣ基板１の表面から凹まされた凹部７が形成されている状態にするために、図２（ｄ）の工程でエピタキシャル層６の膜厚を設定することが好ましい。

また、図５において、同一ウェハ上に形成した異なるデバイスを識別するため、例えば、第１の領域Ｒ１毎に幅の異なる第１のトレンチを形成する際に、第１の領域Ｒ１毎の第１のトレンチ２を区別するための目印として、第２のトレンチ４を複数形成して全体として、文字、記号、数字または図形等を構成するようにしてもよい。例えば、図９は、複数の第２のトレンチ４により数字を形成した場合の一例である。図９に示されるように、１または２という数字が示されるように第２のトレンチ４を複数形成してもよい。このように第２のトレンチ４を形成しておけば、例えば、第１の領域Ｒ１に異なる幅の第１のトレンチ２を形成しても、第２のトレンチ４を目印として用いることができるので、第１の領域Ｒ１に形成された第１のトレンチ２が最終的にどのデバイスに適用されるのか等を判別することができる。この場合の第２のトレンチ４はもちろんアライメントマークとしても利用することができる。

本発明の第１実施形態におけるＳｉＣ半導体装置の斜視断面図を示す図である。 図１に示すＳｉＣ半導体装置の製造工程を示した図である。 図１に示すＳｉＣ半導体装置の製造工程を示した図である。 図２に示すＳｉＣ半導体装置の製造工程をウェハ上に形成したときの一例を示す図である。 （ａ）および（ｂ）は、トレンチ内に空洞が発生する領域を示した図である。 （ａ）は、開口部の短辺の長さに対する長辺の長さの比と立体角の関係を示す図であり、（ｂ）は、トレンチの深さに対する開口部の長辺の長さの比と立体角の関係を示す図である。 開口部が長方形状のトレンチと開口部が正方形状のトレンチとの立体角が等しくなる際の立体角について示した図である。 （ａ）および（ｂ）は本発明の他の実施形態にかかる第２の開口部を示す図である。 （ａ）および（ｂ）は、複数の第２のトレンチにより数字を構成した場合の一例を示す図である。 開口部の短辺の長さとトレンチ底部の成長レートについての結果を示した図である。 （ａ）は開口部が正方形状のトレンチにエピタキシャル層を成長させた際のトレンチの断面図を示す図であり、（ｂ）は開口部が長方形状のトレンチにエピタキシャル層を成長させた際のトレンチの断面図を示す図である。 立体角の定義を示す図である。 （ａ）および（ｂ）は立体角の求め方を示す図である。

符号の説明

１ ＳｉＣ基板
２ 第１のトレンチ
３ 第１の開口部
４ 第２のトレンチ
５ 第２の開口部
６ エピタキシャル層
７ 凹部

Claims (13)

1. デバイスが形成される第１の領域と、前記第１の領域にデバイスが形成される際に使用されるアライメントマークが形成される第２の領域とを同一基板上に有する炭化珪素半導体基板（１）を用意する工程と、
   前記炭化珪素半導体基板（１）のうち、前記第１の領域に第１のトレンチ（２）を形成すると共に、前記第２の領域に第２のトレンチ（４）を形成する工程と、
   前記第１のトレンチ（２）内および第２のトレンチ（４）内にエピタキシャル層（６）を成長させる工程と、
   前記エピタキシャル層（６）のうち前記炭化珪素半導体基板（１）の表面に堆積した部分を除去して前記エピタキシャル層（６）を前記第１のトレンチ（２）内および前記第２のトレンチ（４）内に残すことにより、前記炭化珪素半導体基板（１）の表面を平坦化する工程と、を有する炭化珪素半導体装置の製造方法であって、
   前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記炭化珪素半導体基板（１）のうち、前記第１のトレンチ（２）が形成されることにより構成された開口部を第１の開口部（３）、前記第２のトレンチ（４）が形成されることにより構成された開口部を第２の開口部（５）とし、前記第１のトレンチ（２）の底面の中心とを中心とする球の表面積のうち前記第１のトレンチ（２）の底面の中心から前記第１の開口部（３）の端部を通る半直線にて切り取られる部分を第１の立体角、前記第２のトレンチ（４）の底面の中心を中心とする球の表面積のうち前記第２のトレンチ（４）の底面の中心から前記第２の開口部（５）の端部を通る半直線にて切り取られる部分を第２の立体角として、前記第１の立体角が前記第２の立体角より大きくなるように前記第１のトレンチ（２）および前記第２のトレンチ（４）の深さおよび、前記第１の開口部（３）および前記第２の開口部（５）の形状を設定し、
   前記エピタキシャル層（６）を成長させる工程では、前記炭化珪素半導体基板（１）の表面を平坦化する工程において、前記炭化珪素半導体基板（１）のうち前記第２のトレンチ（４）が形成されていた部分に前記炭化珪素半導体基板（１）の表面が凹まされた凹部（７）が形成されるように前記エピタキシャル層（６）の膜厚を設定することを特徴とする炭化珪素半導体装置の製造方法。
2. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）および前記第２の開口部（５）を四角形状とし、前記第１の開口部（３）の短辺の長さに対する長辺の比が３以上であり、前記第２の開口部（５）の短辺の長さに対する長辺の長さの比が３未満である前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）および前記第２の開口部（５）を四角形状とし、前記第１の開口部（３）の短辺の長さに対する長辺の長さの比が１０以上であり、前記第２の開口部の短辺の長さに対する長辺の長さの比が３未満である前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）および前記第２の開口部（５）を四角形状とし、前記第１のトレンチ（２）の深さに対する前記第１の開口部（３）の長辺の長さの比が３以上であり、前記第２のトレンチ（４）の深さに対する前記第２の開口部（５）の長辺の長さの比が３未満である前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
5. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）および前記第２の開口部（５）を四角形状とし、前記第１のトレンチ（２）の深さに対する前記第１の開口部（３）の長辺の長さの比が１０以上であり、前記第２のトレンチ（４）の深さに対する前記第２の開口部（５）の長辺の長さの比が３未満である前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
6. 前記第１のトレンチ（２）を形成する工程および前記第２のトレンチ（４）を形成する工程では、前記第２の開口部（５）が正方形状である前記第２のトレンチ（４）を形成することを特徴とする請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
7. 前記第１のトレンチ（２）を形成する工程および前記第２のトレンチ（４）を形成する工程では、前記第２の開口部（５）が正多角形であるか、または円形である前記第２のトレンチ（４）を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
8. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の立体角が１．９ｓｒ以上となるように前記第１のトレンチ（２）を形成すると共に、前記第２の立体角が１．９ｓｒ以下となるように前記第２のトレンチ（４）を形成し、前記エピタキシャル層（６）を成長させる工程では、前記エピタキシャル層（６）を成長させる温度を１５００℃以上とすることを特徴とする請求項１ないし７のいずれか１つに記載の炭化珪素半導体装置の製造方法。
9. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の立体角が０．９ｓｒ以上となるように前記第１のトレンチ（２）を形成すると共に、前記第２の立体角が０．９ｓｒ以下となるように前記第２のトレンチ（４）を形成し、前記エピタキシャル層（６）を成長させる工程では、前記エピタキシャル層（６）を成長させる温度を１６００℃以上とすることを特徴とする請求項１ないし７のいずれか１つに記載の炭化珪素半導体装置の製造方法。
10. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）の短辺の長さに対する前記第１のトレンチ（２）の深さの比を１．１以下となるように前記第１のトレンチ（２）を形成し、前記エピタキシャル層（６）を成長させる工程では、前記エピタキシャル層（６）を成長させる温度を１５００℃以上とすることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
11. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）の短辺の長さに対する前記第１のトレンチ（２）の深さの比を２．５以下となるように前記第１のトレンチ（２）を形成し、前記エピタキシャル層（６）を成長させる工程では、前記エピタキシャル層（６）を成長させる温度を１６００℃以上とすることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
12. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第１の開口部（３）が長方形状である前記第１のトレンチ（２）を複数並べてストライプ状に形成すると共に、前記第２の開口部（５）を正方形状として第１のトレンチ（２）および第２のトレンチ（４）を形成して、前記第１の開口部（３）の短辺の長さに対する長辺の比を１０以上にすると共に、前記第１の開口部（３）の短辺をＷ１、第１のトレンチ（２）の深さをＤ１、前記第２の開口部（５）の一辺の長さをＷ２とて、Ｗ２／Ｗ１≦０．３８（Ｄ１／Ｗ１）＋１．３１となるようにする事を特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
13. 前記第１のトレンチ（２）および前記第２のトレンチ（４）を形成する工程では、前記第２の領域に複数の前記第２のトレンチ（４）を形成し、複数の前記第２のトレンチ（４）が全体として文字、数字、図形および記号のいずれかを構成するように前記第２のトレンチを形成する事を特徴とする請求項１ないし１２のいずれか１つに記載の炭化珪素半導体装置の製造方法。

Images