JP6263569B2 - 絶縁構造およびその製造方法 - Google Patents

絶縁構造およびその製造方法 Download PDF

Info

Publication number
JP6263569B2
JP6263569B2 JP2016075672A JP2016075672A JP6263569B2 JP 6263569 B2 JP6263569 B2 JP 6263569B2 JP 2016075672 A JP2016075672 A JP 2016075672A JP 2016075672 A JP2016075672 A JP 2016075672A JP 6263569 B2 JP6263569 B2 JP 6263569B2
Authority
JP
Japan
Prior art keywords
trench
dielectric material
insulating structure
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016075672A
Other languages
English (en)
Other versions
JP2016164998A (ja
Inventor
ウィリアムズ,リチャード・ケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Analogic Technologies Inc
Original Assignee
Advanced Analogic Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analogic Technologies Inc filed Critical Advanced Analogic Technologies Inc
Publication of JP2016164998A publication Critical patent/JP2016164998A/ja
Application granted granted Critical
Publication of JP6263569B2 publication Critical patent/JP6263569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

発明の分野
この発明は半導体チップ製作に関し、特に、半導体チップ上に形成された能動素子または受動素子を電気的に絶縁するための構造を製作する方法に関する。
発明の背景
半導体集積回路(IC)チップの製作では、チップの表面上に形成された素子を電気的に絶縁することが頻繁に必要である。これを行なうさまざまなやり方がある。1つの方法は、窒化ケイ素などの比較的固い材料でチップの表面がマスキングされ、厚い酸化層がマスクの開口部に熱により成長する、周知のLOCOS(Local Oxidation of Silicon)プロセスを用いることによる。別の方法は、シリコンにトレンチをエッチングし、次に、トレンチを酸化ケイ素などの誘電体材料で充填することである。
これらの絶縁構造は、ドーパントの側方拡散に対する障壁または停止要素の役割をすることもでき、それによって、チップの表面上においてより蜜に実装された素子密度が可能になるので、このプロセスの初期において形成することが望ましい。要するに、誘電体で充填されたトレンチは、電気的絶縁構造としても拡散停止要素としても機能することができる。
誘電体で充填されたトレンチをプロセスの初期に形成することに関する問題は、しばしばエッチングおよびクリーニングを含むその後のプロセス工程により、トレンチの誘電体材料がエッチングされたり侵食されたりし得ることである。これは、絶縁構造としてのトレンチの価値を減じる場合があり、チップの上面に凹みを形成しかねず、さらなる処理をより困難にする。
この問題は、図1A−図1Cに示される。図1Aでは、トレンチ101が半導体基板100にエッチングされている。図1Bでは、トレンチ101は誘電体材料102で充填されており、上面は絶縁構造を形成するために(例えば化学機械的研磨によって)平坦にされている。図1Cはさらなる処理後の絶縁構造を示し、誘電体材料102の一部が取除かれ、または侵食されて、構造上面に凹部またはギャップ103を形成する。通常の半導体プロセスにおける耐エッチング性の誘電体材料(例えば窒化ケイ素)は、固く、脆く、高応力材料である傾向がある。これらの材料がトレンチに堆積されると、割れる傾向がある。
第2の問題は、チップが概して2つの一般領域に分割されることから生じる。広い、または幅広い「フィールド」領域と、時には「活性な」領域と呼ばれる、より密に実装された素子領域とである。密な実装密度を維持するために活性な領域に比較的狭く深いトレンチを形成することと、素子をより長い距離に間隔を空けるためにフィールド領域に比較的幅広いトレンチを形成することが好ましい。これはトレンチを満たす際に問題を引起こす。狭いトレンチは満たされ得るが、幅広いトレンチを満たすのは困難である。代替的にフィールド領域の長い距離をカバーするために多数の狭いトレンチを用いることにより、チップの構造を複雑にしかねない。
したがって、その後の処理中に誘電性の充填材料の侵食を回避する誘電体で充填された絶縁構造を形成する、柔軟で適合可能な技術を開発することが望ましい。チップのフィールドにおいて比較的幅広い構造、かつ活性領域において比較的狭い構造の形成を準備することも望ましい。
発明の概要
この発明によれば、半導体基板におけるトレンチを「誘電性充填剤」で満たすことにより絶縁構造が形成される。誘電性充填剤は、第1の誘電体材料および第2の誘電体材料を含む。第1の誘電体材料はトレンチの下部に位置し、第2の誘電体材料はトレンチの上部に位置し、下部は典型的には縦寸法で上部よりも大きい。第2の誘電体材料の表面は基板の表面と実質的に同一平面上である。第2の誘電体材料が、第1の誘電体材料をエッチングする化学薬品によってはエッチングされないという意味で、第1および第2の誘電体材料は相違する。したがって、その後の処理では、第2の誘電体材料が第1の誘電体材料の上に保護キャップを形成する。典型的には、第1の誘電体材料は比較的軟質の低応力材料であり、第2の誘電体材料は比較的固い耐エッチング性材料である。割れの問題は、後のエッチングプロセス中に保護を与えるが応力問題は引起こさない値に第2の誘電体層の厚さを制限することにより、回避され得る。
代替的には、離散的なキャップを形成する代りに、トレンチは、トレンチの口に向かって上向きに進むにつれて誘電性充填剤における第2の誘電体材料の割合が徐々に増加する、「段階的な」誘電体で充填されてもよい。
誘電性充填剤からのドーパントが半導体基板に移動するのを妨げるために、トレンチの側壁は酸化層によってライニングされてもよい。
1群の実施例では、第1の誘電体材料は、ドープされているかまたはドープされていない、酸化ケイ素およびケイ酸塩ガラスである。第2の誘電体は、窒化ケイ素、ポリイミド、または、酸化ケイ素を僅かに含むかもしくは全く含まない、いかなる誘電体材料でもあり得る。
基板はさらに、ケイ素の局所酸化(LOCOS)プロセスによって典型的には形成される、フィールド酸化領域の下部を含んでもよい。フィールド酸化領域の表面もまた、基板の表面と実質的に同一平面上にある。代替的には、保護キャップがフィールド酸化膜上に形成されてもよい。
実施例の別のグループでは、基板は2つの絶縁構造を含み、第1の絶縁構造は比較的浅くて幅広いトレンチに形成され、第2の絶縁構造は比較的狭くて深いトレンチに形成される。両方のトレンチは誘電性充填剤で満たされ、誘電性充填剤の表面は基板の表面と実質的に同一平面上にある。代替的には、上述の種類の保護キャップが各トレンチの口に形成されてもよい。
実施例のさらに別の組では、1つ以上のフィールド酸化領域が1つ以上のトレンチ絶縁構造と同じ基板に形成される。予め定められた導電型およびドーピング濃度のフィールドドーピング領域がフィールド酸化領域の下に形成されてもよい。任意に、トレンチおよびフィールド酸化領域が基板の表面の面に出会うところに保護誘電体キャップが形成されてもよい。構造全体の表面は実質的に同一平面上にある。表面は、化学的エッチバック、プラズマ強化または反応イオンエッチング(RIE)、化学機械研磨(CMP)またはその何らかの組合せを用いることにより平坦にされていてもよい。
この発明はさらに、絶縁構造を製作する方法を含む。そのような1つの方法は、半導体基板にトレンチを形成することと、トレンチに第1の誘電体材料を堆積させることと、第
1の誘電体材料の表面が基板の上面の第2のレベルよりも下の第1のレベルに位置するように第1の誘電体材料の一部を取除いて、それによって凹部を形成することと、凹部に第2の誘電体材料を堆積させることと、第2の誘電体材料の表面が基板の表面と実質的に同一平面上になるように第2の誘電体材料の一部を取除いて、それによってトレンチに保護キャップを形成することとを含む。
別の方法は、フィールド酸化領域を半導体基板の表面に熱により形成することと、基板にトレンチを形成することと、トレンチに第1の誘電体材料を堆積させることと、第1の誘電体材料の表面が基板の表面の第2のレベルよりも下の第1のレベルに位置するように第1の誘電体材料の一部を取除いて、それによって凹部を形成することと、凹部に第2の誘電体材料を堆積させることと、フィールド酸化領域の表面および第2の誘電体材料の表面が基板の表面と実質的に同一平面上になるようにフィールド酸化領域および第2の誘電体材料の一部を取除いて、それによってトレンチに保護キャップを形成することとを含む。
この発明の方法は高度に柔軟で、半導体基板における異なる領域および素子の異なる要求に応えるのに必要な絶縁領域を形成するために用いることができる。基板の構造は極めて平らに、または少なくともその後の処理中に細い線幅およびサブミクロンの機構またはそれらの相互接続の形成を妨げず、複雑にしないよう十分に平らに維持される。その後の処理中に侵食から誘電体材料を保護するために保護キャップを用いることができる。
絶縁構造として機能するトレンチにおける誘電体が後の処理中に侵食されるときに生じる問題を示す図である。 絶縁構造として機能するトレンチにおける誘電体が後の処理中に侵食されるときに生じる問題を示す図である。 絶縁構造として機能するトレンチにおける誘電体が後の処理中に侵食されるときに生じる問題を示す図である。 誘電体で充填されたトレンチの口に保護キャップを含む絶縁構造を形成するプロセスを示す図である。 誘電体で充填されたトレンチの口に保護キャップを含む絶縁構造を形成するプロセスを示す図である。 誘電体で充填されたトレンチの口に保護キャップを含む絶縁構造を形成するプロセスを示す図である。 誘電体で充填されたトレンチの口に保護キャップを含む絶縁構造を形成するプロセスを示す図である。 誘電体で充填されたトレンチの口に保護キャップを含む絶縁構造を形成するプロセスを示す図である。 誘電体で充填されたトレンチの口に保護キャップを含む絶縁構造を形成するプロセスを示す図である。 保護キャップに隣接するトレンチの壁に酸化層が形成される、図2Fの絶縁構造の修正バージョンを形成するプロセスを示す図である。 保護キャップに隣接するトレンチの壁に酸化層が形成される、図2Fの絶縁構造の修正バージョンを形成するプロセスを示す図である。 保護キャップに隣接するトレンチの壁に酸化層が形成される、図2Fの絶縁構造の修正バージョンを形成するプロセスを示す図である。 保護キャップに隣接するトレンチの壁に酸化層が形成される、図2Fの絶縁構造の修正バージョンを形成するプロセスを示す図である。 図3Dに示される酸化層がその後の処理においていかに侵食され得るかを示す図である。 図2A−図2Fおよび図3A−図3Dに示されるプロセスの「カード」形式のフロー図である。 広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成するプロセスを示す図である。 広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成するプロセスを示す図である。 広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成するプロセスを示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 幅広く浅いトレンチおよび狭く深いトレンチを含む絶縁構造を形成するための処理を示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 各構造の頂部に保護キャップが形成された、広い、または幅広いフィールド酸化領域および比較的狭い誘電体で充填されたトレンチを含む絶縁構造を形成する別のプロセスを示す図である。 フィールド酸化領域の下にフィールドドーピング領域を備える、フィールド酸化領域および誘電体で充填されたトレンチの対を含む絶縁構造を形成するプロセスを示す図である。 フィールド酸化領域の下にフィールドドーピング領域を備える、フィールド酸化領域および誘電体で充填されたトレンチの対を含む絶縁構造を形成するプロセスを示す図である。 フィールド酸化領域の下にフィールドドーピング領域を備える、フィールド酸化領域および誘電体で充填されたトレンチの対を含む絶縁構造を形成するプロセスを示す図である。 フィールド酸化領域の下にフィールドドーピング領域を備える、フィールド酸化領域および誘電体で充填されたトレンチの対を含む絶縁構造を形成するプロセスを示す図である。 フィールド酸化領域の下にフィールドドーピング領域を備える、フィールド酸化領域および誘電体で充填されたトレンチの対を含む絶縁構造を形成するプロセスを示す図である。
発明の説明
図2A−図2Fは、図1Cに示されるようなトレンチの頂部のギャップまたは凹部の形成を回避するトレンチ絶縁構造を製作するプロセスを示す。図2Aに示されるように、酸化物層または「ハードマスク」層121が半導体基板120の上面に形成され、ハードマスク層121の上にフォトレジスト層122が堆積される。用語「ハードマスク」は、本願明細書において、半導体基板120のトレンチのエッチング中にマスクとして用いられる、熱により成長したか、または堆積された誘電体層を指すよう用いられる。たとえば、「ハードマスク」は、より機械的に軟質であるためにトレンチのエッチングプロセス中に侵食を受ける有機フォトレジスト層122とは区別される。通常のフォトリソグラフィプロセスによってフォトレジスト層122に開口部が形成され、フォトレジスト層122の開口部を通してハードマスク層121に開口部123がエッチングされる。
図2Bに示されるように、基板120は開口部123を通してエッチングされてトレンチ124を形成する。フォトレジスト層132は、トレンチエッチングプロセスを妨げ、トレンチエッチングプロセス中に形状を変え、かつトレンチに望ましくない有機汚染物質を導入しかねないので、トレンチのエッチングより前にフォトレジスト層132を取除くことが概して好ましい。異方性エッチングを達成するために反応性イオンエッチ(RIE)を用いることができ、垂直の壁を有するトレンチ124を生成する。比較的薄い酸化層125がトレンチ124の壁および床に熱により成長する。所望であれば、RIEプロセスによって引起された結晶欠陥を取除くために犠牲酸化層を形成することができる。犠牲酸化層は取除くことができ、次に第2の酸化層が成長することができる。酸化層125の厚さは100Åから1000Å、典型的には約300Å−400Åであり得る。トレンチ124が後にドープした誘電体材料で充填されれば、酸化層125は、トレンチ124を囲む半導体材料にドーパントが入るのを防ぐ。
図2Cに示されるように、BPSG(borophosphosilicate)ガラスなどの比較的厚い
ガラスの層126が基板120の表面上にスピン形成され、完全にトレンチ124を充填する。BPSGは粘性を減じるためにドープされてもよく、ドープされていなくてもよい。代替的には、BPSGは化学蒸着法(CVD)によって堆積することができる。上述のように、BPSG層126がドープされている場合、酸化層125は、ドーパントが基板120に入り、ドープするのを妨げる障壁として作用する。BGSG層126は十分に厚い(たとえば0.5μmから1.0μmの厚さ)ので、その上面は比較的平坦であって、トレンチ124の位置の上に小さなへこみを備えるのみである。所望であれば、BPSG層126の表面をさらに平坦にするために高温リフローを用いることもできる。
図2Dに示されるように、BPSG層126および側壁酸化層125は、その上面が基板120の表面より下になるまでエッチバックされて凹部130を形成する。エッチバックの後、BPSG層126の表面は基板120の表面の0.1μmから0.5μm(典型的には約0.2μmから0.3μm)だけ下であってもよい。次いで、図2Eに示されるように、別の誘電体の層131が堆積されて、凹部130を充填して基板120の表面から溢れる。次いで、層131はCMPまたはエッチバックによって平坦にされて保護キャップ132を形成し、それが酸化層125およびBPSG層126を完全に覆って保護する。キャップ132の上面は基板120の表面と好ましくは同一平面上にあるが、ウェーハにわたって0.1μmずつ高さが変動し得る。図2Fはキャップ132が形成された後の構造を示す。
層131およびキャップ132は、プロセスの後期に起るクリーニング工程およびエッチング工程によって著しくエッチングされない材料から形成されるべきである。この実施例では、たとえば、層131は窒化ケイ素から作られてもよい。一般に、層131が作られる材料は、その後の処理工程において、全くエッチングしないか、またはBPSG層126または酸化層125よりも実質的に遅いエッチングを行なう。この発明による保護キャップは、図1Cに示される種類のその後の侵食からトレンチ充填材料を保護するために、プロセス中にいつでも形成することができる。
なお、一般に、さらなるエッチングに対する保護シールドを与えることができる窒化ケイ素などの材料は、典型的にはあまり均一には堆積せず、したがってそれらでトレンチを充填するのは困難である。さらに、窒化ケイ素は、厚く堆積されると割れる傾向がある。これらの問題は、BPSGなどのより軟質かつより脆くない材料でトレンチを充填し、次に、窒化ケイ素などのより固く、より脆い材料の比較的薄い保護キャップでその材料を覆うことにより克服される。
表1は、いくつかのエッチング液または除去方法について、トレンチを充填するために用いることができる材料の相対的な除去速度を示す。
図2A−図2Fに示されるプロセスの多数の変形がある。そのような1つの変形は図3A−図3Dに示される。図3Aは図2Dに類似し、BPSG層126および酸化層125が、上面が基板120の表面の下になるまでエッチバックされた後の構造を示す。図3Bに示されるように、次いで薄い酸化層140が基板120の表面上に熱により成長し、次いで、図3Cに示されるように、窒化層131が堆積される。この実施例において、酸化層140は、半導体基板120から窒化物層131を分離する。代替的には、酸窒化層は化学蒸着法(CVD)を用いて堆積されてもよい。窒化物層131が、図3Dに示されるように、平坦にされたりエッチバックされたりするとき、トレンチに残存する窒化物キャップはトレンチの側壁に接していない。このキャップは図2Fに示す実施例ほど有効なシールを与えない一方、トレンチの壁の酸化(または酸窒化)層140の存在は、窒化物およびケイ素のそれぞれの熱膨脹係数が異なることに起因する応力を減じる傾向がある。酸化(または酸窒化)層140はこのように応力除去を与える。
さらに、図4に示されるように、酸化層140が小さなギャップ150を残すまで過度にエッチングされても、ギャップ150は図1Cに示される凹部103よりもはるかに小さく、その後のたとえばBPSGの層で充填するのははるかに簡単である。しかしながら、酸化層140すべてを取除かないのが好ましい。
図5は上述のプロセスを要約するフロー図であり、各工程は「カード」(省略されたカードは任意の工程を表示する)によって表されている。第1のシーケンスでは、トレンチは、ハードマスク層(例えば酸化層または窒化層)を堆積させ、フォトレジスト層を堆積させ、トレンチマスクを形成するためにフォトレジスト層をパターニングし、トレンチマスクの開口部を通してハードマスク層をエッチングし、任意でフォトレジスト層を取除き、ハードマスク層の開口部を通してトレンチをエッチングすることにより形成される。
次のシーケンスでは、任意で犠牲酸化層がトレンチの壁に形成され、取除かれることができ、ライニング酸化層が成長し、トレンチは誘電体(たとえばBPSG)で充填され、任意で誘電体がエッチングまたはCMPにより平坦にされ得る。
最後に、誘電性充填剤はトレンチにエッチバックされ、任意で酸窒化層または酸化層が成長するかトレンチの壁に堆積され、窒化物層が堆積されて基板の上面と実質的に同一平面上になるまでエッチバックされる。
上記の例は、基板の表面が本質的に平坦な構造について記載する。非平面構造200は図6Aに示される。基板205は上面202を有する。トレンチ201は基板205にエッチングされており、フィールド酸化領域203は、フィールド酸化領域が基板内に下向きに延在するとともに表面202を越えて上向きにも延在するように、熱により基板に成長している。ポリシリコン層204がフィールド酸化領域203の上に堆積されている。明らかなように、トレンチ201の底部とポリシリコン層204の頂部とでは相当な高さの差がある。トレンチ201が誘電体で充填される場合、誘電体の表面を表面202に対して平坦にするためにエッチバックを用いることができる。そうではなくて誘電体を平坦にするためにCMPが用いられる場合、フィールド酸化領域203の一部と同様にポリシリコン層204も取除かれることは明らかである。
この問題の1つの解決策は、ポリシリコン204を省略し(またはプロセスフローの後期までポリシリコン204の形成を延期し)、表面202より下の部分が必要な電気特性を与えるのに十分になるほどフィールド酸化領域203を十分厚く成長させることである。図6Bは、酸化層206にライニングされ、BPSG207で充填され、その両方がトレンチにエッチバックされた、トレンチ201を示す。構造全体が窒化物層208で覆われ、窒化物層208はトレンチの上部をも満たしている。図6Cでは、上面は、フィールド酸化領域203の底部部分209およびBPSG207と酸化層206との上の窒化物保護キャップ210を残して、CMPによって平坦にされている。上面は完全に平らである。非平坦な上面を有することがさらなる処理を非常に複雑にするので、図6Cに示される平らな構造は、図6Aに示される構造よりも好ましい。さらに、フィールド酸化領域203が熱的手段によって成長するので、残りの領域209は非常に幅広くなり得るが、トレンチは非常に狭くなり得る。要約すると、図6Cに示される構造は、キャップ210によって耐エッチング性となる「キャップ付きの」トレンチ、および「キャップのない」フィールド酸化領域209を含む。
代替として、図7A−図7Hは、幅広い絶縁トレンチおよび狭い絶縁トレンチを最小限の工程数を用いて形成することができるプロセスを示す。
図7Aでは、基板251にハードマスク層252が堆積されており、ハードマスク層252の上にフォトレジスト層253が堆積されている。フォトレジスト層253はエッチングされて幅広い開口部を形成し、ハードマスク層252はフォトレジスト層253の幅広い開口部を通してエッチングされて基板251の表面を露出する幅広い開口部254を形成する。
図7Bに示されるように、基板251はRIEによってエッチングされて幅広いトレンチ260を形成する。フォトレジスト層253は取除かれて、新しいフォトレジスト層257が堆積する。トレンチ260が深すぎない場合、フォトレジスト層257はトレンチ260の底部と基板251の上面との間の段差を覆う。フォトレジスト層257に比較的狭い開口部がエッチングされ、そのフォトレジスト層257の開口部を通してハードマスク層252がエッチングされて、基板251の表面を露出する狭い開口部256を形成する。代替的には、層257は、フォトレジスト層(示されない)によってパターニングされてエッチングされた、堆積されたハードマスク誘電体層を表してもよい。
図7Cに示されるように、基板251がRIEによってエッチングされて狭いトレンチ261を形成する。次いで、フォトレジスト(またはハードマスク)層257およびハードマスク層252が取除かれるか、またはパターニングされエッチングされる。
任意に、RIEプロセスに起因するいかなる結晶損傷をも修理するために、犠牲酸化層(示されない)がトレンチ260および261において成長し、取除かれることができる。図7Dに示されるように、基板251へのドーパントの拡散に対する障壁として薄い酸化層262が成長し、BPSGの層263が構造の表面全体にわたって堆積される。代替的には、層263は、ドープされたかもしくはドープされていない、CVD堆積されたかスピンオンされた酸化ケイ素、ケイ酸塩ガラス、または、誘電性「充填」剤材料がその後の処理工程中、アセンブリ中、および素子の動作中に生じる温度変化における割れを回避するのに十分に低い応力を示すことを条件に、いかなる他の誘電体「充填」材料をも含むことができる。
当然、プロセスシーケンスは、狭い方のトレンチが幅広い方のトレンチの前に形成されるように改訂されてもよい。
次に、図7Eに示されるように、構造の上面全体はCMPまたはCMPが後続する短い化学エッチバックによって平坦にされる。
任意で、図7Fに示されるように、酸化層262およびBPSG層263はトレンチ260および261に(たとえば酸またはドライエッチングによって)エッチバックされ、凹み270および271を形成する。図7Gに示されるように、二酸化ケイ素、ケイ酸塩ガラスまたはBPSG(たとえば窒化物またはポリイミド)に類似しない誘電体が構造の上面上に堆積され、図7Hに示されるように、上面は再び平坦にされてトレンチ260および261の口に保護キャップ280を形成する。誘電性充填剤材料263と異なり、キャップ280を形成するのに用いられる材料は、その材料がIC製造におけるその後のウェーハ処理中に行なわれる通常のエッチングによって侵食されないこと、かつキャップ280が割れを回避するのに十分に薄く作られることを条件に、脆い、または高応力の材料を含んでもよい。
図8A−図8Jは、キャップ付きの絶縁トレンチおよびキャップ付きのフィールド酸化領域を形成するプロセスを示す。図8Aに示されるように、パッド酸化層302がシリコン基板301上に成長し、典型的なケイ素局所酸化(LOCOS)シーケンスにおけるように、窒化物層303がパッド酸化層302に堆積する。パッド酸化層はたとえば300Åから1000Åの厚さであり得る。窒化物層303は、マスク層(示されない)を通してエッチングされ、パッド酸化層302を露出する幅広い開口部304を形成する。図8Bに示されるように、構造は(たとえば900℃から1100℃で1時間から4時間)加熱されて、開口部304に厚いフィールド酸化領域305を形成する。LOCOSプロセスにおいて通常であるように、窒化物層303は、開口部304の縁部において拡大する酸化物によって持ち上げられ、よく知られた「鳥の嘴」形状を形成する。次に、窒化物層303の残りの部分がエッチングされ(図8C)、上面はCMPプロセスによって平坦にされて、フィールド酸化領域305の残りの部分306およびパッド酸化層302の間の滑らかな遷移を示す、図8Dに示される結果をもたらす。
次に、図8Eに示されるように、フォトレジスト層308が堆積され、パターニングされて狭い開口部309を形成する。酸化層307は開口部309を通してエッチングされ、図8Fに示されるように、基板301はRIEプロセスによってエッチングされ、酸化層307がハードマスクの役割をして、狭いトレンチ310を形成する。酸化層307の残りは短いクリーニング工程で取除かれてもよい。
図8Gに示されるように、薄い酸化層311がトレンチ310の壁に成長し、BPSGまたは任意の他の誘電性充填材の層312も堆積する。基板301の上面はエッチングまたはCMPにより平坦にされる。
図8Hに示されるように、トレンチ310の酸化層311およびBPSG層312、およびフィールド酸化領域305の残りの部分306は、これらの要素の上面が基板301の上面より下になるまでエッチバックされる。窒化物などの類似しない誘電体の層315が構造にわたって堆積し(図8I)、構造は再びCMPプロセスを受けて上面が平坦になり、トレンチ310およびフィールド酸化306上に保護キャップ316を形成する(図8J)。
図9A−図9Eは、フィールド酸化絶縁領域の下にはフィールドドーピング領域を有するがトレンチ絶縁構造の下には有しない構造を生成するプロセスを示す。
図9Aでは、パッド酸化層351がシリコン基板350上に成長し、窒化物層352およびフォトレジスト層353がパッド酸化層351の上にその順で堆積されている。フォトレジスト層353はパターニングされて2つの開口部354Aおよび354Bを形成し、窒化物層352は開口部354Aおよび354Bを通してエッチングされてパッド酸化層351を露出する。リン(P+)が開口部354Aおよび354Bを通して注入されてN型領域356Aを形成する。リンの注入量は、典型的には5×1012cm-2から3×1013cm-2の範囲にあり、注入エネルギは、典型的には約80keVから120keVである。代替的には、ポリイミドの層が窒化物層352の代わりに用いられてもよく、トレンチ374のエッチングのためのハードマスクを形成するために用いられてもよい。
図9Bに示されるように、フォトレジスト層353が取除かれて新しいフォトレジスト層355が堆積し、パターニングされて、フォトレジスト層353の以前の開口部354Bの場所を含む開口部を形成する。フォトレジスト層355の開口部を通してホウ素(B+)が注入されて、P型領域356Bを形成する。ホウ素の注入量が、典型的にはリン注入量より一桁多い(たとえば8×1013cm-2から2×1014cm-2)ので、開口部354Bの下のリン領域をホウ素がカウンタードープしてP型領域356Bを形成する。ホウ素注入のエネルギは、典型的には60keVからl20keVである。
次に、図9Cに示されるように、構造は加熱されて開口部354Aおよび354Bの位置に厚いフィールド酸化領域370Aおよび370Bを形成する。フィールド酸化領域370Aおよび370Bは2000Åから2μmの厚さ(典型的には約0.8μm)であってもよい。この熱プロセスはさらにリンおよびホウ素ドーパントを活性化し、フィールド酸化領域370Aの下にN型フィールドドーピング領域358A、フィールド酸化領域370Bの下にP型フィールドドーピング領域358Bを形成する。
窒化物層352の残りが取除かれ(図9D)、任意に犠牲酸化物が予備成形されてもよい。次に、図9Eに示されるように、トレンチ374がエッチングされ酸化されて酸化層371を形成し、その後に以前に記載された態様でBPSG372などの材料での誘電性充填が続く。構造の上面はCMPまたはエッチバックによって平坦にされ、酸化層371、BPSG372、ならびにフィールド酸化領域370Aおよび370Bの残りが、上述の態様でエッチバックされる。窒化物(または、トレンチ374を充填するために用いられる材料に類似しない別の誘電体)の層が上面で堆積し、次に表面が平坦にされて保護キャップ373を形成する。
このプロセスは、たとえば低電圧素子を絶縁するために用いられ得るフィールドドーピングを持たない比較的狭いトレンチ、および、たとえば高圧CMOS素子を絶縁するために用いられ得るフィールドドーピングを備えた幅広いフィールド酸化領域を生じる。このプロセスは、いかなる他の処理も単純にする平らな上面を備えた、同じ半導体基板における異なる幅および異なるフィールドドーピングの絶縁領域を形成する能力を設計者に与える。さらに、所望であれば、保護キャップを備えた絶縁領域を作ることができる。
いくつかの実施例では、トレンチにおける材料は、離散的なトレンチキャップの代わりに段階的な誘電体充填剤によって保護される。そのような実施例では、トレンチは、比較的軟質の低応力誘電体と比較的固い耐エッチング性の誘電体との混合物で少なくとも部分的に充填される。混合物のうち比較的固い耐エッチング性の誘電体の割合は、トレンチの口に接近すると上昇する。たとえば、二酸化ケイ素と窒化ケイ素との混合物がトレンチに堆積されることができ、混合物のうち窒化ケイ素の百分率がトレンチの口の近くで増加する。
この発明の具体的な実施例が記載されているが、これらの実施例が例示でしかなく、限定的でないことが理解される。この発明の大原則に従う多くの付加的または代替的な実施例が当業者には明らかである。

Claims (10)

  1. 半導体基板に形成された絶縁構造であって、前記絶縁構造は前記半導体基板に形成されたトレンチを含み、前記トレンチは第1の誘電体材料と第2の誘電体材料との混合物を含み、前記混合物における前記第2の誘電体材料の割合は、前記トレンチにおける深さが浅くなるほど高く、前記第2の誘電体材料は、前記第1の誘電体材料と比較して、相対的に硬質であり、かつ相対的に低いエッチング速度を有し前記第2の誘電体材料は前記第1の誘電体材料と異なり、前記絶縁構造の表面は前記半導体基板の表面と同一平面にある、絶縁構造。
  2. 前記第1の誘電体材料は酸化ケイ素である、請求項1に記載の絶縁構造。
  3. 前記第2の誘電体材料は窒化ケイ素である、請求項1または請求項2に記載の絶縁構造。
  4. 前記第1の誘電体材料は、ドープされているケイ酸塩ガラスまたはドープされていないケイ酸塩ガラスである、請求項1に記載の絶縁構造。
  5. 前記第2の誘電体材料は、窒化ケイ素、ポリイミド、または酸化ケイ素を含まない誘電体材料である、請求項1、請求項2または請求項4に記載の絶縁構造。
  6. 酸化物層が前記トレンチの側壁および底部上に形成されている、請求項1、請求項3、請求項4および請求項5のいずれか一項に記載の絶縁構造。
  7. 半導体基板にトレンチを形成する工程と、
    前記トレンチを第1の誘電体材料と第2の誘電体材料との混合物で充填する工程とを備え、前記混合物における前記第2の誘電体材料の割合は、前記トレンチにおける深さが浅くなるほど高く、前記第2の誘電体材料は、前記第1の誘電体材料と比較して、相対的に硬質であり、かつ相対的に低いエッチング速度を有し、前記第2の誘電体材料は前記第1の誘電体材料と異なり、
    充填された前記トレンチの上面が前記半導体基板の表面と同一平面となるように前記充填されたトレンチを平坦化する工程をさらに備えた絶縁構造の製造方法。
  8. 前記トレンチを前記第1の誘電体材料と前記第2の誘電体材料との混合物で充填する工程は、前記第1の誘電体材料として、ドープされているケイ酸塩ガラスまたはドープされていないケイ酸塩ガラスを前記トレンチに充填する工程を含む、請求項7に記載の方法。
  9. 前記トレンチを前記第1の誘電体材料と前記第2の誘電体材料との混合物で充填する工程は、前記第2の誘電体材料として窒化ケイ素を前記トレンチに充填する工程を含む、請求項7または請求項8に記載の方法。
  10. 前記トレンチを前記第1の誘電体材料と前記第2の誘電体材料との混合物で充填する前に、前記トレンチの側壁または底部上に酸化物層を形成する工程をさらに備える、請求項7、請求項8、または請求項9に記載の方法。
JP2016075672A 2005-12-09 2016-04-05 絶縁構造およびその製造方法 Expired - Fee Related JP6263569B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/298,075 2005-12-09
US11/298,075 US20070132056A1 (en) 2005-12-09 2005-12-09 Isolation structures for semiconductor integrated circuit substrates and methods of forming the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014224436A Division JP6026486B2 (ja) 2005-12-09 2014-11-04 半導体集積回路基板の絶縁構造の製作方法

Publications (2)

Publication Number Publication Date
JP2016164998A JP2016164998A (ja) 2016-09-08
JP6263569B2 true JP6263569B2 (ja) 2018-01-17

Family

ID=38138450

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2008544483A Expired - Fee Related JP5438973B2 (ja) 2005-12-09 2006-12-07 半導体集積回路基板の絶縁構造およびその製作方法
JP2013076644A Pending JP2013168662A (ja) 2005-12-09 2013-04-02 半導体集積回路基板の絶縁構造およびその製作方法
JP2014224436A Expired - Fee Related JP6026486B2 (ja) 2005-12-09 2014-11-04 半導体集積回路基板の絶縁構造の製作方法
JP2016075672A Expired - Fee Related JP6263569B2 (ja) 2005-12-09 2016-04-05 絶縁構造およびその製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2008544483A Expired - Fee Related JP5438973B2 (ja) 2005-12-09 2006-12-07 半導体集積回路基板の絶縁構造およびその製作方法
JP2013076644A Pending JP2013168662A (ja) 2005-12-09 2013-04-02 半導体集積回路基板の絶縁構造およびその製作方法
JP2014224436A Expired - Fee Related JP6026486B2 (ja) 2005-12-09 2014-11-04 半導体集積回路基板の絶縁構造の製作方法

Country Status (7)

Country Link
US (5) US20070132056A1 (ja)
EP (1) EP1958249A1 (ja)
JP (4) JP5438973B2 (ja)
KR (4) KR20080098481A (ja)
CN (1) CN101366112B (ja)
TW (2) TWI544573B (ja)
WO (1) WO2007070311A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP2008041895A (ja) * 2006-08-04 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008041901A (ja) * 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US7572712B2 (en) * 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy
US8030731B2 (en) * 2007-03-28 2011-10-04 Advanced Analogic Technologies, Inc. Isolated rectifier diode
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP2009025891A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
US8067292B2 (en) * 2008-01-23 2011-11-29 Macronix International Co., Ltd. Isolation structure, non-volatile memory having the same, and method of fabricating the same
US8907405B2 (en) 2011-04-18 2014-12-09 International Business Machines Corporation Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures
US8722479B2 (en) 2011-05-25 2014-05-13 Globalfoundries Inc. Method of protecting STI structures from erosion during processing operations
US20120326230A1 (en) * 2011-06-22 2012-12-27 International Business Machines Corporation Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
KR20130006903A (ko) * 2011-06-27 2013-01-18 삼성전자주식회사 소자 분리막 구조물 및 그 형성 방법, 상기 소자 분리막 구조물을 갖는 반도체 장치 및 그 제조 방법
US8673738B2 (en) 2012-06-25 2014-03-18 International Business Machines Corporation Shallow trench isolation structures
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US9012300B2 (en) * 2012-10-01 2015-04-21 United Microelectronics Corp. Manufacturing method for a shallow trench isolation
US9455188B2 (en) * 2013-01-18 2016-09-27 Globalfoundries Inc. Through silicon via device having low stress, thin film gaps and methods for forming the same
US20140213034A1 (en) * 2013-01-29 2014-07-31 United Microelectronics Corp. Method for forming isolation structure
US20150069608A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Through-silicon via structure and method for improving beol dielectric performance
US9076868B1 (en) * 2014-07-18 2015-07-07 Globalfoundries Inc. Shallow trench isolation structure with sigma cavity
CN105280545A (zh) * 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法
US9412641B1 (en) 2015-02-23 2016-08-09 International Business Machines Corporation FinFET having controlled dielectric region height
KR102140358B1 (ko) * 2016-12-23 2020-08-03 매그나칩 반도체 유한회사 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자
CN109216256B (zh) 2017-07-03 2021-01-05 无锡华润上华科技有限公司 沟槽隔离结构及其制造方法
KR20210157673A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 가변 저항 메모리 소자
KR20220094440A (ko) 2020-12-29 2022-07-06 주식회사 제이디케이바이오 부착성 규조류 광배양 장치

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189237A (ja) * 1984-03-08 1985-09-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63188952A (ja) * 1987-01-31 1988-08-04 Toshiba Corp 半導体装置の製造方法
JPH081926B2 (ja) * 1989-03-10 1996-01-10 日本電気株式会社 絶縁分離溝の製造方法
JP2723598B2 (ja) * 1989-03-20 1998-03-09 日本電気株式会社 半導体装置の製造方法
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
JPH07111288A (ja) * 1993-10-12 1995-04-25 Matsushita Electric Ind Co Ltd 素子分離の形成方法
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
JP3365114B2 (ja) * 1994-09-29 2003-01-08 ソニー株式会社 半導体装置におけるフィールド酸化膜形成方法、並びにフィールド酸化膜及びトレンチ素子分離領域形成方法
KR0157875B1 (ko) * 1994-11-03 1999-02-01 문정환 반도체 장치의 제조방법
JP2762973B2 (ja) * 1995-11-30 1998-06-11 日本電気株式会社 半導体装置の製造方法
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
JP3058112B2 (ja) * 1997-02-27 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
KR100244272B1 (ko) * 1997-04-17 2000-03-02 김영환 반도체소자의 격리막 형성방법
JP3063705B2 (ja) * 1997-10-14 2000-07-12 日本電気株式会社 半導体装置の製造方法
JPH11163118A (ja) * 1997-11-21 1999-06-18 Toshiba Corp 半導体装置の製造方法
US6869858B2 (en) * 1999-01-25 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation planarized by wet etchback and chemical mechanical polishing
KR100312943B1 (ko) * 1999-03-18 2001-11-03 김영환 반도체장치 및 그의 제조방법
KR100290852B1 (ko) * 1999-04-29 2001-05-15 구자홍 에칭 방법
US6429149B1 (en) * 2000-02-23 2002-08-06 International Business Machines Corporation Low temperature LPCVD PSG/BPSG process
KR20020004729A (ko) * 2000-07-07 2002-01-16 윤종용 트렌치 소자분리 방법 및 그 구조
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
JP2003023065A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体装置の素子分離構造およびその製造方法
JP2004055669A (ja) * 2002-07-17 2004-02-19 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
KR100460042B1 (ko) * 2002-12-28 2004-12-04 주식회사 하이닉스반도체 반도체장치의 소자분리막 형성방법
KR20040059445A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
KR20050014221A (ko) * 2003-07-30 2005-02-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 제조방법
US6914015B2 (en) * 2003-10-31 2005-07-05 International Business Machines Corporation HDP process for high aspect ratio gap filling
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7442621B2 (en) * 2004-11-22 2008-10-28 Freescale Semiconductor, Inc. Semiconductor process for forming stress absorbent shallow trench isolation structures
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US7344942B2 (en) 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7323379B2 (en) * 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory
US20070132056A1 (en) 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same

Also Published As

Publication number Publication date
JP2016164998A (ja) 2016-09-08
KR20080098481A (ko) 2008-11-10
US7915137B2 (en) 2011-03-29
CN101366112B (zh) 2011-05-04
KR20110081909A (ko) 2011-07-14
JP2009518867A (ja) 2009-05-07
US20070132056A1 (en) 2007-06-14
US20080203543A1 (en) 2008-08-28
JP2015062239A (ja) 2015-04-02
KR20110079861A (ko) 2011-07-08
US7923821B2 (en) 2011-04-12
JP6026486B2 (ja) 2016-11-16
KR101323497B1 (ko) 2013-10-31
CN101366112A (zh) 2009-02-11
US7955947B2 (en) 2011-06-07
US20100055864A1 (en) 2010-03-04
TWI544573B (zh) 2016-08-01
WO2007070311A1 (en) 2007-06-21
JP2013168662A (ja) 2013-08-29
EP1958249A1 (en) 2008-08-20
KR20110111549A (ko) 2011-10-11
JP5438973B2 (ja) 2014-03-12
TWI460818B (zh) 2014-11-11
US7994605B2 (en) 2011-08-09
US20080203520A1 (en) 2008-08-28
US20080254592A1 (en) 2008-10-16
TW200733297A (en) 2007-09-01
TW201419444A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
JP6263569B2 (ja) 絶縁構造およびその製造方法
US6893937B1 (en) Method for preventing borderless contact to well leakage
JP3786413B2 (ja) 半導体素子の形成方法
US7625805B2 (en) Passivation of deep isolating separating trenches with sunk covering layers
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
JP2008004881A (ja) 素子分離構造部の製造方法
JP4401156B2 (ja) 半導体素子の製造方法
KR100620707B1 (ko) 반도체 소자의 sti 형성 방법
JP2000223704A (ja) 半導体装置およびその製造方法
KR100272183B1 (ko) 반도체 소자 제조 공정에서 물질 매입을 위한 패턴 식각 방법
KR100587084B1 (ko) 반도체소자의 제조방법
KR100815962B1 (ko) 반도체 소자의 제조 방법
KR100664391B1 (ko) 얕은 트렌치 소자분리막의 보이드 방지 방법
KR100753033B1 (ko) 반도체 장치의 제조방법
JP2002033387A (ja) 半導体装置およびその製造方法
KR20000004425A (ko) 반도체 소자 분리 방법
JP2007227554A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R150 Certificate of patent or registration of utility model

Ref document number: 6263569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees