JP2016164998A - 半導体集積回路基板の絶縁構造およびその製作方法 - Google Patents
半導体集積回路基板の絶縁構造およびその製作方法 Download PDFInfo
- Publication number
- JP2016164998A JP2016164998A JP2016075672A JP2016075672A JP2016164998A JP 2016164998 A JP2016164998 A JP 2016164998A JP 2016075672 A JP2016075672 A JP 2016075672A JP 2016075672 A JP2016075672 A JP 2016075672A JP 2016164998 A JP2016164998 A JP 2016164998A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- dielectric
- insulating structure
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【解決手段】半導体基板301の絶縁領域は誘電体で充填されたトレンチ310およびフィールド酸化領域306を含む。トレンチおよびフィールド酸化領域の主要部分の誘電体材料とは類似しない誘電体材料の保護キャップが用いられて後のプロセス工程中に構造を侵食から保護する。絶縁構造の上面は基板の表面と同一平面上にある。フィールドドーピング領域はフィールド酸化領域の下に形成されてもよい。異なる素子の要求に応えるために、絶縁構造は異なる幅および深さを有する。
【選択図】図8J
Description
この発明は半導体チップ製作に関し、特に、半導体チップ上に形成された能動素子または受動素子を電気的に絶縁するための構造を製作する方法に関する。
半導体集積回路(IC)チップの製作では、チップの表面上に形成された素子を電気的に絶縁することが頻繁に必要である。これを行なうさまざまなやり方がある。1つの方法は、窒化ケイ素などの比較的固い材料でチップの表面がマスキングされ、厚い酸化層がマスクの開口部に熱により成長する、周知のLOCOS(Local Oxidation of Silicon)プロセスを用いることによる。別の方法は、シリコンにトレンチをエッチングし、次に、トレンチを酸化ケイ素などの誘電体材料で充填することである。
この発明によれば、半導体基板におけるトレンチを「誘電性充填剤」で満たすことにより絶縁構造が形成される。誘電性充填剤は、第1の誘電体材料および第2の誘電体材料を含む。第1の誘電体材料はトレンチの下部に位置し、第2の誘電体材料はトレンチの上部に位置し、下部は典型的には縦寸法で上部よりも大きい。第2の誘電体材料の表面は基板の表面と実質的に同一平面上である。第2の誘電体材料が、第1の誘電体材料をエッチングする化学薬品によってはエッチングされないという意味で、第1および第2の誘電体材料は相違する。したがって、その後の処理では、第2の誘電体材料が第1の誘電体材料の上に保護キャップを形成する。典型的には、第1の誘電体材料は比較的軟質の低応力材料であり、第2の誘電体材料は比較的固い耐エッチング性材料である。割れの問題は、後のエッチングプロセス中に保護を与えるが応力問題は引起こさない値に第2の誘電体層の厚さを制限することにより、回避され得る。
1の誘電体材料の表面が基板の上面の第2のレベルよりも下の第1のレベルに位置するように第1の誘電体材料の一部を取除いて、それによって凹部を形成することと、凹部に第2の誘電体材料を堆積させることと、第2の誘電体材料の表面が基板の表面と実質的に同一平面上になるように第2の誘電体材料の一部を取除いて、それによってトレンチに保護キャップを形成することとを含む。
図2A−図2Fは、図1Cに示されるようなトレンチの頂部のギャップまたは凹部の形成を回避するトレンチ絶縁構造を製作するプロセスを示す。図2Aに示されるように、酸化物層または「ハードマスク」層121が半導体基板120の上面に形成され、ハードマスク層121の上にフォトレジスト層122が堆積される。用語「ハードマスク」は、本願明細書において、半導体基板120のトレンチのエッチング中にマスクとして用いられる、熱により成長したか、または堆積された誘電体層を指すよう用いられる。たとえば、「ハードマスク」は、より機械的に軟質であるためにトレンチのエッチングプロセス中に侵食を受ける有機フォトレジスト層122とは区別される。通常のフォトリソグラフィプロセスによってフォトレジスト層122に開口部が形成され、フォトレジスト層122の開口部を通してハードマスク層121に開口部123がエッチングされる。
ガラスの層126が基板120の表面上にスピン形成され、完全にトレンチ124を充填する。BPSGは粘性を減じるためにドープされてもよく、ドープされていなくてもよい。代替的には、BPSGは化学蒸着法(CVD)によって堆積することができる。上述のように、BPSG層126がドープされている場合、酸化層125は、ドーパントが基板120に入り、ドープするのを妨げる障壁として作用する。BGSG層126は十分に厚い(たとえば0.5μmから1.0μmの厚さ)ので、その上面は比較的平坦であって、トレンチ124の位置の上に小さなへこみを備えるのみである。所望であれば、BPSG層126の表面をさらに平坦にするために高温リフローを用いることもできる。
Claims (6)
- 半導体基板に形成された絶縁構造であって、前記絶縁構造は前記半導体基板に形成されたトレンチを含み、前記トレンチは第1の誘電体材料と第2の誘電体材料との混合物を含み、前記混合物における前記第2の誘電体材料の割合は、前記トレンチにおける深さが浅くなるほど高く、前記第2の誘電体材料は、前記第1の誘電体材料と比較して、相対的に硬質であり、通常の半導体エッチングプロセスによる除去に対する耐性がより高く、前記絶縁構造の表面は前記半導体基板の表面と同一平面にある、絶縁構造。
- 前記第1の誘電体材料は酸化ケイ素である、請求項1に記載の絶縁構造。
- 前記第2の誘電体材料は窒化ケイ素である、請求項1または請求項2に記載の絶縁構造。
- 前記第1の誘電体材料は、ドープされているケイ酸塩ガラスまたはドープされていないケイ酸塩ガラスである、請求項1に記載の絶縁構造。
- 前記第2の誘電体材料は、窒化ケイ素、ポリイミド、または酸化ケイ素を含まない誘電体材料である、請求項1、請求項2または請求項4に記載の絶縁構造。
- 酸化物層が前記トレンチの側壁および底部上に形成されている、請求項1、請求項3、請求項4および請求項5のいずれか一項に記載の絶縁構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/298,075 | 2005-12-09 | ||
US11/298,075 US20070132056A1 (en) | 2005-12-09 | 2005-12-09 | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014224436A Division JP6026486B2 (ja) | 2005-12-09 | 2014-11-04 | 半導体集積回路基板の絶縁構造の製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016164998A true JP2016164998A (ja) | 2016-09-08 |
JP6263569B2 JP6263569B2 (ja) | 2018-01-17 |
Family
ID=38138450
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008544483A Expired - Fee Related JP5438973B2 (ja) | 2005-12-09 | 2006-12-07 | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2013076644A Pending JP2013168662A (ja) | 2005-12-09 | 2013-04-02 | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2014224436A Expired - Fee Related JP6026486B2 (ja) | 2005-12-09 | 2014-11-04 | 半導体集積回路基板の絶縁構造の製作方法 |
JP2016075672A Expired - Fee Related JP6263569B2 (ja) | 2005-12-09 | 2016-04-05 | 絶縁構造およびその製造方法 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008544483A Expired - Fee Related JP5438973B2 (ja) | 2005-12-09 | 2006-12-07 | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2013076644A Pending JP2013168662A (ja) | 2005-12-09 | 2013-04-02 | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2014224436A Expired - Fee Related JP6026486B2 (ja) | 2005-12-09 | 2014-11-04 | 半導体集積回路基板の絶縁構造の製作方法 |
Country Status (7)
Country | Link |
---|---|
US (5) | US20070132056A1 (ja) |
EP (1) | EP1958249A1 (ja) |
JP (4) | JP5438973B2 (ja) |
KR (4) | KR20110081909A (ja) |
CN (1) | CN101366112B (ja) |
TW (2) | TWI544573B (ja) |
WO (1) | WO2007070311A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7667268B2 (en) | 2002-08-14 | 2010-02-23 | Advanced Analogic Technologies, Inc. | Isolated transistor |
US7825488B2 (en) * | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
US8089129B2 (en) * | 2002-08-14 | 2012-01-03 | Advanced Analogic Technologies, Inc. | Isolated CMOS transistors |
US7939420B2 (en) * | 2002-08-14 | 2011-05-10 | Advanced Analogic Technologies, Inc. | Processes for forming isolation structures for integrated circuit devices |
US7812403B2 (en) * | 2002-08-14 | 2010-10-12 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuit devices |
US7902630B2 (en) * | 2002-08-14 | 2011-03-08 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
US7834421B2 (en) * | 2002-08-14 | 2010-11-16 | Advanced Analogic Technologies, Inc. | Isolated diode |
US7741661B2 (en) * | 2002-08-14 | 2010-06-22 | Advanced Analogic Technologies, Inc. | Isolation and termination structures for semiconductor die |
US8513087B2 (en) * | 2002-08-14 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Processes for forming isolation structures for integrated circuit devices |
US7956391B2 (en) * | 2002-08-14 | 2011-06-07 | Advanced Analogic Technologies, Inc. | Isolated junction field-effect transistor |
US20080197408A1 (en) * | 2002-08-14 | 2008-08-21 | Advanced Analogic Technologies, Inc. | Isolated quasi-vertical DMOS transistor |
US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
JP2008041901A (ja) * | 2006-08-04 | 2008-02-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008041895A (ja) * | 2006-08-04 | 2008-02-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100867977B1 (ko) | 2006-10-11 | 2008-11-10 | 한국과학기술원 | 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법 |
US7572712B2 (en) * | 2006-11-21 | 2009-08-11 | Chartered Semiconductor Manufacturing, Ltd. | Method to form selective strained Si using lateral epitaxy |
US7737526B2 (en) * | 2007-03-28 | 2010-06-15 | Advanced Analogic Technologies, Inc. | Isolated trench MOSFET in epi-less semiconductor sustrate |
US8138570B2 (en) | 2007-03-28 | 2012-03-20 | Advanced Analogic Technologies, Inc. | Isolated junction field-effect transistor |
US8736016B2 (en) * | 2007-06-07 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained isolation regions |
JP2009025891A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計プログラム |
JP2009026829A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体集積回路の設計方法及びマスクデータ作成プログラム |
US8067292B2 (en) * | 2008-01-23 | 2011-11-29 | Macronix International Co., Ltd. | Isolation structure, non-volatile memory having the same, and method of fabricating the same |
US8907405B2 (en) | 2011-04-18 | 2014-12-09 | International Business Machines Corporation | Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures |
US8722479B2 (en) | 2011-05-25 | 2014-05-13 | Globalfoundries Inc. | Method of protecting STI structures from erosion during processing operations |
US20120326230A1 (en) * | 2011-06-22 | 2012-12-27 | International Business Machines Corporation | Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature |
KR20130006903A (ko) * | 2011-06-27 | 2013-01-18 | 삼성전자주식회사 | 소자 분리막 구조물 및 그 형성 방법, 상기 소자 분리막 구조물을 갖는 반도체 장치 및 그 제조 방법 |
US9059243B2 (en) | 2012-06-25 | 2015-06-16 | International Business Machines Corporation | Shallow trench isolation structures |
US9768055B2 (en) * | 2012-08-21 | 2017-09-19 | Stmicroelectronics, Inc. | Isolation regions for SOI devices |
US9012300B2 (en) * | 2012-10-01 | 2015-04-21 | United Microelectronics Corp. | Manufacturing method for a shallow trench isolation |
US9455188B2 (en) * | 2013-01-18 | 2016-09-27 | Globalfoundries Inc. | Through silicon via device having low stress, thin film gaps and methods for forming the same |
US20140213034A1 (en) * | 2013-01-29 | 2014-07-31 | United Microelectronics Corp. | Method for forming isolation structure |
US20150069608A1 (en) * | 2013-09-11 | 2015-03-12 | International Business Machines Corporation | Through-silicon via structure and method for improving beol dielectric performance |
US9076868B1 (en) * | 2014-07-18 | 2015-07-07 | Globalfoundries Inc. | Shallow trench isolation structure with sigma cavity |
CN105280545A (zh) * | 2014-07-24 | 2016-01-27 | 联华电子股份有限公司 | 半导体装置的浅沟槽隔离结构与其制造方法 |
US9412641B1 (en) | 2015-02-23 | 2016-08-09 | International Business Machines Corporation | FinFET having controlled dielectric region height |
KR102140358B1 (ko) * | 2016-12-23 | 2020-08-03 | 매그나칩 반도체 유한회사 | 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자 |
CN109216256B (zh) * | 2017-07-03 | 2021-01-05 | 无锡华润上华科技有限公司 | 沟槽隔离结构及其制造方法 |
KR20210157673A (ko) | 2020-06-22 | 2021-12-29 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
KR20220094440A (ko) | 2020-12-29 | 2022-07-06 | 주식회사 제이디케이바이오 | 부착성 규조류 광배양 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153542A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
JPH10242259A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体装置およびその製造方法 |
JPH11121607A (ja) * | 1997-10-14 | 1999-04-30 | Nec Corp | 半導体装置の製造方法 |
JPH11163118A (ja) * | 1997-11-21 | 1999-06-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2002203896A (ja) * | 2000-11-27 | 2002-07-19 | Chartered Semiconductor Manufacturing Inc | エアギャップを有するsti構造体の製造方法 |
US20030013272A1 (en) * | 2001-07-03 | 2003-01-16 | Hong Soo-Jin | Trench device isolation structure and a method of forming the same |
JP2004363595A (ja) * | 2003-06-03 | 2004-12-24 | Internatl Business Mach Corp <Ibm> | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 |
JP2006120953A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189237A (ja) * | 1984-03-08 | 1985-09-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS63188952A (ja) * | 1987-01-31 | 1988-08-04 | Toshiba Corp | 半導体装置の製造方法 |
JPH081926B2 (ja) * | 1989-03-10 | 1996-01-10 | 日本電気株式会社 | 絶縁分離溝の製造方法 |
JP2723598B2 (ja) * | 1989-03-20 | 1998-03-09 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH033346A (ja) * | 1989-05-31 | 1991-01-09 | Sharp Corp | 半導体装置の製造方法 |
JPH07111288A (ja) * | 1993-10-12 | 1995-04-25 | Matsushita Electric Ind Co Ltd | 素子分離の形成方法 |
US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
JP3365114B2 (ja) * | 1994-09-29 | 2003-01-08 | ソニー株式会社 | 半導体装置におけるフィールド酸化膜形成方法、並びにフィールド酸化膜及びトレンチ素子分離領域形成方法 |
KR0157875B1 (ko) * | 1994-11-03 | 1999-02-01 | 문정환 | 반도체 장치의 제조방법 |
KR100226488B1 (ko) * | 1996-12-26 | 1999-10-15 | 김영환 | 반도체 소자 격리구조 및 그 형성방법 |
KR100244272B1 (ko) * | 1997-04-17 | 2000-03-02 | 김영환 | 반도체소자의 격리막 형성방법 |
US6869858B2 (en) * | 1999-01-25 | 2005-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation planarized by wet etchback and chemical mechanical polishing |
KR100312943B1 (ko) * | 1999-03-18 | 2001-11-03 | 김영환 | 반도체장치 및 그의 제조방법 |
KR100290852B1 (ko) * | 1999-04-29 | 2001-05-15 | 구자홍 | 에칭 방법 |
US6429149B1 (en) * | 2000-02-23 | 2002-08-06 | International Business Machines Corporation | Low temperature LPCVD PSG/BPSG process |
KR20020004729A (ko) * | 2000-07-07 | 2002-01-16 | 윤종용 | 트렌치 소자분리 방법 및 그 구조 |
US6406976B1 (en) * | 2000-09-18 | 2002-06-18 | Motorola, Inc. | Semiconductor device and process for forming the same |
JP2003023065A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置の素子分離構造およびその製造方法 |
JP2004055669A (ja) * | 2002-07-17 | 2004-02-19 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
KR100460042B1 (ko) * | 2002-12-28 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체장치의 소자분리막 형성방법 |
KR20040059445A (ko) * | 2002-12-30 | 2004-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
US7422961B2 (en) * | 2003-03-14 | 2008-09-09 | Advanced Micro Devices, Inc. | Method of forming isolation regions for integrated circuits |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
KR20050014221A (ko) * | 2003-07-30 | 2005-02-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
US6914015B2 (en) * | 2003-10-31 | 2005-07-05 | International Business Machines Corporation | HDP process for high aspect ratio gap filling |
KR100532503B1 (ko) * | 2004-02-03 | 2005-11-30 | 삼성전자주식회사 | 쉘로우 트렌치 소자 분리막의 형성 방법 |
US7354812B2 (en) * | 2004-09-01 | 2008-04-08 | Micron Technology, Inc. | Multiple-depth STI trenches in integrated circuit fabrication |
US7442621B2 (en) * | 2004-11-22 | 2008-10-28 | Freescale Semiconductor, Inc. | Semiconductor process for forming stress absorbent shallow trench isolation structures |
JP2006156471A (ja) * | 2004-11-25 | 2006-06-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US7344942B2 (en) * | 2005-01-26 | 2008-03-18 | Micron Technology, Inc. | Isolation regions for semiconductor devices and their formation |
US7323379B2 (en) * | 2005-02-03 | 2008-01-29 | Mosys, Inc. | Fabrication process for increased capacitance in an embedded DRAM memory |
US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
-
2005
- 2005-12-09 US US11/298,075 patent/US20070132056A1/en not_active Abandoned
-
2006
- 2006-12-07 KR KR1020117014787A patent/KR20110081909A/ko active Search and Examination
- 2006-12-07 KR KR1020117014788A patent/KR20110079861A/ko active Search and Examination
- 2006-12-07 EP EP06844906A patent/EP1958249A1/en not_active Withdrawn
- 2006-12-07 KR KR1020117022767A patent/KR101323497B1/ko active IP Right Grant
- 2006-12-07 CN CN2006800525978A patent/CN101366112B/zh not_active Expired - Fee Related
- 2006-12-07 JP JP2008544483A patent/JP5438973B2/ja not_active Expired - Fee Related
- 2006-12-07 KR KR1020087014965A patent/KR20080098481A/ko not_active Application Discontinuation
- 2006-12-07 WO PCT/US2006/046579 patent/WO2007070311A1/en active Application Filing
- 2006-12-08 TW TW103103967A patent/TWI544573B/zh not_active IP Right Cessation
- 2006-12-08 TW TW095146069A patent/TWI460818B/zh not_active IP Right Cessation
-
2008
- 2008-04-30 US US12/150,732 patent/US7994605B2/en not_active Expired - Fee Related
- 2008-04-30 US US12/150,727 patent/US7915137B2/en not_active Expired - Fee Related
- 2008-04-30 US US12/150,609 patent/US7955947B2/en not_active Expired - Fee Related
- 2008-04-30 US US12/150,704 patent/US7923821B2/en active Active
-
2013
- 2013-04-02 JP JP2013076644A patent/JP2013168662A/ja active Pending
-
2014
- 2014-11-04 JP JP2014224436A patent/JP6026486B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-05 JP JP2016075672A patent/JP6263569B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153542A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体装置の製造方法 |
JPH10242259A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体装置およびその製造方法 |
JPH11121607A (ja) * | 1997-10-14 | 1999-04-30 | Nec Corp | 半導体装置の製造方法 |
JPH11163118A (ja) * | 1997-11-21 | 1999-06-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2002203896A (ja) * | 2000-11-27 | 2002-07-19 | Chartered Semiconductor Manufacturing Inc | エアギャップを有するsti構造体の製造方法 |
US20030013272A1 (en) * | 2001-07-03 | 2003-01-16 | Hong Soo-Jin | Trench device isolation structure and a method of forming the same |
JP2004363595A (ja) * | 2003-06-03 | 2004-12-24 | Internatl Business Mach Corp <Ibm> | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 |
JP2006120953A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7955947B2 (en) | 2011-06-07 |
JP6263569B2 (ja) | 2018-01-17 |
KR20080098481A (ko) | 2008-11-10 |
US20080203543A1 (en) | 2008-08-28 |
US20080203520A1 (en) | 2008-08-28 |
TW200733297A (en) | 2007-09-01 |
US7923821B2 (en) | 2011-04-12 |
JP5438973B2 (ja) | 2014-03-12 |
US7994605B2 (en) | 2011-08-09 |
TWI544573B (zh) | 2016-08-01 |
JP6026486B2 (ja) | 2016-11-16 |
KR20110079861A (ko) | 2011-07-08 |
TW201419444A (zh) | 2014-05-16 |
KR101323497B1 (ko) | 2013-10-31 |
JP2015062239A (ja) | 2015-04-02 |
JP2013168662A (ja) | 2013-08-29 |
TWI460818B (zh) | 2014-11-11 |
US20080254592A1 (en) | 2008-10-16 |
CN101366112A (zh) | 2009-02-11 |
US20100055864A1 (en) | 2010-03-04 |
WO2007070311A1 (en) | 2007-06-21 |
EP1958249A1 (en) | 2008-08-20 |
KR20110111549A (ko) | 2011-10-11 |
JP2009518867A (ja) | 2009-05-07 |
CN101366112B (zh) | 2011-05-04 |
US20070132056A1 (en) | 2007-06-14 |
US7915137B2 (en) | 2011-03-29 |
KR20110081909A (ko) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263569B2 (ja) | 絶縁構造およびその製造方法 | |
US6893937B1 (en) | Method for preventing borderless contact to well leakage | |
JP3786413B2 (ja) | 半導体素子の形成方法 | |
US7625805B2 (en) | Passivation of deep isolating separating trenches with sunk covering layers | |
JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
KR100624327B1 (ko) | 반도체 소자의 sti 형성 방법 | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
US6927168B2 (en) | Method for manufacturing semiconductor device | |
KR20010038607A (ko) | 반도체장치를 위한 필드 분리방법 | |
TWI841057B (zh) | 半導體元件的製備方法 | |
KR100587084B1 (ko) | 반도체소자의 제조방법 | |
US6396152B2 (en) | Semiconductor device and production method thereof | |
KR100815962B1 (ko) | 반도체 소자의 제조 방법 | |
KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
KR100664391B1 (ko) | 얕은 트렌치 소자분리막의 보이드 방지 방법 | |
KR20000004425A (ko) | 반도체 소자 분리 방법 | |
JP2007227554A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |