TWI460818B - 半導體積體電路基板之絕緣結構及其製造方法 - Google Patents

半導體積體電路基板之絕緣結構及其製造方法 Download PDF

Info

Publication number
TWI460818B
TWI460818B TW095146069A TW95146069A TWI460818B TW I460818 B TWI460818 B TW I460818B TW 095146069 A TW095146069 A TW 095146069A TW 95146069 A TW95146069 A TW 95146069A TW I460818 B TWI460818 B TW I460818B
Authority
TW
Taiwan
Prior art keywords
trench
forming
layer
dielectric material
substrate
Prior art date
Application number
TW095146069A
Other languages
English (en)
Other versions
TW200733297A (en
Inventor
Richard K Williams
Original Assignee
Advanced Analogic Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analogic Tech Inc filed Critical Advanced Analogic Tech Inc
Publication of TW200733297A publication Critical patent/TW200733297A/zh
Application granted granted Critical
Publication of TWI460818B publication Critical patent/TWI460818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

半導體積體電路基板之絕緣結構及其製造方法
本發明係關於半導體晶片製造，且特定言之係關於製造使形成於半導體晶片上之主動或被動裝置電絕緣的結構之方法。
在製造半導體積體電路(IC)晶片過程中，通常有必要使形成於該晶片之表面上的裝置電絕緣。存在實施此之各種方式。一方式為藉由使用熟知的LOCOS(矽局部氧化)製程，其中用一諸如氮化矽之相對較硬之材料來遮蓋晶片之表面，且在該遮罩中之一開口中熱生長一較厚氧化層。另一方式為在矽中蝕刻一溝槽，且接著用一諸如氧化矽之介電材料填充該溝槽。
在該製程中，需要早期形成此等絕緣結構，因為其亦可充當對摻雜劑之橫向擴散的障壁或擋板，藉此允許晶片之表面上的較接近地封裝之裝置群。簡言之，一介電質填充溝槽可充當一擴散擋板以及一電絕緣結構。
在該製程中早期形成一介電質填充溝槽的問題在於後續製程步驟(其通常包括蝕刻及清潔)可蝕刻或侵蝕溝槽中之介電材料。此可削弱溝槽作為絕緣結構的價值且可在晶片之頂表面中產生凹陷，其使進一步的處理更加困難。
在圖1A至圖1C中說明此問題。在圖1A中，已在一半導體基板100中蝕刻一溝槽101。在圖1B中，已用介電材料102填充溝槽101，且已使頂表面平坦化(例如，藉由化學機械研磨)以形成一絕緣結構。圖1C展示進一步處理之後之絕緣結構，其中移除或侵蝕介電材料102之部分，以便在該結構之頂表面上形成一凹處或間隙103。在正常半導體製程中對蝕刻具有抗性之介電材料(例如，氮化矽)傾向於為較硬、較脆的高應力材料。當將此等材料沈積於一溝槽中時，其傾向於破裂。
第二個問題來自以下事實：通常將晶片分為兩個總區：廣或寬"場"區及較密集封裝之裝置區(有時被稱作"有效"區)。較佳地，在有效區中形成相對較窄、較深的溝槽以維持緊密的封裝密度並在場區中形成相對較寬的溝槽以經由較大距離將該等裝置隔開。此在填充該等溝槽之過程中導致一問題。可填充較窄溝槽，而難以填充較寬溝槽。或者，使用眾多較窄溝槽覆蓋場區中之較大距離可使晶片之構形複雜。
因此，需要開發形成在後續處理期間避免侵蝕介電填充材料之介電質填充之絕緣結構的靈活、可調適之技術。亦需要分別在晶片之場區域及有效區域中提供相對較寬及較窄之結構之形成。
根據本發明，一種絕緣結構係藉由以一"介電填料"填充半導體基板中之溝槽而形成。該介電填料包括一第一介電材料及一第二介電材料。該第一介電材料位於該溝槽之下部中；該第二介電材料位於該溝槽之上部中，該下部之垂直尺寸通常大於該上部之垂直尺寸。該第二介電材料之表面大體上與該基板之表面共平面。就該第二介電材料未由一蝕刻該第一介電材料之化學品蝕刻而言，該第一介電材料與該第二介電材料係不同的。因此在後續處理中，該第二介電材料在該第一介電材料上形成一保護蓋。通常，該第一介電材料為相對較軟的低應力材料，而該第二介電材料為相對較硬的抗蝕刻材料。藉由將第二介電層之厚度限制為在稍後的蝕刻製程期間提供保護但不產生應力問題之值，可避免破裂問題。
或者，代替形成一離散蓋，可用"分級"介電質來填充該溝槽，其中介電填料中之該第二介電材料的比例隨介電填料向上朝向該溝槽之口部移動而逐漸增加。
可用一氧化層來給該溝槽之側壁加襯以防止來自介電填料之摻雜劑遷移至該半導體基板中。
在一組實施例中，第一介電材料為氧化矽及矽酸鹽玻璃，其經摻雜或未經摻雜。第二介電質可為氮化矽、聚醯亞胺或含有極少或不含氧化矽之任一介電材料。
該基板亦可包括場氧化區域之下部，其通常藉由矽局部氧化(LOCOS)製程而形成。該場氧化區域之表面亦大體上與該基板之表面共平面。或者，可在場氧化物上形成一保護蓋。
在另一組實施例中，基板含有兩個絕緣結構，第一絕緣結構形成於一相對較淺、較寬的溝槽中，第二絕緣結構形成於一相對較窄、較深的溝槽中。兩溝槽皆填充有一介電填料，且該介電填料之表面大體上與基板之表面共平面。或者，上述種類之保護蓋可形成於每一溝槽之口部處。
在又一組實施例中，一或多個場氧化區域形成於同一基板中，作為一或多個溝槽絕緣結構。預定導電型及摻雜濃度之場摻雜區域可形成於場氧化區域下。視情況，保護性介電蓋可形成於溝槽及場氧化區域接合基板之表面的平面之處。整個結構之表面大體上共平面。藉由使用化學回蝕、電漿增強型或反應性離子蝕刻(RIE)、化學機械研磨(CMP)或其一些組合，可使表面平坦化。
本發明亦包括製造絕緣結構之方法。一種此方法包括：在半導體基板中形成一溝槽；在該溝槽中沈積一第一介電材料；移除該第一介電材料之一部分，使得該第一介電材料之一表面位於一低於該基板之一頂表面之一第二位準的第一位準處，藉此形成一凹處；在該凹處中沈積一第二介電材料；及移除該第二介電材料之一部分，使得該第二介電材料之一表面大體上與該基板之表面共平面，藉此在該溝槽中形成一保護蓋。
另一種方法包括：在半導體基板之表面處熱形成一場氧化區域；在該基板中形成一溝槽；在該溝槽中沈積一第一介電材料；移除該第一介電材料之一部分，使得該第一介電材料之一表面位於該基板之表面之一第二位準下的一第一位準處，藉此形成一凹處；在該凹處中沈積一第二介電材料；及移除該場氧化區域及該第二介電材料之部分，使得該場氧化區域之表面及該第二介電材料之表面大體上與該基板之表面共平面，藉此在該溝槽中形成一保護蓋。
本發明之方法係高度靈活的，且可用以形成必須滿足半導體基板中之不同區域及裝置之不同需求之絕緣區域。可將基板之構形維持為極平坦或至少足夠平坦的，使得在後續處理期間不干擾細線寬度及次微米特徵或其互連之形成或使該形成複雜。保護蓋可用以保護介電材料使其在後續處理期間免受侵蝕。
圖2A至圖2F說明用於製造避免在溝槽之頂部處形成間隙或凹處(如圖1C中所示)之溝槽絕緣結構之製程。如圖2A中所示，一氧化物或"硬式遮罩"層121形成於一半導體基板120之頂表面上，且一光阻層122沈積於硬式遮罩層121之頂部上。術語"硬式遮罩"在本文中用以指一熱生長或沈積的介電層，其用作在半導體基板120中蝕刻一溝槽期間的遮罩。舉例而言，"硬式遮罩"區別於有機光阻層122，有機光阻層122機械上較軟且因此在溝槽蝕刻製程期間經受侵蝕。藉由一正常光微影製程，在光阻層122中形成一開口，且經由光阻層122中之開口，在硬式遮罩層121中蝕刻一開口123。
如圖2B中所示，經由開口123蝕刻基板120以形成一溝槽124。由於光阻層122可干擾溝槽蝕刻製程、在溝槽蝕刻製程期間改變形狀及可能將不良的有機污染物引入至該溝槽中，所以通常較佳地在蝕刻該溝槽之前移除光阻層122。反應性離子蝕刻(RIE)可用以達成各向異性蝕刻，既而產生一具有垂直壁之溝槽124。在溝槽124之壁及底面上熱生長一相對較薄之氧化層125。若須要，可形成一犧牲氧化層以移除由RIE製程所導致的晶體缺陷，可移除該犧牲氧化層，且接著可生長一第二氧化層。氧化層125之厚度可自100至1000，通常約300－400。若稍後用一摻雜的介電材料來填充溝槽124，則氧化層125將防止摻雜劑進入圍繞溝槽124之半導體材料。
如圖2C中所示，將諸如硼磷矽玻璃(BPSG)之玻璃的相對較厚之層126旋塗於基板120之表面上，既而完全填充溝槽124。BPSG可經摻雜以降低其黏度，或者其可為未經摻雜的。或者，可藉由化學氣相沈積(CVD)來沈積BPSG。如上所述，若BPSG層126係經摻雜的，則氧化層125充當一障壁以防止摻雜劑進入及摻雜基板120。BPSG層126足夠厚(例如，厚度0.5 μm至1.0 μm)以致其頂表面相對較平坦，其中僅在溝槽124之位置上方具有一較小凹部。若須要，高溫回焊(high temperature reflow)可用以進一步平坦化BPSG層126之表面。
如圖2D中所示，回蝕BPSG層126及側壁氧化層125，直至其頂表面低於基板120之表面，既而形成凹處130。回蝕後，BPSG層126之表面可為在基板120之表面下0.1 μm至0.5 μm(通常約0.2 μm至0.3 μm)。接著，如圖2E中所示，沈積另一介電質之層131，既而填充凹處130且溢出基板120之表面。接著藉由CMP或回蝕使層131平坦化以形成保護蓋132，保護蓋132完全覆蓋且保護氧化層125及BPSG層126。蓋132之頂表面較佳地與基板120之表面共平面，但其高度在晶圓上可變化0.1 μm。圖2F展示已形成蓋132之後的結構。
層131及蓋132應由一在製程中未由稍後發生之清潔及蝕刻步驟顯著蝕刻之材料形成。在此實施例中，舉例而言，層131可由氮化矽形成。一般而言，在後續處理步驟中，形成層131之材料根本未蝕刻，或者蝕刻得大體上慢於BPSG層126或氧化層125。根據本發明，一保護蓋可在該製程期間在任一時刻形成，以保護溝槽填充材料免受圖1C中所示之種類的後續侵蝕。
應注意，在可提供保護罩以防止進一步蝕刻之諸如氮化矽之一般材料中，並不很均勻地沈積，且因此難以使其填充溝槽。此外，當較厚地沈積時，氮化矽傾向於破裂。藉由以一較軟、較不脆之材料(諸如BPSG)填充該溝槽且接著以一較硬、較脆之材料(諸如，氮化矽)之相對較薄的保護蓋來覆蓋該較軟、較不脆之材料而克服該等問題。
表1展示對於若干蝕刻劑或移除方法可用以填充溝槽之材料的相對移除速率。
圖2A至圖2F中所說明之製程存在眾多變化。在圖3A至圖3D展示一個此變化。圖3A類似於圖2D且展示已回蝕BPSG層126及氧化層125直至其頂表面低於基板120之表面之後的結構。如圖3B中所示，接著在基板120之表面上熱生長一較薄氧化層140，且如圖3C中所示，接著沈積一氮化層131。在此實施例中，氧化層140使氮化層131與半導體基板120分離。或者，可使用化學氣相沈積(CVD)來沈積一氮氧化層。當平坦化或回蝕氮化層131時，如圖3D中所示，保留於溝槽中之氮化蓋不與溝槽之側壁接觸。雖然此蓋可能不提供如圖2F中所示之實施例一樣有效的密封，但溝槽之壁上的氧化(或氮氧化)層140之存在傾向於減少分別歸因於氮化物及矽之不同熱膨脹係數的應力。氧化(或氮氧化)層140因此提供應力釋放。
此外，即使氧化層140經過度蝕刻而留下一小間隙150(如圖4中所示)，但間隙150比凹處103(圖1C中所示)小得多，且更易於以(例如)BPSG之一後續層來填充。然而，較佳地，不移除所有的氧化層140。
圖5為總結上述製程之流程圖，每一步驟由一"卡片"(表示可選步驟之經剪輯之卡片)來表示。在第一序列中，藉由沈積一硬式遮罩層(例如，氧化物或氮化物)、沈積一光阻層、圖案化該光阻層以產生一溝槽遮罩、經由溝槽遮罩中之一開口而蝕刻該硬式遮罩層(視情況，該光阻層)及經由該硬式遮罩層中之一開口而蝕刻該溝槽來形成溝槽。
在下一序列中，視情況可在該溝槽之壁上形成一犧牲氧化層且將其移除，生長一襯裏氧化層，以一介電質(例如，BPSG)來填充該溝槽，及視情況可藉由蝕刻或CMP來平坦化該介電質。
最後，將介電填料回蝕至溝槽內，視情況在溝槽之壁上生長或沈積一氮氧化層或氧化層，且沈積一氮化層並加以回蝕直至其大體上與基板之頂表面共平面。
以上實例描述其中基板之表面係基本上平坦的一結構。在圖6A中說明一非平坦結構200。基板205具有一頂表面202。已在基板205中蝕刻一溝槽201且已在該基板中熱生長一場氧化區域203，使得場氧化區域向上延伸超出表面202並向下延伸至基板內。已在場氧化區域203之頂部上沈積一多晶矽層204。顯而易見，在溝槽201之底部與多晶矽層204之頂部之間存在相當大的高度差。若用一介電質來填充溝槽201，則可使用回蝕以使介電質之表面與表面202相平。另外，若使用CMP來平坦化該介電質，則明顯地，將移除多晶矽層204以及場氧化區域203之一部分。
此問題之一解決方法在於省略多晶矽204(或將形成多晶矽204推遲至稍後的處理流程中)及生長足夠厚的場氧化區域203使得表面202下之部分足以提供必要的電特性。圖6B展示用氧化層206加襯且用BPSG 207填充的溝槽201，已使氧化層206及BPSG 207皆回蝕至該溝槽內。用氮化層208覆蓋整個結構，該氮化層208亦填充該溝槽之上部。在圖6C中，已藉由CMP來平坦化頂表面，其留下場氧化區域203之底部209及BPSG 207及氧化層206上之保護性氮化蓋210。頂表面係完全平坦的。因為具有一非平坦頂表面使進一步的處理非常複雜，所以圖6C中所示之平坦結構優於圖6A中所示之結構。此外，因為藉由熱方法而生長場氧化區域203，所以剩餘區域209可很寬，而溝槽可很窄。總而言之，圖6C中所示之結構包括由於蓋210而對蝕刻具有抗性之一"加蓋的"溝槽及一"未加蓋的"場氧化區域209。
作為替代，圖7A至圖7H說明一可用於使用最小數目之步驟而形成一較寬絕緣溝槽及一較窄絕緣溝槽的製程。
在圖7A中，已在一基板251上沈積一硬式遮罩層252，且已在硬式遮罩層252之頂部上沈積一光阻層253。蝕刻光阻層253以形成一較寬開口，且經由光阻層253中之較寬開口來蝕刻硬式遮罩層252以形成一較寬開口254，該較寬開口254暴露基板251之表面。
如圖7B中所示，藉由RIE來蝕刻基板251以形成一較寬溝槽260。移除光阻層253且沈積一新的光阻層257。若溝槽260並不太深，則光阻層257將覆蓋溝槽260之底部與基板251之頂表面之間的梯級。在光阻層257中蝕刻一相對較窄的開口，且經由光阻層257中之開口來蝕刻硬式遮罩層252以形成一較窄開口256，該較窄開口256暴露基板251之表面。或者，層257可表示一由一光阻層(未圖示)圖案化且蝕刻的經沈積之硬式遮罩介電層。
如圖7C中所示，藉由RIE來蝕刻基板251以形成一較窄溝槽261。接著，移除或圖案化並蝕刻光阻(或硬式遮罩)層257及硬式遮罩層252。
視情況，可在溝槽260及261中生長一犧牲氧化層(未圖示)且將其移除以修復自RIS製程產生之任一晶體損壞。如圖7D中所示，將一較薄氧化層262生長為一障壁以防止摻雜劑擴散至基板251內，且在該結構之整個表面上沈積一BPSG層263。或者，層263可包括任一經摻雜的或未經摻雜的CVD沈積或旋塗式氧化矽或矽酸鹽玻璃或任一其他介電"填充"材料，其限制條件為：該介電填充材料展示足夠低之應力，以便在後續處理步驟期間、在組裝期間及在裝置操作期間所遭遇之溫度變化期間避免破裂。
當然，可改變製程序列，使得在較寬的溝槽之前形成較窄的溝槽。
接著，如圖7E中所示，藉由CMP或藉由短期化學回蝕繼之以CMP，使結構之整個頂表面平坦化。
視情況，可將氧化層262及BPSG層263回蝕(例如，藉由酸蝕刻或乾式蝕刻)至溝槽260及261內以形成凹陷270及271，如圖7F中所示。在該結構之頂表面上沈積一不同於二氧化矽、矽酸鹽玻璃或BPSG的介電質(例如，氮化物或聚醯亞胺)(如圖7G中所示)，且再次平坦化該頂表面以在溝槽260及261之口部中形成保護蓋280(如圖7H中所示)。不同於介電填充材料263，用以形成蓋280之材料可包含一較脆或高應力材料，其限制條件為，該材料未受到在IC製造中之後續晶圓處理期間遭遇之正常蝕刻的侵蝕，且其限制條件為，使蓋280足夠薄以避免破裂。
圖8A至圖8J說明形成一經加蓋之絕緣溝槽及一經加蓋之場氧化區域之製程。如圖8A中所示，在矽基板301上生長一襯墊氧化層302，且如同在典型矽局部氧化(LOCOS)序列中一樣，在襯墊氧化層302上沈積一氮化層303。舉例而言，襯墊氧化層厚度可為300至1000。經由一遮罩層(未圖示)來蝕刻氮化層303以形成一較寬開口304，該較寬開口304暴露襯墊氧化層302。如圖8B中所示，加熱(例如，加熱至900－1000℃，歷時1小時至4小時)該結構以在開口304中形成一較厚場氧化區域305。如同在LOCOS製程中一樣正常的係，藉由在開口304之邊緣處膨脹氧化物來抬高氮化層303，既而形成熟悉之"鳥喙"形狀。接著，蝕刻氮化層303之剩餘部分(圖8C)，並藉由CMP製程來平坦化頂表面，既而產生圖8D中所示之結果，其中在場氧化區域305之剩餘部分306與襯墊氧化層302之間具有一平滑過渡。
接著，如圖8E中所示，沈積並圖案化一光阻層308以形成一較窄開口309。經由開口309來蝕刻氧化層307，如圖8F中所示，藉由RIE製程來蝕刻基板301以形成一較窄溝槽310，其中氧化層307充當一硬式遮罩。在短期清潔步驟中可移除氧化層307之剩餘部分。
如圖8G中所示，在溝槽310之壁上生長一較薄氧化層311，且沈積BPSG或任一其他介電填料之層312。藉由蝕刻或CMP而使基板301之頂表面平坦化。
如圖8H中所示，回蝕溝槽310中之氧化層311及BPSG層312及場氧化區域305之剩餘部分306，直至此等元件之頂表面低於基板301之頂表面。在該結構上沈積一不同介電質(諸如，氮化物)之層315(圖8I)，且使該結構再次經受CMP製程以使頂表面平坦化且在溝槽310及場氧化物306上產生保護蓋316(圖8J)。
圖9A至圖9E說明在場氧化絕緣區域下但不在溝槽絕緣結構下產生一具有場摻雜區域之結構的製程。
在圖9A中，已在矽基板350上生長襯墊氧化層351，且已在襯墊氧化層351之頂部上按順序沈積氮化層352及光阻層353。圖案化光阻層353以形成兩個開口354A及354B，且經由開口354A及354B來蝕刻氮化層352以暴露襯墊氧化層351。經由開口354A及354B而植入磷(P＋)以形成N型區域356A。磷植入之劑量通常在5×1012 cm－2 至3×1013 cm－2 之範圍內，且植入能量通常為約80 keV至120 keV。或者，可用一層聚醯亞胺替代氮化層352，且該層聚醯亞胺可用以形成用於蝕刻溝槽374之硬式遮罩。
如圖9B中所示，移除光阻層353，且沈積並圖案化一新的光阻層355以形成一開口，其包括光阻層353中之先前開口354B之位置。經由光阻層355中之開口而植入硼(B＋)以形成一P型區域356B。因為硼植入之劑量通常為一大於磷植入之量級(例如，8×1013 cm－2 至2×1014 cm－2 )，所以在開口354B下硼反向摻雜磷區域以形成P型區域356B。硼植入之能量通常為60 keV至120 keV。
接著，如圖9C中所示，加熱該結構以在開口354A及354B之位置中形成場氧化區域370A及370B。場氧化區域370A及370B之厚度可為2000至2 μm(通常約0.8 μm)。此熱處理亦激活磷及硼摻雜劑且形成場氧化區域370A下之一N型場摻雜區域358A及場氧化區域370B下之一P型場摻雜區域358B。
移除氮化層352之剩餘部分(圖9D)，且視情況，可執行犧牲氧化。接著，如圖9E中所示，蝕刻並氧化一溝槽374以形成一氧化層371，繼之以按先前所述之方式的具有諸如BPSG 372之材料的介電填料。藉由CMP或回蝕使結構之頂表面平坦化，且以上述方式回蝕氧化層371、BPSG 372及場氧化區域370A及370B之剩餘部分。在頂表面上沈積一層氮化物(或不同於用以填充溝槽374之材料的另一介電質)，且接著平坦化該表面以形成保護蓋373。
此製程產生一不具有場摻雜的可用以隔離(例如)低壓裝置的相對較窄的溝槽，及具有場摻雜之可用以隔離(例如)高壓CMOS裝置之寬場氧化區域。該製程給設計者提供在同一半導體基板中形成不同寬度及不同場摻雜之絕緣區域的能力，其中一平坦頂表面簡化任一進一步處理。此外，若須要，該等絕緣區域可經形成而具有保護蓋。
在一些實施例中，溝槽中之材料受到分級之介電填料(替代離散的溝槽蓋)之保護。在此等實施例中，用一相對較軟的低應力介電質與一相對較硬之抗蝕刻介電質之一混合物至少部分地填充該溝槽。該混合物中之相對較硬之抗蝕刻介電質之比例隨著混合物接近該溝槽之口部而增加。舉例而言，可在溝槽中沈積二氧化矽與氮化矽之一混合物，其中該混合物中之氮化矽的百分比在該溝槽之口部附近得到增加。
雖然已描述本發明之特定實施例，但應理解，此等實施例僅為說明性的而非限制性的。熟習此項技術者將明瞭根據本發明之廣泛原理之許多額外或替代實施例。
100．．．半導體基板
101．．．溝槽
102．．．介電材料
103．．．凹處或間隙
120．．．半導體基板
121．．．硬式遮罩層
122．．．光阻層
123．．．開口
124．．．溝槽
125．．．氧化層
126．．．BPSG層
130．．．凹處
131．．．氮化層
132．．．保護蓋
140．．．氧化層
150．．．間隙
200．．．非平坦結構
201．．．溝槽
202．．．頂表面
203．．．場氧化區域
204．．．多晶矽層
205．．．基板
206．．．氧化層
207．．．BPSG
208．．．氮化層
209．．．場氧化區域
251．．．基板
252．．．硬式遮罩層
253．．．光阻層
254．．．開口
256．．．開口
257．．．光阻層
260．．．溝槽
261．．．溝槽
262．．．氧化層
263．．．BPSG層
270．．．凹陷
271．．．凹陷
280．．．保護蓋
301．．．基板
302．．．襯墊氧化層
303．．．氮化層
304．．．開口
305．．．場氧化區域
306．．．場氧化區域305之剩餘部分
307．．．氧化層
308．．．光阻層
310．．．溝槽
311．．．氧化層
312．．．BPSG層
315．．．介電質層
350．．．基板
351．．．襯墊氧化層
352．．．氮化層
353．．．光阻層
354A．．．開口
354B．．．開口
355．．．光阻層
356A．．．N型區域
356B．．．P型區域
370．．．場氧化區域
371．．．氧化層
372．．．BPSG
373．．．保護蓋
374．．．溝槽
圖1A至圖1C說明當在充當一絕緣結構之溝槽中之介電質在稍後之處理中受到侵蝕時發生的問題。
圖2A至圖2F說明用於形成包括一在一介電質填充溝槽之口部處之保護蓋的一絕緣結構之製程。
圖3A至圖3D說明用於形成圖2F之絕緣結構之一修改型式的製程，其中一氧化層形成於鄰近保護蓋之溝槽之壁上。
圖4說明在後續處理中可如何侵蝕圖3D中所示之氧化層。
圖5為圖2A至圖2F及圖3A至圖3D中所示之製程之"卡片"形式的流程圖。
圖6A至圖6C說明用於形成包括一廣或寬場氧化區域及一相對較窄之介電質填充溝槽之絕緣結構的製程。
圖7A至圖7H說明用於形成包括一較寬、較淺溝槽及一較窄、較深溝槽之絕緣結構之處理。
圖8A至圖8J說明用於形成包括一廣或寬場氧化區域及一相對較窄之介電質填充溝槽之絕緣結構的另一製程，其中一保護蓋形成於每一結構之頂部處。
圖9A至圖9E說明形成包括一對場氧化區域及一介電質填充溝槽之絕緣結構之製程，其中場摻雜區域位於場氧化區域下。
301．．．基板
306．．．場氧化區域305之剩餘部分
310．．．溝槽
311．．．氧化層
312．．．BPSG層
315．．．介電質層

Claims (17)

  1. 一種在一半導體基板中形成一絕緣結構之方法，其包含：在該半導體基板之一表面處形成一場氧化區域，該場氧化區域在該基板之該表面以上及以下延伸；使該場氧化區域平坦化，以便移除該場氧化區域之一上部；在該半導體基板中形成一溝槽；在該溝槽中沈積一第一介電材料；移除該溝槽中之該第一介電材料之一部份及該場氧化區域之一部份，使得該溝槽中之該第一介電材料之一表面及該場氧化區域之一表面位於該基板之該表面的一位準之下；在該基板上沈積一第二介電材料，該第二介電材料覆蓋該溝槽中之該第一介電材料及該場氧化區域之一剩餘部分；及使該第二介電材料平坦化，使得該溝槽中之該第二介電材料之一上表面及該場氧化區域之該剩餘部分上之一上表面實質上與該基板之該表面共平面，與該第一介電材料或該場氧化區域相比，該第二介電材料對藉由正常半導體蝕刻製程之移除具有相對較大之抗性。
  2. 如請求項1之方法，其中移除該溝槽中之該第一介電材料之一部分及該場氧化區域之一部份包含蝕刻。
  3. 如請求項1之方法，其中該第二介電材料包含選自由氮 化矽及聚醯亞胺組成之群的一或多個材料。
  4. 如請求項1之方法，其中該第一介電材料包含來自由經摻雜及未經摻雜之氧化矽及矽酸鹽玻璃組成之群的一或多個材料。
  5. 如請求項1之方法，其中自該溝槽之一底部至該溝槽中之該第二介電材料之底部的一距離顯著大於該溝槽中之該第二介電材料之一厚度。
  6. 如請求項1之方法，其進一步包含在形成一場氧化區域之前，在該基板之該表面上形成一襯墊氧化層。
  7. 如請求項6之方法，其中形成一場氧化區域包含在一區中之該襯墊氧化層上形成一氮化層，其中該襯墊氧化層將不被設置(located)在該區域中，且接著加熱該基板。
  8. 如請求項1之方法，其中形成一溝槽包含在該基板上沈積一遮罩層且在該遮罩層上形成一開口。
  9. 如請求項8之方法，其中形成一溝槽進一步包含經由該遮罩層中之該開口來蝕刻該基板。
  10. 如請求項1之方法，其進一步包含在該溝槽中沈積一第一介電材料之前，在該溝槽之壁上形成一氧化層。
  11. 如請求項10之方法，其中移除該第一介電材料之一部分包含移除在溝槽之該等壁上之該氧化層的一部份。
  12. 如請求項7之方法，其進一步包含在加熱該基板之後及形成該溝槽之前，移除該氮化層。
  13. 如請求項6之方法，其中形成一溝槽包含在襯墊氧化層上沈積一遮罩層且在該遮罩層中形成一開口。
  14. 如請求項13之方法，其中形成一溝槽包含經由該遮罩層中之該開口以在該襯墊氧化層中蝕刻一開口。
  15. 如請求項14之方法，其中形成該溝槽包含經由該襯墊氧化層中之該開口以蝕刻該基板。
  16. 如請求項6之方法，其中使該場氧化區域平坦化以產生包含該襯墊氧化層之一平坦頂表面及該場氧化區域之一平坦頂表面的一平坦表面。
  17. 一絕緣結構，其係藉由如請求項1之該方法而在一半導體基板中形成。
TW095146069A 2005-12-09 2006-12-08 半導體積體電路基板之絕緣結構及其製造方法 TWI460818B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/298,075 US20070132056A1 (en) 2005-12-09 2005-12-09 Isolation structures for semiconductor integrated circuit substrates and methods of forming the same

Publications (2)

Publication Number Publication Date
TW200733297A TW200733297A (en) 2007-09-01
TWI460818B true TWI460818B (zh) 2014-11-11

Family

ID=38138450

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095146069A TWI460818B (zh) 2005-12-09 2006-12-08 半導體積體電路基板之絕緣結構及其製造方法
TW103103967A TWI544573B (zh) 2005-12-09 2006-12-08 半導體積體電路基板之絕緣結構及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103103967A TWI544573B (zh) 2005-12-09 2006-12-08 半導體積體電路基板之絕緣結構及其製造方法

Country Status (7)

Country Link
US (5) US20070132056A1 (zh)
EP (1) EP1958249A1 (zh)
JP (4) JP5438973B2 (zh)
KR (4) KR101323497B1 (zh)
CN (1) CN101366112B (zh)
TW (2) TWI460818B (zh)
WO (1) WO2007070311A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7825488B2 (en) * 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP2008041901A (ja) * 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
JP2008041895A (ja) * 2006-08-04 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US7572712B2 (en) * 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US7795681B2 (en) * 2007-03-28 2010-09-14 Advanced Analogic Technologies, Inc. Isolated lateral MOSFET in epi-less substrate
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP2009025891A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
US8067292B2 (en) 2008-01-23 2011-11-29 Macronix International Co., Ltd. Isolation structure, non-volatile memory having the same, and method of fabricating the same
US8907405B2 (en) 2011-04-18 2014-12-09 International Business Machines Corporation Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures
US8722479B2 (en) 2011-05-25 2014-05-13 Globalfoundries Inc. Method of protecting STI structures from erosion during processing operations
US20120326230A1 (en) * 2011-06-22 2012-12-27 International Business Machines Corporation Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
KR20130006903A (ko) * 2011-06-27 2013-01-18 삼성전자주식회사 소자 분리막 구조물 및 그 형성 방법, 상기 소자 분리막 구조물을 갖는 반도체 장치 및 그 제조 방법
US8673738B2 (en) 2012-06-25 2014-03-18 International Business Machines Corporation Shallow trench isolation structures
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US9012300B2 (en) * 2012-10-01 2015-04-21 United Microelectronics Corp. Manufacturing method for a shallow trench isolation
US9455188B2 (en) * 2013-01-18 2016-09-27 Globalfoundries Inc. Through silicon via device having low stress, thin film gaps and methods for forming the same
US20140213034A1 (en) * 2013-01-29 2014-07-31 United Microelectronics Corp. Method for forming isolation structure
US20150069608A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Through-silicon via structure and method for improving beol dielectric performance
US9076868B1 (en) * 2014-07-18 2015-07-07 Globalfoundries Inc. Shallow trench isolation structure with sigma cavity
CN105280545A (zh) * 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法
US9412641B1 (en) 2015-02-23 2016-08-09 International Business Machines Corporation FinFET having controlled dielectric region height
KR102140358B1 (ko) * 2016-12-23 2020-08-03 매그나칩 반도체 유한회사 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자
CN109216256B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 沟槽隔离结构及其制造方法
KR20210157673A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 가변 저항 메모리 소자
KR20220094440A (ko) 2020-12-29 2022-07-06 주식회사 제이디케이바이오 부착성 규조류 광배양 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915191A (en) * 1994-11-03 1999-06-22 Lg Semicon Co., Ltd. Method for fabricating a semiconductor device with improved device integration and field-region insulation
US20030013272A1 (en) * 2001-07-03 2003-01-16 Hong Soo-Jin Trench device isolation structure and a method of forming the same
US20040173844A1 (en) * 2003-03-05 2004-09-09 Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited Trench power MOSFET with planarized gate bus

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189237A (ja) * 1984-03-08 1985-09-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63188952A (ja) * 1987-01-31 1988-08-04 Toshiba Corp 半導体装置の製造方法
JPH081926B2 (ja) * 1989-03-10 1996-01-10 日本電気株式会社 絶縁分離溝の製造方法
JP2723598B2 (ja) * 1989-03-20 1998-03-09 日本電気株式会社 半導体装置の製造方法
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
JPH07111288A (ja) * 1993-10-12 1995-04-25 Matsushita Electric Ind Co Ltd 素子分離の形成方法
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
JP3365114B2 (ja) * 1994-09-29 2003-01-08 ソニー株式会社 半導体装置におけるフィールド酸化膜形成方法、並びにフィールド酸化膜及びトレンチ素子分離領域形成方法
JP2762973B2 (ja) * 1995-11-30 1998-06-11 日本電気株式会社 半導体装置の製造方法
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
JP3058112B2 (ja) * 1997-02-27 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
KR100244272B1 (ko) * 1997-04-17 2000-03-02 김영환 반도체소자의 격리막 형성방법
JP3063705B2 (ja) * 1997-10-14 2000-07-12 日本電気株式会社 半導体装置の製造方法
JPH11163118A (ja) * 1997-11-21 1999-06-18 Toshiba Corp 半導体装置の製造方法
US6869858B2 (en) * 1999-01-25 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation planarized by wet etchback and chemical mechanical polishing
KR100312943B1 (ko) * 1999-03-18 2001-11-03 김영환 반도체장치 및 그의 제조방법
KR100290852B1 (ko) * 1999-04-29 2001-05-15 구자홍 에칭 방법
US6429149B1 (en) * 2000-02-23 2002-08-06 International Business Machines Corporation Low temperature LPCVD PSG/BPSG process
KR20020004729A (ko) * 2000-07-07 2002-01-16 윤종용 트렌치 소자분리 방법 및 그 구조
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
JP2003023065A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体装置の素子分離構造およびその製造方法
JP2004055669A (ja) * 2002-07-17 2004-02-19 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
KR100460042B1 (ko) * 2002-12-28 2004-12-04 주식회사 하이닉스반도체 반도체장치의 소자분리막 형성방법
KR20040059445A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
KR20050014221A (ko) * 2003-07-30 2005-02-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 제조방법
US6914015B2 (en) * 2003-10-31 2005-07-05 International Business Machines Corporation HDP process for high aspect ratio gap filling
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7442621B2 (en) * 2004-11-22 2008-10-28 Freescale Semiconductor, Inc. Semiconductor process for forming stress absorbent shallow trench isolation structures
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US7344942B2 (en) * 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7323379B2 (en) * 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915191A (en) * 1994-11-03 1999-06-22 Lg Semicon Co., Ltd. Method for fabricating a semiconductor device with improved device integration and field-region insulation
US20030013272A1 (en) * 2001-07-03 2003-01-16 Hong Soo-Jin Trench device isolation structure and a method of forming the same
US20040173844A1 (en) * 2003-03-05 2004-09-09 Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited Trench power MOSFET with planarized gate bus

Also Published As

Publication number Publication date
KR20110111549A (ko) 2011-10-11
JP6263569B2 (ja) 2018-01-17
KR20080098481A (ko) 2008-11-10
KR20110079861A (ko) 2011-07-08
US7923821B2 (en) 2011-04-12
JP2016164998A (ja) 2016-09-08
US20080203520A1 (en) 2008-08-28
US7994605B2 (en) 2011-08-09
US7915137B2 (en) 2011-03-29
JP6026486B2 (ja) 2016-11-16
TW200733297A (en) 2007-09-01
US7955947B2 (en) 2011-06-07
JP5438973B2 (ja) 2014-03-12
US20080203543A1 (en) 2008-08-28
WO2007070311A1 (en) 2007-06-21
TWI544573B (zh) 2016-08-01
US20070132056A1 (en) 2007-06-14
EP1958249A1 (en) 2008-08-20
JP2009518867A (ja) 2009-05-07
JP2013168662A (ja) 2013-08-29
KR101323497B1 (ko) 2013-10-31
TW201419444A (zh) 2014-05-16
JP2015062239A (ja) 2015-04-02
US20100055864A1 (en) 2010-03-04
CN101366112A (zh) 2009-02-11
KR20110081909A (ko) 2011-07-14
CN101366112B (zh) 2011-05-04
US20080254592A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI460818B (zh) 半導體積體電路基板之絕緣結構及其製造方法
US8173517B2 (en) Method for forming a self-aligned isolation structure utilizing sidewall spacers as an etch mask and remaining as a portion of the isolation structure
US8343875B2 (en) Methods of forming an integrated circuit with self-aligned trench formation
KR100510232B1 (ko) 반도체장치에서리필층두께의불균일성을줄이는방법
US7625805B2 (en) Passivation of deep isolating separating trenches with sunk covering layers
US6103581A (en) Method for producing shallow trench isolation structure
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR20010038607A (ko) 반도체장치를 위한 필드 분리방법
KR100587084B1 (ko) 반도체소자의 제조방법
KR100455726B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100664391B1 (ko) 얕은 트렌치 소자분리막의 보이드 방지 방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
US8067292B2 (en) Isolation structure, non-volatile memory having the same, and method of fabricating the same
CN1277301C (zh) 浅沟渠隔离结构的制造方法
TW486778B (en) Method to prevent current leakage at edge of shallow trench isolation
KR101016352B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2008108813A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees