KR20050014221A - 반도체소자의 소자분리막 제조방법 - Google Patents

반도체소자의 소자분리막 제조방법

Info

Publication number
KR20050014221A
KR20050014221A KR1020030052737A KR20030052737A KR20050014221A KR 20050014221 A KR20050014221 A KR 20050014221A KR 1020030052737 A KR1020030052737 A KR 1020030052737A KR 20030052737 A KR20030052737 A KR 20030052737A KR 20050014221 A KR20050014221 A KR 20050014221A
Authority
KR
South Korea
Prior art keywords
oxide film
trench
peripheral circuit
semiconductor device
film
Prior art date
Application number
KR1020030052737A
Other languages
English (en)
Inventor
김한민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030052737A priority Critical patent/KR20050014221A/ko
Publication of KR20050014221A publication Critical patent/KR20050014221A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로서, 얕은 트렌치형 소자분리 공정을 사용하는 반도체소자에서 갭필 ( gap fill ) 능력이 우수한 원자층증착 ( Atomic Layer Deposition, 이하에서 ALD 라 함 ) 방법과 고밀도 플라즈마 화학기상증착 ( high density plasma chemical vapor deposition, 이하에서 HDP CVD ) 방법을 이용하여 셀부의 좁은 트렌치와 주변회로부의 넓은 트렌치를 매립함으로써 상기 좁은 트렌치 내부의 보이드 ( void ) 발생을 억제할 수 있어 반도체소자의 고집적화에 따른 특성 열화를 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리막 제조방법{A method for manufacturing a field oxide of a semiconductor device}
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로서, 특히 고밀도 소자의 얕은 트렌치 소자분리 ( shallow trench isolation, 이하 STI 라 함 ) 공정에서 좁은 트렌치에도 갭필을 원활하게 할 수 있어 반도체소자의 고집적화에 유리하고, 보이드에 의한 불량 발생을 방지할 수 있어 반도체소자의 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
일반적으로 반도체소자는 소자가 형성되는 활성영역과, 이들을 분리하는 소자분리 영역으로 구분할 수 있으며, 소자분리영역이 소자의 전체 면적에서 차지하는 비율이 크므로 소자의 고집적화를 위해서는 소자분리영역의 축소가 필요하다.
고집적 소자에서는 기판에 얕은 트렌치를 형성하고 이를 절연막으로 메우는 STI 방법이 많이 사용되고 있다.
더욱이 고집적-초미세화된 소자에서는 공정 능력이나 신뢰도의 향상이 요구되고 있으며, DRAM 소자의 경우 STI 및 게이트 형성 공정에서 트랜지스터 성능 및 안정성의 대부분이 결정된다.
도시되어 있지는 않으나, 종래 기술에 따른 반도체소자의 소자분리막 제조방법을 살펴보면 다음과 같다.
먼저, 반도체기판 상에 패드산화막과 패드질화막을 적층하고 소자분리마스크를 이용한 사진식각공정으로 상기 패드질화막, 패드산화막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성한다.
상기 트렌치를 매립하는 소자분리용 산화막인 고밀도 플라즈마 CVD ( 이하 HDP-CVD 라 함 ) 산화막 재질로 도포한다.
열처리 공정으로 상기 트렌치 내부로 갭필되도록 하고 상기 필드산화막의 상부를 화학기계연마 ( chemical mechanical polishing, 이하에서 CMP 라 함 ) 방법으로 식각하여 상기 패드질화막을 노출시킨다.
상기 노출되어있는 패드질화막 및 패드산화막을 순차적으로 제거하여 STI 소자분리 공정을 완성한다.
상기와 같은 종래 기술에 따른 반도체 소자의 제조방법은, 라이너 질화막을 구비하는 STI를 채용하는 반도체소자에서 트렌치를 메우는 갭필 물질로서 HDP-CVD 산화막을 사용하고 있으나, 트렌치의 폭과 패턴 간격이 점차 감소하여 서브 마이크론 이하의 고집적 소자에서는 HDP-CVD 산화막을 이용한 캡필이 어려워지고 있다.
이는 HDP-CVD 방식의 특성에 의한 것으로서, HDP-CVD 진행 중 패턴의 바닥 부분에서 스퍼터링이 일어나고, 패턴의 윗 부분에서는 증착과 스퍼터링이 동시에 진행되어 삼각형 모양으로 형성되기 때문이다. 또한 일정 두께 이하로 증착이 이루어지는 동안에는 패턴 상부의 어깨 부분 위치가 거의 변화하지 않고, 바닥 부분이 차오르게 되며, 상기 패턴의 윗 부분에서 스퍼터링된 원자나 분자들이 이웃 패턴의 어깨 부분에 재증착되는 오버행 ( over hang ) 현상이 일어나게 된다. 상기 오버행 현상은 보이드를 유발시켜 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 막질이 우수하고 갭필 능력이 향상된 ALD 공정과 갭필 능력이 좋은 HDP CVD 산화막 증착공정을 이용하여 보이드 ( void ) 가 없는 소자분리막을 형성하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c, 도 2 는 종래 기술에 따른 반도체소자의 HDP CVD 산화막 증착두께에 따른 프로파일 변화를 설명하기 위한 셈 (SEM) 사진.
도 3a 내지 도 3d는 본 발명에 따른 반도체소자의 제조공정도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체기판 13 : 좁은 트렌치
15 : 넓은 트렌치 17 : 패드절연막
19 : 제1실리콘산화막 21 : 제2실리콘산화막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자 제조방법은,
반도체기판 상에 패드절연막을 형성하고 소자분리마스크를 이용하여 셀부 및 주변회로부에 각각 트렌치를 형성하는 공정과,
전체표면상부에 ALD 방법으로 제1산화막을 증착하되, 상기 제1산화막은 상기 셀부의 트렌치를 매립하고 상기 주변회로부의 트렌치를 매립하지 않도록 증착하는 공정과,
상기 제1산화막을 경화시키는 공정과,
상기 주변회로부의 트렌치를 매립하는 제2산화막을 전체표면상부에 증착하는 공정과,
상기 패드절연막을 식각장벽으로 하여 상기 제2산화막과 제1산화막을 평탄화식각하는 공정을 포함하는 것과,
상기 트렌치는 2000 ∼ 5000 Å 깊이로 형성되는 것과,
상기 제1산화막은 350 ∼ 450 Å 두께의 실리콘산화막인 것과,
상기 제1산화막의 경화 공정은 550 ∼ 1050 ℃ 의 온도에서 건식 또는 습식방법으로 실시하는 것과,
상기 제2산화막은 HDP CVD 으로 형성되는 실리콘산화막인 것과,
상기 제2산화막은 PECVD ( plasma enhanced chemical vapor deposition ) 방법으로 형성되는 실리콘산화막이나 O3-USG ( ozone undoped silicide glass ) 산화막인 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이다.
도 3a 및 도 3b 를 참조하면, 반도체기판(11) 상에 패드절연막(17)을 형성한다. 이때, 상기 패드절연막(17)은 패드산화막과 패드질화막의 적층구조로 형성된 것이다.
소자분리마스크(도시안됨)를 이용한 사진식각공정으로 상기 패드절연막(17) 및 일정두께의 반도체기판(11)을 식각하여 셀부에서의 좁은 트렌치(13)와 주변회로부에서의 넓은 트렌치(15)를 형성한다. 이때, 상기 트렌치(13,15)는 2000 ∼ 5000 Å 두께로 형성한다.
전체표면상부에 ALD ( Atomic Layer Deposition ) 방법을 이용하여 제1실리콘산화막(19)을 형성한다. 이때, 상기 제1실리콘산화막(19)은 상기 좁은 트렌치(13)를 완전히 매립할 때까지만 형성하며, 상기 넓은 트렌치(15)에는 상기 패드절연막(17) 상에 증착된 만큼만 형성된다.
여기서, 상기 제1실리콘산화막(19)은 상기 패드절연막(17) 상에 증착되는 두께를 기준으로 350 ∼ 450 Å 두께만큼 형성되며, 90 퍼센트 이상의 단차피복성을 갖는다.
도 3c를 참조하면, 상기 제1실리콘산화막(19)을 550 ∼ 1050 ℃ 의 온도에서 건식 또는 습식방법으로 어닐링하여 경화시킨다.
상기 넓은 트렌치(15)를 매립하는 제2실리콘산화막(21)을 증착한다. 이때, 상기 제2실리콘산화막(21)은 HDP CVD 방법으로 형성한다. 또한, 상기 제2실리콘산화막(21)은 PECVD 방법을 이용하여 실리콘산화막이나 O3-USG 산화막으로 형성할 수도 있다.
도 3d를 참조하면, 상기 패드절연막(17)을 식각장벽으로 하는 평탄화식각공정으로 상기 제2실리콘산화막(21) 및 제1실리콘산화막(19)을 식각하여 상기 좁은 트렌치(13) 및 넓은 트렌치(15)를 매립하는 실리콘산화막(19,21)을 형성한다.
후속 공정으로 상기 패드절연막(17)을 습식방법으로 제거하여 상기 트렌치(13,15)를 매립하는 소자분리막을 형성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 셀부와 주변회로부를 모두 용이하게 매립할 수 있도록 단차피복성이 우수한 ALD 방법으로 제1실리콘산화막을 증착하고 그 상부에 HDP CVD 방법으로 제2실리콘산화막을 증착한 다음, 후속공정으로 평탄화식각공정을 실시하여 보이드가 없는 평탄화된 소자분리막을 셀부와 주변회로부에 형성할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (6)

  1. 반도체기판 상에 패드절연막을 형성하고 소자분리마스크를 이용하여 셀부 및 주변회로부에 각각 트렌치를 형성하는 공정과,
    전체표면상부에 ALD 방법으로 제1산화막을 증착하되, 상기 제1산화막은 상기 셀부의 트렌치를 매립하고 상기 주변회로부의 트렌치를 매립하지 않도록 증착하는 공정과,
    상기 제1산화막을 경화시키는 공정과,
    상기 주변회로부의 트렌치를 매립하는 제2산화막을 전체표면상부에 증착하는 공정과,
    상기 패드절연막을 식각장벽으로 하여 상기 제2산화막과 제1산화막을 평탄화식각하는 공정을 포함하는 반도체소자의 소자분리막 제조방법.
  2. 제1항에 있어서,
    상기 트렌치는 2000 ∼ 5000 Å 깊이로 형성되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  3. 제1항에 있어서,
    상기 제1산화막은 350 ∼ 450 Å 두께의 실리콘산화막인 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
  4. 제1항에 있어서,
    상기 제1산화막의 경화 공정은 550 ∼ 1050 ℃ 의 온도에서 건식 또는 습식방법을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  5. 제1항에 있어서,
    상기 제2산화막은 HDP CVD 으로 형성되는 실리콘산화막인 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  6. 제1항에 있어서,
    상기 제2산화막은 PECVD 방법으로 형성되는 실리콘산화막이나 O3-USG 산화막인 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
KR1020030052737A 2003-07-30 2003-07-30 반도체소자의 소자분리막 제조방법 KR20050014221A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052737A KR20050014221A (ko) 2003-07-30 2003-07-30 반도체소자의 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052737A KR20050014221A (ko) 2003-07-30 2003-07-30 반도체소자의 소자분리막 제조방법

Publications (1)

Publication Number Publication Date
KR20050014221A true KR20050014221A (ko) 2005-02-07

Family

ID=37225386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052737A KR20050014221A (ko) 2003-07-30 2003-07-30 반도체소자의 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR20050014221A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696382B1 (ko) * 2005-08-01 2007-03-19 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101323497B1 (ko) * 2005-12-09 2013-10-31 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 반도체 집적회로 기판용 분리 구조체와 형성 방법
US9054037B2 (en) 2012-11-13 2015-06-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696382B1 (ko) * 2005-08-01 2007-03-19 삼성전자주식회사 반도체 소자 및 그 제조방법
US7550363B2 (en) 2005-08-01 2009-06-23 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device having first and second trenches using non-concurrently formed hard mask patterns
US8148784B2 (en) 2005-08-01 2012-04-03 Samsung Electronics Co., Ltd. Semiconductor device having first and second device isolation layers formed of different insulation materials
KR101323497B1 (ko) * 2005-12-09 2013-10-31 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 반도체 집적회로 기판용 분리 구조체와 형성 방법
US9054037B2 (en) 2012-11-13 2015-06-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
KR100780643B1 (ko) 반도체 소자의 소자 분리막 형성방법
US7629213B2 (en) Method of manufacturing flash memory device with void between gate patterns
US7902037B2 (en) Isolation structure in memory device and method for fabricating the same
KR100825014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20010058498A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
US7795110B2 (en) Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same
KR20050014221A (ko) 반도체소자의 소자분리막 제조방법
KR20070098322A (ko) 플래쉬 메모리 소자의 소자분리 방법
CN101599454A (zh) 半导体元件隔离结构及其形成方法
US20120220130A1 (en) Method for fabricating semiconductor device
US7271431B2 (en) Integrated circuit structure and method of fabrication
KR100244493B1 (ko) 반도체소자의 분리구조 제조방법
KR20070008114A (ko) 반도체 소자의 소자분리막 제조방법
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
KR100671661B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100500942B1 (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
KR20100079797A (ko) 매립게이트를 구비한 반도체장치 및 제조 방법
KR20050002382A (ko) 반도체 메모리 소자의 에스티아이 제조 방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR20020011472A (ko) 쉘로우트렌치분리 형성방법
KR20050002389A (ko) 반도체소자의 제조방법
KR20110047880A (ko) 반도체장치의 매립게이트 제조 방법
KR20050112996A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application