JP2006120953A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 シリコンからなる半導体基板又は半導体層に形成されるトレンチ素子分離領域に起因する応力を容易に低減できるようにすると共に、該トレンチ素子分離領域による放熱性をも向上させることができるようにする。
【解決手段】 シリコンからなる複数の素子形成領域を有する半導体基板１０と、該半導体基板１０の上部に形成されたトレンチ１０ａに熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物（ＡｌＮ）を充填されてなり、各素子形成領域を互いに絶縁するトレンチ素子分離領域（ＳＴＩ）１４とを有している。
【選択図】 図３

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に複数の素子を互いに絶縁分離するトレンチ素子分離を有する半導体装置及びその製造方法に関する。

デザインルールが０．２５μｍ以下の素子に対する素子分離技術は、複数の素子を高密度に配置するという観点から、半導体基板の主面に深さが０．２μｍ〜０．３μｍ程度の溝部（トレンチ）を形成し、形成したトレンチに絶縁物を埋め込んで形成するシャロートレンチアイソレーション（shallow trench isolation、以下、ＳＴＩという。）技術が主に採用されている。しかしながら、さらなる素子の微細化によりＳＴＩに起因する応力が原因となって、素子に特性変動が生じたり、活性領域に結晶欠陥等が発生したりして、プロセス上の新たな問題となっており、ひいては素子の信頼性の低下を招くことにもなる。

このＳＴＩに起因する応力は、基板を構成するシリコン（Ｓｉ）とＳＴＩのトレンチに埋め込まれる酸化シリコン（ＳｉＯ₂ ）との熱膨張率の違いにより生じ、トレンチを埋め込む絶縁物に酸化シリコンを用いる限りは避けられない。

そこで、ＳＴＩに起因する応力を緩和するために、熱膨張係数がシリコンと近い絶縁物をＳＴＩの充填材に用いる提案がなされている（特許文献１を参照。）。特許文献１には、トレンチの絶縁充填材として、主に、酸化アルミニウムと酸化シリコンとの混合物（Ａｌ₂Ｏ₃−ＳｉＯ₂ ）又は酸化ジルコニウムと酸化シリコンとの混合物（ＺｒＯ₂ −ＳｉＯ₂ ）を用いて、これらの各混合酸化物の組成を精密に制御して、シリコンと熱膨張係数が近いトレンチ用の充填材を得ることにより、ＳＴＩに起因する応力の低減を図っている。
米国特許第６６５３２００号明細書 米国特許第６５９３２０６号明細書

ところで、素子の微細化に伴い、ＳＴＩに起因する応力のみならず、トランジスタのオフ電流及びゲート電流等のように単位面積当たりの消費電力が増大すると、従来から良く知られているように素子の温度が上昇すると素子の信頼性が低下するため、いかに素子領域を冷却するかが問題となってきている。

従って、信頼性が高い素子を得るには、ＳＴＩに起因する応力を低減すると共に、素子領域の冷却をも同時に実現する必要がある。そこで、素子領域の冷却を効率的に行なうには、高い熱伝導率の材料を用いて素子内の熱を外部に放出する必要がある。

物質の熱伝導率は材料固有の物性値であり、シリコン（Ｓｉ）の熱伝導率は１４８Ｗ／ｍ・Ｋであり、従来のＳＴＩを構成する酸化シリコン（ＳｉＯ₂ ）の熱伝導率は１．３８Ｗ／ｍ・Ｋである。従って、酸化シリコンの熱伝導率はシリコンの熱伝導率の１０分に１以下であり、酸化シリコンを埋め込んだＳＴＩが熱拡散の妨げとなっている。

一方、ＳＴＩに起因する応力を低減する方法として、特許文献１に記載されているＡｌ₂Ｏ₃−ＳｉＯ₂ からなる混合物においても、その熱伝導係数は高々１５Ｗ／ｍ・Ｋ〜２０Ｗ／ｍ・Ｋであると推定され、依然としてＳＴＩが熱拡散の妨げとなることが分かる。

さらに、Ａｌ2Ｏ3−ＳｉＯ2 からなる混合物又はＺｒＯ2コンの熱膨張係数と一致することから、これらの混合酸化物を用いてＳＴＩの埋め込みを行なう際には、各組成の精密なプロセス制御が必要となり、組成ずれが生じると素子の特性変動を招くおそれがある。

本発明は、前記従来の問題に鑑み、シリコンからなる半導体基板又は半導体層に形成されるトレンチ素子分離領域に起因する応力を容易に低減できるようにすると共に、該トレンチ素子分離領域による放熱性をも向上させることができるようにすることを目的とする。

前記の目的を達成するため、本発明は、半導体装置及びその製造方法を、トレンチ素子分離領域におけるトレンチの少なくとも一部に絶縁性金属窒化物すなわち窒化アルミニウムを充填する構成とする。

すなわち、本発明は、シリコンと熱膨張係数の値が近く且つ熱伝導係数の値がＡｌ₂Ｏ₃−ＳｉＯ₂ と比較して数倍以上も高い窒化アルミニウム（ＡｌＮ）をトレンチ素子分離領域（ＳＴＩ）の充填材に用いることにより、信頼性が高い半導体装置を実現する。

図１に窒化アルミニウム、シリコン及び酸化シリコンの線熱膨張係数の温度依存性を示し、図２に窒化アルミニウム、酸化シリコン、シリコン及び酸化アルミニウムの熱伝導係数を示す。図２から分かるように、窒化アルミニウムの熱伝導係数は、酸化シリコンの１．３８Ｗ／ｍ・Ｋと比較して極めて高い８０Ｗ／ｍ・Ｋ程度を示し、ＳＴＩにおける熱拡散に有効であることが分かる。

具体的に、本発明に係る第１の半導体装置は、シリコンからなる複数の素子形成領域を有する半導体層と、半導体層の上部に形成された溝部に熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物を充填されてなり、各素子形成領域を互いに絶縁するトレンチ素子分離領域とを備えていることを特徴とする。

第１の半導体装置によると、半導体層の上部に形成された溝部に熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物を充填されてなり、各素子形成領域を互いに絶縁するトレンチ素子分離領域を備えているため、シリコンからなる半導体層に形成されるトレンチ素子分離に起因する応力を、トレンチの充填材の組成を精密に制御することなく容易に低減できるようになる。さらに、絶縁性金属窒化物は、酸化シリコンと比べて熱伝導係数が高いため、トレンチ素子分離領域による放熱性も向上する。このトレンチ素子分離領域における応力の低減と熱伝導性の向上とにより、半導体装置の信頼性が向上する。

本発明に係る第２の半導体装置は、シリコンからなる複数の素子形成領域を有する半導体層と、半導体層の上部に形成された溝部の一部に熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物を充填されてなり、各素子形成領域を互いに絶縁するトレンチ素子分離領域とを備えていることを特徴とする。

第２の半導体装置によると、半導体層の上部に形成された溝部の一部に熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物を充填されてなり、各素子形成領域を互いに絶縁するトレンチ素子分離領域を備えているため、シリコンからなる半導体基板又は半導体層に形成されるトレンチ素子分離に起因する応力を、トレンチの充填材の組成を精密に制御することなく容易に低減できるようになる。さらに、絶縁性金属窒化物は、酸化シリコンと比べて熱伝導係数が高いため、トレンチ素子分離領域による放熱性も向上する。このトレンチ素子分離領域における応力の低減と熱伝導性の向上とにより、半導体装置の信頼性が向上する。なお、第２の半導体装置は、第１の半導体装置と異なり、溝部の一部にのみ絶縁性金属窒化物を充填するため、トレンチ素子分離領域による応力の低減及び熱伝導性の向上は劣るものの、溝部の残部に酸化シリコン等を充填すれば、酸化シリコンは窒化物と比べてその硬度が小さいため、トレンチ素子分離領域の上部の平坦化処理が容易となる。さらに、酸化シリコンは半導体プロセスと親和性が高いため、不慮の欠陥も生じにくい。

従って、第２の半導体装置において、溝部の残部には酸化シリコンが充填されていることが好ましい。

また、第１又は第２の半導体装置において、絶縁性金属窒化物は窒化アルミニウムであることが好ましい。

第１又は第２の半導体装置は、トレンチ素子分離領域における溝部と絶縁性金属窒化物との間に形成され、酸化アルミニウムからなる密着層をさらに備えていることが好ましい。このようにすると、溝部の底面及び壁面と該溝部に充填される絶縁性金属窒化物との界面の欠陥を低減することができる。

また、第１又は第２の半導体装置は、トレンチ素子分離領域における絶縁性金属窒化物の上に形成され、酸化アルミニウムからなる表面保護膜をさらに備えていることが好ましい。

第１の半導体装置において、複数の素子形成領域は、各素子形成領域に形成される素子がトレンチ素子分離領域からの応力を低減される第１の領域とトレンチ素子分離領域からの応力を低減されない第２の領域とに区画されており、第１の領域に含まれる溝部には、絶縁性金属窒化物が充填される一方、第２の領域に含まれる溝部には、酸化シリコンが充填されていることが好ましい。このようにすると、トレンチ素子分離領域からの応力を低減されない酸化シリコンが充填された第２の領域においては、従来の回路設計資産を活用できると共に、さらには酸化シリコンから受ける応力歪みによる半導体素子の特性の向上をも図ることができる。

本発明に係る第１の半導体装置の製造方法は、シリコンからなる半導体層の上部に、複数の素子形成領域を互いに分離する複数の溝部を形成する工程（ａ）と、半導体層の上に各溝部が埋まるように、窒化アルミニウムからなる絶縁膜を堆積する工程（ｂ）と、堆積した絶縁膜における各溝部を除く部分を除去する平坦化を行なって、絶縁膜を各溝部に残すことにより、前記絶縁膜からなるトレンチ素子分離領域を形成する工程（ｃ）とを備えていることを特徴とする。

第１の半導体装置の製造方法によると、複数の素子形成領域を互いに分離する複数の溝部に窒化アルミニウムからなる絶縁膜を堆積するため、シリコンからなる半導体層に形成されるトレンチ素子分離に起因する応力を、トレンチの充填材の組成を精密に制御することなく容易に低減できるようになる。さらに、窒化アルミニウムは酸化シリコンと比べて熱伝導係数が高いため、トレンチ素子分離領域による放熱性が向上する。従って、トレンチ素子分離領域における応力が低減され且つ熱伝導性が向上することにより、半導体装置の信頼性を向上することができる。

第１の半導体装置の製造方法は、工程（ａ）よりも前に、半導体層の上に該半導体層を保護する保護膜を形成する工程（ｄ）と、工程（ｃ）よりも後に、半導体層の上から保護膜を除去する工程（ｅ）とをさらに備えていることが好ましい。

第１の半導体装置の製造方法は、工程（ａ）と工程（ｂ）との間に、形成された各溝部の底面及び壁面に酸化絶縁膜を形成する工程（ｆ）をさらに備えていることが好ましい。

第１の半導体装置の製造方法は、工程（ａ）と工程（ｂ）との間に、形成された各溝部の底面及び壁面上に酸化アルミニウムからなる密着層を形成する工程（ｇ）をさらに備えていることが好ましい。

第１の半導体装置の製造方法は、工程（ｃ）よりも後に、各溝部に埋め込まれた絶縁膜の表面を酸化する工程（ｇ）をさらに備えていることが好ましい。

本発明に係る第２の半導体装置の製造方法は、シリコンからなる半導体層の上部に、複数の素子形成領域に分割する複数の溝部を形成する工程（ａ）と、半導体層の上に各溝部の一部が埋まるように、窒化アルミニウムからなる第１の絶縁膜を堆積する工程（ｂ）と、第１の絶縁膜の上に各溝部の残部が埋まるように、酸化シリコンからなる第２の絶縁膜を堆積する工程（ｃ）と、堆積した第１の絶縁膜及び第２の絶縁膜における各溝部を除く部分を除去する平坦化を行なって、第１の絶縁膜及び第２の絶縁膜を各溝部に残すことにより、第１の絶縁膜及び第２の絶縁膜からなるトレンチ素子分離領域を形成する工程（ｄ）とを備えていることを特徴とする。

第２の半導体装置の製造方法によると、シリコンからなる半導体層の上に各溝部の一部が埋まるように、窒化アルミニウムからなる第１の絶縁膜を堆積し、堆積した第１の絶縁膜の上に各溝部の残部が埋まるように、酸化シリコンからなる第２の絶縁膜を堆積する。その後、堆積した第１の絶縁膜及び第２の絶縁膜における各溝部を除く部分を除去する平坦化するため、本発明の第２の半導体装置を確実に得ることができる。

本発明に係る第３の半導体装置の製造方法は、複数の素子形成領域を有しシリコンからなる半導体層の主面を、複数の素子形成領域に形成される素子が素子分離領域からの応力を低減される第１の領域と素子分離領域からの応力を低減されない第２の領域とに区画する工程（ａ）と、第１の領域及び第２の領域を含む半導体層の上部に、複数の素子形成領域を互いに分離する複数の溝部を形成する工程（ｂ）と、半導体層の上に第１の領域に含まれる溝部が埋まるように、窒化アルミニウムからなる第１の絶縁膜を堆積する工程（ｃ）と、半導体層の上に第２の領域に含まれる溝部が埋まるように、酸化シリコンからなる第２の絶縁膜を堆積する工程（ｄ）と、堆積した第１の絶縁膜における溝部を除く部分を除去する平坦化を行なって、第１の絶縁膜を溝部に残すことにより、第１の絶縁膜からなる第１のトレンチ素子分離領域を形成する工程（ｅ）と、堆積した第２の絶縁膜における溝部を除く部分を除去する平坦化を行なって、第２の絶縁膜を溝部に残すことにより、第２の絶縁膜からなる第２のトレンチ素子分離領域を形成する工程（ｆ）とを備えていることを特徴とする。

第３の半導体装置の製造方法によると、シリコンからなる半導体層の第１の領域に含まれる溝部には窒化アルミニウムからなる第１の絶縁膜を堆積する一方、半導体層の第２の領域に含まれる溝部には酸化シリコンからなる第２の絶縁膜を堆積するため、本発明の第３の半導体装置を確実に得ることができる。

第３の半導体装置の製造方法において、工程（ｄ）は、工程（ｂ）の後に、半導体層の上における第１の領域及び第２の領域に含まれる溝部が埋まるように第２の絶縁膜を堆積する工程（ｇ）と、堆積された第２の絶縁膜における第１の領域に含まれる部分を除去する工程（ｈ）とを含み、工程（ｃ）は、工程（ｈ）の後に実施することが好ましい。

第３の半導体装置の製造方法において、第１の絶縁膜及び第２の絶縁膜に対して行なう平坦化処理は研磨処理であり、第１の絶縁膜に対する研磨処理は、第２の絶縁膜に対する研磨処理と比べて高い温度で行なうことが好ましい。

本発明に係る半導体装置及びその製造方法によると、ＳＴＩ構造の溝部の充填材にシリコンと熱膨張係数の値が近く、且つ酸化シリコンよりも熱膨張係数が大きい絶縁性窒化物（窒化アルミニウム）を用いることにより、ＳＴＩ構造の半導体素子に対する応力を低減すると共に放熱性が良好となるため、半導体装置の信頼性向上を実現することができる。

（第１の実施形態）
本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図３は本発明の第１の実施形態に係る半導体装置におけるトレンチ素子分離領域（ＳＴＩ）の断面構造を示している。

図３に示すように、シリコン（Ｓｉ）からなる半導体基板１０の上部には、例えば、深さが０．２５μｍ〜０．３０μｍで、上部の幅が０．２０μｍ又はそれ以下の溝部（トレンチ）１０ａに充填され、絶縁性金属窒化物である窒化アルミニウム（ＡｌＮ）からなるＳＴＩ１４が形成されている。なお、上記のトレンチ１０ａの寸法は一例であり、上記の寸法値に限られないことはいうまでもない。また、半導体基板１０は、必ずしもシリコンウェハには限られず、表面から所定の深さに設けられた絶縁層を有する、いわゆるＳＯＩ基板を用いてもよい。

ＳＴＩ１４と半導体基板１０との界面には、例えば熱酸化により形成され、トレンチ１０ａの界面順位を低減するための膜厚が１５ｎｍ程度の酸化シリコン（ＳｉＯ₂ ）からなる側壁酸化膜１１が形成されている。また、ここではＳＴＩ１４を形成する際に、半導体基板１０の基板表面を保護するための、膜厚が１０ｎｍ程度の酸化シリコンからなる保護酸化膜１２と、該保護酸化膜１２の上に形成され、膜厚が１００ｎｍ程度の窒化シリコン（Ｓｉ₃ Ｏ₄ ）からなる保護窒化膜１３とが形成された状態を示している。

以下、前記のように構成されたＳＴＩ構造の製造方法を図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）、図６（ａ）及び（ｂ）に基づいて説明する。

まず、図４（ａ）に示すように、半導体基板１０の表面を熱酸化法により酸化することにより、保護酸化膜１２を形成する。続いて、低圧化学的気相堆積（low-pressure chemical vapor depositoin：ＬＰ−ＣＶＤ）法により、保護酸化膜１２の上に保護窒化膜１３を堆積する。

次に、図４（ｂ）に示すように、有機樹脂材からなる反射防止膜２０をスピナにより塗布した後、リソグラフィ法により、反射防止膜２０の上に、ＳＴＩ形成領域に開口部２１ａを有するレジストパターン２１を形成する。

次に、図４（ｃ）に示すように、形成したレジストパターン２１をマスクとして、保護窒化膜１３、保護酸化膜１２及び半導体基板１０に対して順次エッチングを行なって、半導体基板１０の上部にトレンチ１０ａを形成する。ここで、トレンチ１０ａをドライエッチングにより形成する場合には、保護酸化膜１２及び保護窒化膜１３に対しては、例えばフルオロカーボンを主成分とするエッチングガスを用い、半導体基板１０には、例えば塩素又は臭化水素を主成分とするエッチングガスを用いる。その後、レジストパターン２１をアッシング等により除去する。

次に、図５（ａ）に示すように、トレンチ１０ａが形成された半導体基板１０を酸化性雰囲気で加熱することにより、トレンチ１０ａの底面及び壁面上に側壁酸化膜１１を形成する。

次に、図５（ｂ）に示すように、例えば高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法により、保護窒化膜１３の上にトレンチ１０ａが充填されるように、窒化アルミニウム（ＡｌＮ）からなる絶縁性窒化膜１４Ａを堆積する。ここでの堆積条件は、基板温度を２００℃〜４００℃とし、窒化ガス原料の流量と有機金属アルミニウム原料ガスの流量との比の値を２〜１０とし、チャンバの圧力を２００Ｐａ〜２０００Ｐａ程度とし、ＲＦパワーを約４０００Ｗとしている。また、窒化ガス原料には、主にアンモニア（ＮＨ₃ ）を用いることができ、有機金属アルミニウム原料には、トリメチルアルミニウム（ＴＭＡ）又はトリエチルアルミニウム（ＴＥＡ）等を用いることができる。また、各ガス原料をチャンバに搬送するキャリアガスには、主に水素（Ｈ₂ ）を用いることができる。なお、ＨＤＰ−ＣＶＤ法に代えて、熱ＣＶＤ法を用いる場合には、基板温度を６００℃〜８００℃程度に加熱する。

次に、図５（ｃ）に示すように、化学機械研磨（ＣＭＰ）法により、保護窒化膜１３上に堆積された絶縁性窒化膜１４Ａを保護窒化膜１３が露出するまで平坦化することにより、絶縁性窒化膜１４ＡからＳＴＩ１４を形成する。その後、図６（ａ）に示すように、保護窒化膜１３を燐酸を主成分とするエッチング液により除去する。

次に、図６（ｂ）に示すように、半導体基板１０から保護酸化膜１２をフッ酸（ＨＦ）等により除去した後、半導体基板１０における複数のＳＴＩ１４に区画された素子形成領域にＭＩＳトランジスタ３５を形成する。

ＭＩＳトランジスタの形成方法の概略を説明すると、公知のように、まず、各素子形成領域に例えばｐ型ウェル３０を形成し、形成したｐ型ウェル３０上に、ゲート絶縁膜３１とゲート電極３２とを選択的に形成する。続いて、イオン注入法により、ｐ型ウェル３０におけるゲート電極３２の両側方にソースドレイン拡散層３３、３４を形成する。その後、半導体基板１０の上に、各ＭＩＳトランジスタ３５を覆うように層間絶縁膜３６を形成して平坦化する。平坦化された層間絶縁膜３６には、ＭＩＳトランジスタのソースドレイン拡散層３３、３４と接続されるコンタクトプラグ３７を形成し、続いて、層間絶縁膜３６の上部にコンタクトプラグ３７とそれぞれ電気的に接続される配線３８を形成する。

以下、ＳＴＩ１４を構成する絶縁性窒化膜１４Ａに対する研磨方法の詳細を説明する。

図５（ｃ）に示した絶縁性窒化膜１４Ａに対して行なうＣＭＰにおける研磨速度は、研磨される材料の機械的な硬さに大きく依存しており、窒化アルミニウムと酸化シリコン又は窒化アルミニウムと窒化シリコンとの硬さの差が重要である。絶縁性窒化膜１４Ａに対して機械的且つ化学的な研磨を行なう際に、保護窒化膜１３をＣＭＰストップ膜として機能させるには、トレンチ１０ａの充填材である絶縁性窒化膜１４Ａの硬さが保護窒化膜１３の硬さよりも小さいことが必要である。

図７に酸化シリコン（ＳｉＯ₂ ）、窒化アルミニウム（ＡｌＮ）、酸窒化シリコンアルミニウム（ＳｉＡｌＯＮ［１］）、窒化シリコン（ＳｉＮ）及び酸窒化シリコンアルミニウム（ＳｉＡｌＯＮ［２］）の各材料に対してそれぞれのビッカース硬さＨｖを示す。図７からは、ＡｌＮはＳｉＮよりも柔らかく、トレンチ１０ａの従来の充填材である酸化シリコンに対するＣＭＰ工程と同様のプロセスを用いることが可能であることが分かる。ここで、図７におけるＳｉＡｌＯＮ［１］とＳｉＡｌＯＮ［２］とは、ＳｉＡｌＯＮ［２］の方が、ＳｉＡｌＯＮ［１］と比べて、Ａｌ及びＯの組成比が大きい。

また、図８にＣＭＰレートとビッカース硬さＨｖとの関係を示す。ここでは、ＣＭＰレートは酸化シリコンに対する研磨レートを１としている。図８からも保護窒化膜１３がＣＭＰストップ膜として機能することが分かる。

ＣＭＰ工程の前処理として、まず、堆積後に絶縁性窒化膜１４Ａの表面に形成されたアルミニウム酸化物からなる表面自然酸化膜をフッ酸を含む薬液によって除去する。アルミニウム酸化物は極めて硬く、ＣＭＰを行なう際のエッチストップ層として働くが、ＣＭＰの選択比、すなわち、窒化アルミニウムからなる絶縁性窒化膜１４Ａの研磨レートと、窒化シリコンからなる保護窒化膜１３の研磨レートとの比の値を悪化させる要因となる。

次に、図５（ｃ）に示すＣＭＰ工程において、中性シリカ系スラリを用いて絶縁性窒化膜１４Ａを研磨する。研磨条件は、圧力を約６．９×１０³ Ｐａとし、ヘッドの回転速度を約８５ｒｐｍとし、テーブルの回転速度を約９０ｒｐｍとし、スラリの流量を約２００ｍｌ／ｍｉｎとしている。

次に、保護窒化膜１３を除去する前に、ＳＴＩ１４の上面の半導体基板１０の主面からの高さを調整するため、中性又はアルカリ性で且つ温度が約８５℃のエッチング液を用いて、ＳＴＩ１４を保護窒化膜１３に対して選択的にエッチングを行なう。ＳＴＩ１４を構成する窒化アルミニウム（ＡｌＮ）は、高温下においては、水を含むエッチング液に容易に反応して、すなわち、ＡｌＮ＋３Ｈ₂ Ｏ＝Ａｌ(ＯＨ)₃ ＋ＮＨ₃ となる反応によって、可溶性の水酸基を持つ水酸化アルミニウムを生成することにより、保護窒化膜１３に対して選択的にエッチングされる。その後、保護窒化膜１３を燐酸系のエッチング溶液により除去する。

このように、第１の実施形態によると、ＳＴＩ１４のトレンチ１０ａに充填する充填材として、絶縁性金属窒化物である窒化アルミニウム（ＡｌＮ）を用いるため、シリコン（Ｓｉ）からなる半導体基板１０に形成されるＳＴＩ１４に起因する応力を、トレンチ１０ａの充填材を構成する化合物の組成を精密に制御することなく容易に低減することができる。その上、窒化アルミニウムは、酸化シリコン（ＳｉＯ₂ ）と比べて熱伝導係数の値が大きいため、ＳＴＩ１４による放熱性が向上する。従って、ＳＴＩ１４に起因する応力の低減とＳＴＩ１４を介した熱伝導性の向上とにより、ＭＩＳトランジスタ３５の動作の信頼性を大きく向上することができる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図９は本発明の第２の実施形態に係る半導体装置におけるトレンチ素子分離領域（ＳＴＩ）の断面構造を示している。図９において、図３に付した符号と同一の構成部材には同一の符号を付すことにより説明を省略する。

図９に示すように、第２の実施形態に係るＳＴＩ１４は、半導体基板１０の上部に設けられたトレンチ１０ａの底面及び壁面に形成された側壁絶縁膜１１との間に、側壁酸化膜１１と窒化アルミニウム（ＡｌＮ）からなるＳＴＩ１４との密着性を高めるための、厚さが５ｎｍ程度の酸化アルミニウム（Ａｌ₂Ｏ₃）からなる密着層１５が形成されている。

その上、密着層１５をトレンチ１０ａの内面だけでなく、保護酸化膜１２及び保護窒化膜１３におけるトレンチ１０ａ側の端面にも設けることにより、保護酸化膜１２とＳＴＩ１４との界面欠陥が電荷トラップとして働く不具合を防止することができる。従って、第２の実施形態においては、ＳＴＩ１４の周囲に材料特性（物性）が安定な酸化アルミニウムからなる密着層１５を設けることにより、保護酸化膜１２との界面欠陥を低減することができる。

以下、前記のように構成されたＳＴＩ構造の製造方法を図１０（ａ）及び（ｂ）に基づいて説明する。ここでは、第１の実施形態との構成の相違点である密着層１５の形成方法のみを説明する。

まず、図１０（ａ）に示すように、半導体基板１０の主面上に保護酸化膜１２及び保護窒化膜１３を順次成膜し、その後、半導体基板１０の上部にトレンチ１０ａを選択的に形成する。その後、形成されたトレンチ１０ａの内面に側壁酸化膜１１を形成する。

続いて、例えば熱ＣＶＤ法により、保護窒化膜１３の上にトレンチ１０ａを含む前面にわたって酸化アルミニウムからなる密着層形成層１５Ａを堆積する。ここでは、基板温度を３００℃〜６００℃程度とし、有機金属アルミニウム原料にはＴＭＡ又はＴＥＡを用い、酸化剤には酸素（Ｏ₂ ）又はオゾン（Ｏ₃ ）を用いる。また、堆積法は熱ＣＶＤ法に代えて、原子層堆積（ＡＬＤ）法を用いることができる。続いて、堆積の後工程として、温度が６００℃〜８００℃程度の酸素雰囲気で、約６０秒間のアニールを行なうことにより、より良質の酸化アルミニウムからなる密着層形成層１５Ａを形成することができる。続いて、第１の実施形態と同様に、例えばＨＤＰ−ＣＶＤ法により、密着層形成層１５Ａの上にトレンチ１０ａが充填されるように、窒化アルミニウム（ＡｌＮ）からなる絶縁性窒化膜１４Ａを堆積する。

次に、図１０（ｂ）に示すように、ＣＭＰ法により、密着層形成層１５Ａの上に堆積された絶縁性窒化膜１４Ａを保護窒化膜１３が露出するまで平坦化することにより、絶縁性窒化膜１４ＡからＳＴＩ１４を形成する。

このように、第２の実施形態によると、酸化アルミニウムからなる密着層形成層１５Ａは、保護窒化膜１３に加え、エッチストップ層として機能するため、絶縁性窒化膜１４Ａに対してより高い選択比を得ることができる。なお、ＣＭＰ工程の後に、残留した密着層形成層１５Ａはフッ酸で除去することができる。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１１は本発明の第３の実施形態に係る半導体装置におけるトレンチ素子分離領域（ＳＴＩ）の断面構造を示している。図１１において、図３に付した符号と同一の構成部材には同一の符号を付すことにより説明を省略する。

図１１に示すように、第３の実施形態に係るＳＴＩ１４は、トレンチ１０ａの充填材として、トレンチ１０ａの底面及び壁面上に形成された窒化アルミニウム（ＡｌＮ）からなる第１の充填材１６と、該第１の充填材１６の内側に充填された酸化シリコン（ＳｉＯ₂ ）からなる第２の充填材１７とを有している。

このように、第３の実施形態においては、半導体基板１０の上部に形成されたトレンチ１０ａの内部に、窒化アルミニウムからなる第１の充填材１６のみを充填する代わりに、第１の充填材１６をトレンチ１０ａに凹部が残る程度に充填し、残した凹部に酸化シリコンからなる第２の充填材１７を充填する。これにより、第１の充填材１６及び第２の充填材１７に対してＣＭＰ研磨を行なう際に、第１の充填材１６である酸化シリコンは、第２の充填材１７である窒化アルミニウムよりも硬度が小さいため、研磨レートが高くなる。また、酸化シリコンの方が窒化アルミニウムよりも堆積時のカバレッジが優れると共に、シリコンからなる半導体基板１０を用いるプロセスとの整合性及び親和性が高い。

以下、前記のように構成されたＳＴＩ構造の製造方法を図１２（ａ）及び（ｂ）に基づいて説明する。ここでは、第１の実施形態との相違点である第１の充填材１６及び第２の充填材１７の堆積方法と堆積膜の研磨方法のみを説明する。

まず、図１２（ａ）に示すように、半導体基板１０の主面上に保護酸化膜１２及び保護窒化膜１３を順次成膜し、その後、半導体基板１０の上部にトレンチ１０ａを選択的に形成する。その後、形成されたトレンチ１０ａの内面に側壁酸化膜１１を形成する。

続いて、例えばＨＤＰ−ＣＶＤ法により、保護窒化膜１３の上にトレンチ１０ａの開口幅の２分の１以下の厚さで且つトレンチ１０ａの底面及び壁面上に内部に空隙ができるように、窒化アルミニウムからなる第１の充填材１６を堆積する。続いて、ＨＤＰ−ＣＶＤ法により、堆積した第１の充填材１６の上にトレンチ１０ａの空隙が充填されるように、酸化シリコンからなる第２の充填材１７を堆積する。

次に、図１２（ｂ）に示すように、ＣＭＰ法により、保護窒化膜１３の上に順次堆積された第１の充填材１６及び第２の充填材１７を保護窒化膜１３が露出するまで平坦化することにより、第１の充填材１６及び第２の充填材１７からＳＴＩ１４を形成する。ここでは、窒化アルミニウムからなる第１の充填材１６の堆積量を減らし、代わりに窒化アルミニウムよりも硬度が小さい酸化シリコンを窒化アルミニウムの上に積層しているため、ＣＭＰレートが向上して、ＣＭＰ工程のスループットが向上する。なお、第１の充填材１６におけるトレンチ１０ａに堆積された部分を除く領域を除去する方法は、ＣＭＰ法には限られない。一例として、第２の充填材１７をＣＭＰ法により除去した後、トレンチ１０ａに残された第２の充填材１７をマスクとして、例えば塩素(Ｃｌ₂）とアルゴン（Ａｒ）との混合ガス、又はメタン(ＣＨ₄）と水素(Ｈ₂）とアルゴン（Ａｒ）との混合ガスを用いたドライエッチングを行なって、第１の充填材１６におけるトレンチ１０ａ以外の領域を除去してもよい。

このように、第３の実施形態によると、ＳＴＩ１４の充填材の一部に酸化シリコンを用いているため、ＳＴＩ１４に占める窒化アルミニウムの割合が減少するので、ＳＴＩ１４に起因する応力を低減する効果は減少するものの、酸化シリコンを用いることにより、従来の半導体プロセスとの整合性が高くなる。その結果、欠陥の発生を抑制でき、信頼性が高いデバイスを作製することが可能となる。

（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１３は本発明の第４の実施形態に係る半導体装置におけるトレンチ素子分離領域（ＳＴＩ）の断面構造を示している。図１３において、図３に付した符号と同一の構成部材には同一の符号を付すことにより説明を省略する。

図１３に示すように、第４の実施形態に係るＳＴＩ１４は、該ＳＴＩ１４の上面を覆うように形成された酸化アルミニウム（Ａｌ₂Ｏ₃）からなる表面保護膜１８を備えている。ここでは、表面保護膜１８の膜厚は、例えば５ｎｍ〜２０ｎｍ程度としている。

ところで、酸化アルミニウム（ＡｌＮ）は、高温では水に可溶であるため、従来の半導体プロセスとの整合性が低く、材料特性の観点からは有利な材料ではあっても活用しにくい材料である。

そこで、第４の実施形態においては、窒化アルミニウムからなるＳＴＩ１４の表面に化学的に極めて安定な酸化アルミニウムからなる表面保護膜１８を設けることにより、高温の水蒸気雰囲気にさらされても、水と窒化アルミニウムとの反応を防ぐことが可能となるため、従来の半導体プロセスとの親和性を向上することができる。

酸化アルミニウムからなる表面保護膜１８の形成方法は、例えば、第１の実施形態における図６（ａ）に示す工程の後に、６００℃〜８００℃程度の温度下の酸化性雰囲気、例えば酸素、酸素プラズマ又はオゾンを含む雰囲気で、約６０秒間のアニールを行なうことにより、窒化アルミニウムからなるＳＴＩ１４の上面に酸化アルミニウムからなる表面保護膜１８を形成することができる。

（第４の実施形態の一変形例）
以下、本発明の第４の実施形態の一変形例に係る半導体装置について図面を参照しながら説明する。

図１４は本発明の第４の実施形態の一変形例に係る半導体装置におけるトレンチ素子分離領域（ＳＴＩ）の断面構造を示している。図１４において、図３に付した符号と同一の構成部材には同一の符号を付すことにより説明を省略する。

図１４に示すように、本変形例に係るＳＴＩ１４は、該ＳＴＩ１４の上面を覆う表面保護膜１８に加え、第２の実施形態と同様に、トレンチ１０ａの底面及び壁面上に形成された酸化アルミニウムからなる密着層１５を備えている。

このようにすると、窒化アルミニウムからなるＳＴＩ１４は、前述したように、密着層１５により側壁酸化膜１１との密着性が向上し、且つ、保護酸化膜１２との界面欠陥を低減することができる。その上、ＳＴＩ１４の上面が安定な表面保護膜１８で覆われているため、高温の水蒸気に反応することもなく、従来の半導体プロセスとの親和性が向上する。

なお、密着層１５及び表面保護膜１８は、第２の実施形態及び第４の実施形態に説明した方法により形成することができる。

（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１５は本発明の第５の実施形態に係る半導体装置におけるトレンチ素子分離領域（ＳＴＩ）の断面構造を示している。図１５において、図３に付した符号と同一の構成部材には同一の符号を付すことにより説明を省略する。

第５の実施形態においては、半導体基板１０の主面を、酸化シリコンがトレンチ１０ａに充填されてなる従来構造を持つ第１のＳＴＩ１４１が形成される第１の回路領域１００と、窒化アルミニウムがトレンチ１０ａに充填されてなる本発明の第２のＳＴＩ１４２が形成される第２の回路領域２００とに区画する。

このような従来のＳＴＩ構造を有する第１のＳＴＩ１４１が形成される第１の回路領域１００には、例えば半導体素子のリーク電流を防止する必要がある入出力（ＩＯ）部を形成し、一方、放熱性に優れる本発明の第２のＳＴＩ１４２が形成される第２の回路領域２００には、素子温度が大幅に上昇するトランジスタが集積化される、例えばロジック部を形成するとよい。

さらに、他の観点からは、ＳＴＩ構造に起因する応力が比較的に大きい第１のＳＴＩ１４１が形成される第１の回路領域１００には、素子形成領域が第１のＳＴＩ１４１から受ける応力歪みにより素子の特性を向上させることができる半導体素子を配置することができる。これに対し、応力が小さいＳＴＩ構造を有する第２のＳＴＩ１４２が形成される第２の回路領域２００には、特性の向上に応力歪みを必要としない素子からなる回路を形成するとよい。

すなわち、第５の実施形態により、以下のような効果を得ることができる。

酸化アルミニウムの誘電率εの値は９であり、酸化シリコンの誘電率の値の３．９よりも大きいため、第２の回路領域２００にＭＩＳトランジスタを形成した場合は、ゲートとＳＴＩとの間の基板容量が大きくなる懸念がある。また、第２のＳＴＩ１４２が素子形成領域に与える応力が低減するため、ＭＩＳトランジスタのＳＴＩ応力依存性が従来の場合と異なる。従って、窒化アルミニウムをＳＴＩの充填材に用いる場合は、従来の酸化シリコンを用いる場合と比べて、回路設計時にトランジスタの特性パラメータを変更する必要が生じる。

ところが、第５の実施形態のように、半導体基板１０の回路形成領域を、従来のＳＴＩ構造を持つ第１のＳＴＩ１４１が形成される第１の回路領域１００と、本発明のＳＴＩ構造を持つ第２のＳＴＩ１４２が形成される第２の回路領域２００とに分けている。これにより、第１の回路領域１００においては、従来の回路設計資産を受け継ぐことが可能となり、一方、第２の回路領域２００においては、低い応力に対応したトランジスタによって半導体回路を形成することができるようになる。

第２の回路領域２００に形成される回路の信頼性に関しても同様であり、第１の回路領域１００に形成される従来からの設計資産を受け継いだ回路との整合性を保つ上で、本実施形態は重要である。

以下、前記のように構成されたＳＴＩ構造の製造方法を図１６（ａ）及び（ｂ）に基づいて説明する。

まず、図１６（ａ）に示すように、半導体基板１０の主面上の第１の回路領域１００及び第２の回路領域２００に保護酸化膜１２及び保護窒化膜１３を順次成膜し、その後、半導体基板１０の上部に複数のトレンチ１０ａを選択的に形成する。その後、形成された各トレンチ１０ａの内面に側壁酸化膜１１を形成する。続いて、例えばＨＤＰ−ＣＶＤ法により、保護窒化膜１３の上に各トレンチ１０ａが充填されるように、酸化シリコン（ＳｉＯ₂ ）からなる絶縁性酸化膜１４１Ａを堆積する。続いて、堆積した絶縁性酸化膜１４１Ａにおける第２の回路領域２００に含まれる部分をフッ酸溶液により選択的に除去することにより、第２の回路領域２００における保護窒化膜１３及びトレンチ１０ａを露出する。このとき、第２の回路領域２００に含まれるトレンチ１０ａの側壁酸化膜１１も酸化シリコンからなるため同時に除去されるので、露出したトレンチ１０ａの側面及び底面に、再度、熱酸化法により側壁酸化膜１１を形成する。

次に、図１６（ｂ）に示すように、例えばＨＤＰ−ＣＶＤ法により、半導体基板１０の主面上の絶縁性酸化膜１４１Ａを含む全面にわたって、第２の回路領域２００に露出したトレンチ１０ａが充填されるように、窒化アルミニウム（ＡｌＮ）からなる絶縁性窒化膜１４２Ａを堆積する。

次に、ＣＭＰ法により、絶縁性窒化膜１４２Ａを選択的に除去する。絶縁性窒化膜１４２Ａを構成する窒化アルミニウムは、８５℃程度の温度下で研磨することにより、酸化シリコンに対して高い選択比を得ることができる。その後、酸化シリコンからなる絶縁性酸化膜１４１Ａを研磨すると、図１５に示す第１のＳＴＩ１４１及び第２のＳＴＩ１４２を得ることができる。

ここで、第２のＳＴＩ１４２を構成する窒化アルミニウムに対する高温下で行なう研磨により、以下のような効果を得ることができる。窒化アルミニウム（ＡｌＮ）は、（有機）アルカリ溶液に可溶であり、その活性化エネルギーは約１５ｋｃａｌ／ｍｏｌである（文献"Appl. Phys. Lett. 67, 21 August 1995, pp.1119-1121"に拠る。）。これに対し、酸化シリコン（ＳｉＯ₂ ）は、（有機）アルカリ溶液には可溶でないため、研磨温度を上昇させることにより、窒化アルミニウムに対してより高い選択比を得ることが可能となる。この場合、研磨スラリとその濃度及び窒化アルミニウムの材料特性にも依存するが、トレンチ１０ａの深さと同程度の、例えば２５０ｎｍの絶縁性窒化膜１４２Ａを数分で研磨すると仮定すると、４０ｎｍ／ｍｉｎの化学エッチングレートを得られる研磨温度である８５℃以上の温度が望ましい。但し、この場合の研磨温度の上限は９５℃程度であり、すなわち、スラリに含まれる水が沸騰しない程度の温度を上限とする。

この窒化アルミニウムに対する研磨時の温度条件は、他の実施形態においても同様であり、窒化シリコンに対する選択比を向上させることができる。さらに、第５の実施形態においては、窒化アルミニウムよりも硬度が小さい酸化シリコンに対してＣＭＰ研磨における選択比を向上させる必要があるため、このような高温下でのＣＭＰ研磨を行なうことがより好ましい。

なお、第５の実施形態においては、第１のＳＴＩ１４１を形成するための絶縁性酸化膜１４１Ａ及び第２のＳＴＩ１４２を形成するための絶縁性窒化膜１４２Ａを、共に第１の回路領域１００及び第２の回路領域２００に跨って堆積したが、絶縁性酸化膜１４１Ａは第１の回路領域１００上のみに選択的に堆積し、且つ、絶縁性窒化膜１４２Ａは第２の回路領域２００上のみに選択的に堆積してもよい。

本発明に係る半導体装置及びその製造方法は、ＳＴＩ構造の半導体素子に対する応力を低減すると共に放熱性が良好となって、半導体装置の信頼性向上を実現することができるという効果を有し、複数の素子を互いに絶縁分離するトレンチ素子分離領域を有する半導体装置及びその製造方法等に有用である。

符号の説明

１０ 半導体基板
１０ａ トレンチ（溝部）
１１ 側壁酸化膜
１２ 保護酸化膜
１３ 保護窒化膜
１４ トレンチ素子分離領域（ＳＴＩ）
１４Ａ 絶縁性窒化膜
１５ 密着層
１５Ａ 密着層形成層
１６ 第１の充填材
１７ 第２の充填材
１８ 表面保護膜
２０ 反射防止膜
２１ レジストパターン
２１ａ 開口部
３１ ゲート絶縁膜
３２ ゲート電極
３３ ソースドレイン拡散層
３４ ソースドレイン拡散層
３５ ＭＩＳトランジスタ
３６ 層間絶縁膜
３７ コンタクトプラグ
３８ 配線
１００ 第１の回路領域
２００ 第２の回路領域
１４１ 第１のＳＴＩ
１４１Ａ 絶縁性酸化膜
１４２ 第２のＳＴＩ
１４２Ａ 絶縁性窒化膜

窒化アルミニウム、シリコン及び酸化シリコンの線膨張係数の温度依存性を依存性を表わすグラフである。 窒化アルミニウム、酸化シリコン、シリコン及び酸化アルミニウムの熱伝導係数を表わすグラフである。 本発明の第１の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）を示す構成断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）の製造方法を示す工程順の構成断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）の製造方法を示す工程順の構成断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 酸化シリコン、窒化アルミニウム、酸窒化シリコンアルミニウム等のビッカース硬さを表わすグラフである。 酸化シリコンのＣＭＰレートを１とした場合の、窒化アルミニウム及び窒化シリコンの各ＣＭＰレートの比を表わすグラフである。 本発明の第２の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）を示す構成断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）の製造方法を示す工程順の構成断面図である。 本発明の第３の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）を示す構成断面図である。 （ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）の製造方法を示す工程順の構成断面図である。 本発明の第４の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）を示す構成断面図である。 本発明の第４の実施形態の一変形例に係る半導体装置に用いる素子分離領域（ＳＴＩ）を示す構成断面図である。 本発明の第５の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）を示す構成断面図である。 （ａ）及び（ｂ）は本発明の第５の実施形態に係る半導体装置に用いる素子分離領域（ＳＴＩ）の製造方法を示す工程順の構成断面図である。

Claims (16)

1. シリコンからなる複数の素子形成領域を有する半導体層と、
   前記半導体層の上部に形成された溝部に熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物を充填されてなり、前記各素子形成領域を互いに絶縁するトレンチ素子分離領域とを備えていることを特徴とする半導体装置。
2. シリコンからなる複数の素子形成領域を有する半導体層と、
   前記半導体層の上部に形成された溝部の一部に熱膨張係数が酸化シリコンと比べてシリコンに近い絶縁性金属窒化物を充填されてなり、前記各素子形成領域を互いに絶縁するトレンチ素子分離領域とを備えていることを特徴とする半導体装置。
3. 前記溝部の残部には、酸化シリコンが充填されていることを特徴とする請求項２に記載の半導体装置。
4. 前記絶縁性金属窒化物は窒化アルミニウムであることを特徴とする請求項１又は２に記載の半導体装置。
5. 前記トレンチ素子分離領域における前記溝部と前記絶縁性金属窒化物との間に形成され、酸化アルミニウムからなる密着層をさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
6. 前記トレンチ素子分離領域における前記絶縁性金属窒化物の上に形成され、酸化アルミニウムからなる表面保護膜をさらに備えていることを特徴とする請求項１、４及び５のいずれか１項に記載の半導体装置。
7. 前記複数の素子形成領域は、前記各素子形成領域に形成される素子が前記トレンチ素子分離領域からの応力を低減される第１の領域と前記トレンチ素子分離領域からの応力を低減されない第２の領域とに区画されており、
   前記第１の領域に含まれる溝部には、前記絶縁性金属窒化物が充填される一方、前記第２の領域に含まれる溝部には、酸化シリコンが充填されていることを特徴とする請求項１、４、５及び６のいずれか１項に記載の半導体装置。
8. シリコンからなる半導体層の上部に、複数の素子形成領域を互いに分離する複数の溝部を形成する工程（ａ）と、
   前記半導体層の上に前記各溝部が埋まるように、窒化アルミニウムからなる絶縁膜を堆積する工程（ｂ）と、
   堆積した前記絶縁膜における前記各溝部を除く部分を除去する平坦化を行なって、前記絶縁膜を前記各溝部に残すことにより、前記絶縁膜からなるトレンチ素子分離領域を形成する工程（ｃ）とを備えていることを特徴とする半導体装置の製造方法。
9. 前記工程（ａ）よりも前に、前記半導体層の上に該半導体層を保護する保護膜を形成する工程（ｄ）と、
   前記工程（ｃ）よりも後に、前記半導体層の上から前記保護膜を除去する工程（ｅ）とをさらに備えていることを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記工程（ａ）と前記工程（ｂ）との間に、
    形成された各溝部の底面及び壁面に酸化絶縁膜を形成する工程（ｆ）をさらに備えていることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
11. 前記工程（ａ）と前記工程（ｂ）との間に、
    形成された前記各溝部の底面及び壁面上に酸化アルミニウムからなる密着層を形成する工程（ｇ）をさらに備えていることを特徴とする請求項８〜１０のいずれか１項に記載の半導体装置の製造方法。
12. 前記工程（ｃ）よりも後に、
    前記各溝部に埋め込まれた絶縁膜の表面を酸化する工程（ｇ）をさらに備えていることを特徴とする請求項８〜１１のいずれか１項に記載の半導体装置の製造方法。
13. シリコンからなる半導体層の上部に、複数の素子形成領域に分割する複数の溝部を形成する工程（ａ）と、
    前記半導体層の上に前記各溝部の一部が埋まるように、窒化アルミニウムからなる第１の絶縁膜を堆積する工程（ｂ）と、
    前記第１の絶縁膜の上に前記各溝部の残部が埋まるように、酸化シリコンからなる第２の絶縁膜を堆積する工程（ｃ）と、
    堆積した前記第１の絶縁膜及び第２の絶縁膜における前記各溝部を除く部分を除去する平坦化を行なって、前記第１の絶縁膜及び第２の絶縁膜を前記各溝部に残すことにより、前記第１の絶縁膜及び第２の絶縁膜からなるトレンチ素子分離領域を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
14. 複数の素子形成領域を有しシリコンからなる半導体層の主面を、前記複数の素子形成領域に形成される素子が素子分離領域からの応力を低減される第１の領域と素子分離領域からの応力を低減されない第２の領域とに区画する工程（ａ）と、
    前記第１の領域及び第２の領域を含む前記半導体層の上部に、前記複数の素子形成領域を互いに分離する複数の溝部を形成する工程（ｂ）と、
    前記半導体層の上に前記第１の領域に含まれる前記溝部が埋まるように、窒化アルミニウムからなる第１の絶縁膜を堆積する工程（ｃ）と、
    前記半導体層の上に前記第２の領域に含まれる前記溝部が埋まるように、酸化シリコンからなる第２の絶縁膜を堆積する工程（ｄ）と、
    堆積した前記第１の絶縁膜における前記溝部を除く部分を除去する平坦化を行なって、前記第１の絶縁膜を前記溝部に残すことにより、前記第１の絶縁膜からなる第１のトレンチ素子分離領域を形成する工程（ｅ）と、
    堆積した前記第２の絶縁膜における前記溝部を除く部分を除去する平坦化を行なって、前記第２の絶縁膜を前記溝部に残すことにより、前記第２の絶縁膜からなる第２のトレンチ素子分離領域を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
15. 前記工程（ｄ）は、前記工程（ｂ）の後に、前記半導体層の上における前記第１の領域及び第２の領域に含まれる溝部が埋まるように前記第２の絶縁膜を堆積する工程（ｇ）と、
    堆積された前記第２の絶縁膜における前記第１の領域に含まれる部分を除去する工程（ｈ）とを含み、
    前記工程（ｃ）は、前記工程（ｈ）の後に実施することを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 前記第１の絶縁膜及び前記第２の絶縁膜に対して行なう平坦化処理は研磨処理であり、前記第１の絶縁膜に対する研磨処理は、前記第２の絶縁膜に対する研磨処理と比べて高い温度で行なうことを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。

Images