JP3365114B2 - 半導体装置におけるフィールド酸化膜形成方法、並びにフィールド酸化膜及びトレンチ素子分離領域形成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、平坦化された半導体装
置におけるフィールド酸化膜の形成方法、並びにフィー
ルド酸化膜及びトレンチ素子分離領域形成方法に関す
る。

【０００２】

【従来の技術】半導体装置を作製する上で、素子分離領
域やフィールド酸化膜を半導体基板に形成することが不
可欠である。尚、以下の説明において、素子分離領域や
フィールド酸化膜が形成された半導体基板を、半導体装
置中間物と便宜上呼ぶ。従来から、半導体装置の素子分
離領域形成方法として用いられているＬＯＣＯＳ法にお
いては、窒化シリコン膜（ＳｉＮ膜）をマスクとして、
シリコン半導体基板を選択的に熱酸化することによっ
て、酸化膜（ＳｉＯ₂膜）から成る素子分離領域をシリ
コン半導体基板に形成する。

【０００３】ところが、ＬＯＣＯＳ法にて形成された素
子分離領域を含むフィールド酸化膜によって半導体装置
中間物の表面には大きな凹凸が形成され、半導体装置中
間物の表面の高さが局所的に変化しており、平坦になっ
ていない。例えば、シリコン半導体基板上にゲート電極
が形成され、そしてフィールド酸化膜上に配線が形成さ
れているとき、全面に絶縁層を形成したとすれば、絶縁
層には、ゲート電極の段差、フィールド酸化膜の段差、
フィールド酸化膜＋配線の段差等の影響を受けて、絶縁
層には大きな凹凸が生じる。

【０００４】半導体集積回路の微細化に伴い、フォトリ
ソグラフィー技術において用いられる露光光は短波長化
している。露光焦点深度は露光光の波長の逆数に比例す
る。従って、投影光学系の露光焦点深度が浅くなってい
る。それ故、半導体装置中間物の上に形成された各種の
層（例えば、絶縁層、層間絶縁層や配線層）の表面にフ
ォトレジストを塗布し、かかるフォトレジストを露光す
るとき、半導体装置中間物の表面に大きな凹凸が存在す
ると、投影光学系からのフォトレジストの位置が投影光
学系の最適露光焦点深度内に収まらなくなる。その結
果、フォトレジストの露光・現像処理を行って得られる
フォトレジストパターンの線幅が、半導体装置中間物の
表面の凹凸に起因して局所的に変動するという問題が生
じる。あるいは又、フォトレジストパターンの形状が所
望の形状から逸脱した状態になるという問題が生じる。

【０００５】更には、半導体装置中間物の上に形成され
た層間絶縁層の表面に半導体装置中間物の表面の凹凸に
起因した大きな凹凸が存在する場合、層間絶縁層上に配
線層を形成したとき、配線層の局所的な膜厚変動を招
く。このような配線層を所望の形状にパターニングした
とき、配線層の薄い部分から形成された配線は、その厚
さが薄くなり、かかる配線の部分の耐圧や信頼性が低下
するという問題もある。

【０００６】

【発明が解決しようとする課題】このような問題に対処
するために、ＬＯＣＯＳ法にて形成され素子分離領域を
含むフィールド酸化膜を研磨法によって平坦化する試み
がなされている。あるいは又、半導体基板に反応性イオ
ンエッチング等によって溝部（トレンチ）を設け、この
溝部内に絶縁膜を充填する、所謂トレンチ素子分離領域
形成方法が提案されている。

【０００７】以下、ＬＯＣＯＳ法にて形成され素子分離
領域を含むフィールド酸化膜を研磨法にて平坦化する方
法の概要及び問題点を、図９を参照して、説明する。

【０００８】先ず、シリコン半導体基板１００の表面を
熱酸化して、シリコン半導体基板１００の表面に例えば
厚さ１０ｎｍのＳｉＯ₂膜１０１を形成する。更に、例
えばＣＶＤ法にて、ＳｉＯ₂膜１０１の上に厚さ５０ｎ
ｍのシリコン窒化膜（ＳｉＮ膜）１０２を堆積させる。
その後、ＳｉＮ膜１０２及びＳｉＯ₂膜１０１をフォト
リソグラフィ技術及びエッチング技術を用いて選択的に
除去し、ほぼフィールド酸化膜形成予定領域以外のシリ
コン半導体基板１００の領域（半導体素子形成予定領域
に相当する）の上にＳｉＮ膜１０２及びＳｉＯ₂膜１０
１を残す（図９の（Ａ）参照）。

【０００９】次に、シリコン半導体基板１００を熱酸化
し、熱酸化膜を形成する。このとき、露出したシリコン
半導体基板１００の部分のみが酸化され、ＳｉＮ膜１０
２／ＳｉＯ₂膜１０１で被覆されたシリコン半導体基板
の領域は酸化されない。こうして、ＳｉＯ₂から成るフ
ィールド酸化膜１０３をＬＯＣＯＳ法にて形成すること
ができる（図９の（Ｂ）参照）。その後、熱燐酸に浸漬
することによってＳｉＮ膜１０２を除去する（図９の
（Ｃ）参照）。ＬＯＣＯＳ法にて形成されたフィールド
酸化膜１０３の厚さは０．４μｍ程度であり、フィール
ド酸化膜１０３の頂面はシリコン半導体基板１００の表
面から０．２４μｍ程度突出している。

【００１０】このようなフィールド酸化膜１０３とシリ
コン半導体基板１００との間の段差を除去するために、
次いで、フィールド酸化膜１０３を研磨する。これによ
って、図９の（Ｄ）に示すように、フィールド酸化膜１
０３が平坦化される。

【００１１】この研磨法によるフィールド酸化膜１０３
の研磨においては、或る研磨段階以降、フィールド酸化
膜１０３が研磨されると共に、ＳｉＯ₂膜１０１が研磨
によって除去され、シリコン半導体基板１００の表面が
露出し、更には、シリコン半導体基板１００が研磨され
る。尚、図９の（Ｄ）において、研磨される前のシリコ
ン半導体基板１００の表面を破線で表わした。その結
果、シリコン半導体基板１００に研磨に起因した結晶欠
陥等のダメージが発生し、かかるシリコン半導体基板の
領域に半導体素子を形成したとき、ゲート酸化膜の耐圧
が劣化したり、半導体素子のリーク電流が増加するとい
う問題がある。更には、シリコン半導体基板１００の表
面の研磨速度の方が早いため、フィールド酸化膜１０３
の研磨が進まず、フィールド酸化膜１０３とシリコン半
導体基板１００の表面の段差が小さくならないという問
題もある。

【００１２】次に、トレンチ素子分離領域形成方法の概
要及び問題点を、以下、図１０を参照して説明する。

【００１３】通常、トレンチ素子分離領域を形成するた
めには、先ず、フォトリソグラフィ技術及びエッチング
技術を用いて、シリコン半導体基板１００に溝部１２０
Ａ，１２０Ｂ，１２０Ｃを形成する。次いで、溝部内を
含む全面に例えばＳｉＯ₂から成る絶縁膜１２１をＣＶ
Ｄ法にて堆積させる（図１０の（Ａ）参照）。尚、図１
０において、幅の狭い溝部を１２０Ａで示し、中程度の
幅を有する溝部を１２０Ｂで示し、幅の広い溝部（例え
ば０．６μｍ以上）を１２０Ｃで表わした。

【００１４】その後、反応性イオンエッチングによって
絶縁膜１２１をエッチバックし、溝部１２０Ａ，１２０
Ｂ，１２０Ｃ内に絶縁膜１２１を残しながら、シリコン
半導体基板１００の表面を露出させる（図１０の（Ｂ）
参照）。これによって、トレンチ素子分離領域１２２
Ａ，１２２Ｂ，１２２Ｃが形成される。このようなエッ
チバック法で絶縁膜１２１を除去する場合、溝部の幅が
例えば０．６μｍ程度よりも広いと、かかる溝部内の絶
縁膜１２１の厚さが減少したり（図１０の（Ｂ）におい
て参照番号１２３で示す領域を参照）、溝部１２０Ｂ内
の絶縁膜１２１に凹部１２４が形成されるという問題が
ある。また、シリコン半導体基板１００上の絶縁膜１２
１を研磨法にて除去して溝部１２０Ａ，１２０Ｂ，１２
０Ｃ内に絶縁膜１２１を残す方法もあるが、この場合、
ＳｉとＳｉＯ₂との間の研磨選択比が小さいので、絶縁
膜１２１の研磨の後半において、Ｓｉから成るシリコン
半導体基板１００の表面が研磨され、図１０の（Ｃ）に
示すように、溝部１２０Ｃの幅が例えば０．６μｍ程度
よりも広いと、かかる溝部１２０Ｃ内の絶縁膜１２１の
厚さが減少する（膜減り）という問題がある。

【００１５】このようなトレンチ素子分離領域の形成に
おける問題点を解消するための方法として、幅が０．６
μｍ以上の素子分離領域はＬＯＣＯＳ法にて形成し、幅
がそれ以下の素子分離領域はトレンチ構造とする方法
が、例えば文献 "TRENCH ISOLATION WITH NABLA-SHAPED
BURIED OXIDE FOR 256 MEGA-BIT DRAMS", K. Shibahar
a, et al., IDEM 92-277, 10.5.1-10.5.4 から公知であ
る。この文献によれば、ＬＯＣＯＳ法にて素子分離領域
をシリコン半導体基板に形成した後、全面にポリシリコ
ン層を堆積させる。尚、このポリシリコン層から後にゲ
ート電極を形成する。次いで、トレンチ（溝部）をシリ
コン半導体基板に形成した後、トレンチを含むポリシリ
コン層上にＳｉＯ₂膜を堆積させる。その後、ポリシリ
コン層をエッチングのストッパーとしてＳｉＯ₂膜のエ
ッチバックを行い、トレンチ内にのみＳｉＯ₂膜を残
し、トレンチ素子分離領域を完成させる。

【００１６】この文献に開示された技術は、研磨工程を
含まない利点はあるものの、幅が０．６μｍ以上のトレ
ンチ（溝部）を形成しようとした場合、トレンチ内に埋
め込まれたＳｉＯ₂膜の頂面に、図１０の（Ｂ）に示し
たと同様の凹部１２４が形成されるため、パンチスルー
耐圧が劣化するという問題があり、半導体装置の回路設
計に制約を受ける。また、この文献に開示された技術に
おいては、ＬＯＣＯＳ法にて形成された素子分離領域の
平坦化処理は行われていない。従って、フィールド酸化
膜の凹凸に起因したフォトレジストの露光における問題
点は解消されていない。

【００１７】従って、本発明の第１の目的は、フィール
ド酸化膜を平坦化する際、シリコン半導体基板にダメー
ジが発生することを防止でき、しかも従来のフィールド
酸化膜の形成方法と比較して、フィールド酸化膜の形成
工程が実質的に増加することがない、半導体装置におけ
るフィールド酸化膜形成方法を提供することにある。

【００１８】また、本発明の第２の目的は、トレンチ素
子分離領域の幅に影響されることなく優れた特性を有す
るトレンチ素子分離領域を形成することができ、しかも
必要に応じてフィールド酸化膜を平坦化することがで
き、且つ、フィールド酸化膜を平坦化する際、シリコン
半導体基板にダメージが発生することを防止でき、しか
も従来のフィールド酸化膜の形成方法と比較して、フィ
ールド酸化膜の形成工程が実質的に増加することがな
い、半導体装置におけるフィールド酸化膜及びトレンチ
素子分離領域形成方法を提供することにある。

【００１９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置におけるフィールド酸化膜形成
方法は、シリコン半導体基板に選択酸化法にてフィール
ド酸化膜を形成する方法であり、（イ）シリコン半導体
基板表面に選択酸化用マスクを形成する工程と、（ロ）
該選択酸化用マスクで被覆されていないシリコン半導体
基板の表面を酸化してフィールド酸化膜を形成する工程
と、（ハ）該選択酸化用マスクを研磨ストッパーとし
て、フィールド酸化膜を研磨する工程と、（ニ）選択酸
化用マスクを除去する工程、から成ることを特徴とす
る。

【００２０】本発明の半導体装置におけるフィールド酸
化膜形成方法においては、選択酸化用マスクの表面より
もフィールド酸化膜の表面が下方となるまで、フィール
ド酸化膜を研磨することが、シリコン半導体基板全体に
おけるフィールド酸化膜の研磨量のばらつきを減少させ
る上で好ましい。

【００２１】また、本発明の半導体装置におけるフィー
ルド酸化膜形成方法においては、前記工程（イ）におい
て、シリコン半導体基板表面に選択酸化用マスクを形成
し、併せてフィールド酸化膜形成予定領域のシリコン半
導体基板に凹部を形成し、前記工程（ロ）において、該
選択酸化用マスクで被覆されていないシリコン半導体基
板の凹部の底面及び側面を酸化してフィールド酸化膜を
形成する態様を含めることができる。

【００２２】更に、本発明の半導体装置におけるフィー
ルド酸化膜形成方法においては、選択酸化用マスクをＳ
ｉＮから構成することが好ましい。また、研磨は、研磨
液としてフッ酸系溶液を用いる化学的機械的研磨とする
ことができる。この場合、研磨液中に砥粒として酸化セ
リウム粒子を含むことが望ましい。

【００２３】上記の目的を達成するための本発明の第１
の態様に係る半導体装置におけるフィールド酸化膜及び
トレンチ素子分離領域形成方法は、シリコン半導体基板
に選択酸化法にてフィールド酸化膜を形成し、且つトレ
ンチ素子分離領域を形成する方法であり、（イ）シリコ
ン半導体基板表面に選択酸化用マスクを形成する工程
と、（ロ）該選択酸化用マスクで被覆されていないシリ
コン半導体基板の表面を酸化してフィールド酸化膜を形
成する工程と、（ハ）フィールド酸化膜が形成されてい
ないシリコン半導体基板の部分に溝部を形成する工程
と、（ニ）選択酸化用マスクを除去する工程と、（ホ）
溝部内を含むシリコン半導体基板上及びフィールド酸化
膜上に絶縁層を形成する工程と、（ヘ）該絶縁層及びフ
ィールド酸化膜を研磨して、シリコン半導体基板の表面
を露出させる工程、から成ることを特徴とする。

【００２４】本発明の第１の態様に係る半導体装置にお
けるフィールド酸化膜及びトレンチ素子分離領域形成方
法においては、前記工程（ヘ）において、研磨の後半に
フッ酸系溶液を用いて絶縁膜を除去することが好まし
い。更には、前記工程（ヘ）の後、シリコン半導体基板
の選択研磨を行う工程を含めることが好ましい。

【００２５】上記の目的を達成するための本発明の第２
の態様に係る半導体装置におけるフィールド酸化膜及び
トレンチ素子分離領域形成方法は、シリコン半導体基板
に選択酸化法にてフィールド酸化膜を形成し、且つトレ
ンチ素子分離領域を形成する方法であり、（イ）シリコ
ン半導体基板表面に選択酸化用マスクを形成する工程
と、（ロ）該選択酸化用マスクで被覆されていないシリ
コン半導体基板の表面を酸化してフィールド酸化膜を形
成する工程と、（ハ）フィールド酸化膜が形成されてい
ないシリコン半導体基板の部分に溝部を形成する工程
と、（ニ）溝部内を含む選択酸化用マスク上及びフィー
ルド酸化膜上に絶縁層を形成する工程と、（ホ）該選択
酸化用マスクを研磨ストッパーとして、少なくとも該絶
縁層を研磨する工程と、（ヘ）選択酸化用マスクを除去
する工程、から成ることを特徴とする。

【００２６】本発明の第２の態様に係る半導体装置にお
けるフィールド酸化膜及びトレンチ素子分離領域形成方
法においては、前記（ホ）の工程において、フィールド
酸化膜も研磨する態様を含めることができる。

【００２７】本発明の第１又は第２の態様に係る半導体
装置におけるフィールド酸化膜及びトレンチ素子分離領
域形成方法においては、前記工程（イ）において、シリ
コン半導体基板表面に選択酸化用マスクを形成し、併せ
てフィールド酸化膜形成予定領域のシリコン半導体基板
に凹部を形成し、前記工程（ロ）において、該選択酸化
用マスクで被覆されていないシリコン半導体基板の凹部
の底面及び側面を酸化してフィールド酸化膜を形成する
態様を含めることができる。選択酸化用マスクをＳｉＮ
から構成することが好ましい。

【００２８】本発明の第２の態様に係る半導体装置にお
けるフィールド酸化膜及びトレンチ素子分離領域形成方
法においては、研磨において、研磨液としてフッ酸系溶
液を用いることが望ましい。この場合、研磨液中に砥粒
として酸化セリウム粒子が含まれていることが好まし
い。

【００２９】

【作用】本発明の半導体装置におけるフィールド酸化膜
形成方法においては、選択酸化用マスクを研磨ストッパ
ーとして、フィールド酸化膜を研磨する。従って、フィ
ールド酸化膜の平坦化処理を行う際、シリコン半導体基
板は選択酸化用マスクで被覆されているので、シリコン
半導体基板にダメージが発生することを確実に防止する
ことができる。しかも、選択酸化用マスクを研磨ストッ
パーとして用いているので、新たにフィールド酸化膜の
研磨時の研磨ストッパーを形成する必要がなく、従来の
方法と比較して、フィールド酸化膜の形成工程が実質的
に増加することもない。

【００３０】本発明の第１の態様に係るフィールド酸化
膜及びトレンチ素子分離領域形成方法においては、フィ
ールド酸化膜を形成し、溝部内を含むシリコン半導体基
板上に形成された絶縁層及びフィールド酸化膜を研磨し
て、シリコン半導体基板の表面を露出させるので、フィ
ールド酸化膜の平坦化が図れる。また、従来のトレンチ
素子分離領域の形成技術において問題であった広い幅の
溝部において、溝部を埋めた絶縁層を研磨するときの絶
縁層の膜減りを防止することができる。更に、シリコン
半導体基板の選択研磨を行えば、一層の平坦化を図るこ
とができるだけでなく、シリコン半導体基板に発生した
ダメージを効果的に除去し得る。

【００３１】本発明の第２の態様に係るフィールド酸化
膜及びトレンチ素子分離領域形成方法においては、選択
酸化用マスクを研磨ストッパーとして、少なくとも絶縁
層を（必要に応じてフィールド酸化膜をも）研磨する。
従って、トレンチ素子分離領域を形成する際、シリコン
半導体基板は選択酸化用マスクで被覆されているので、
シリコン半導体基板にダメージが発生することを確実に
防止することができる。また、選択酸化用マスクが研磨
ストッパーとして存在するので、シリコン半導体基板に
形成された溝部の上方の絶縁層が過剰に研磨され膜減り
現象が生じることを確実に防止することができ、トレン
チ素子分離領域の幅に制約を受けることがない。しか
も、トレンチ素子分離領域を構成する絶縁層の頂面に凹
部が形成されないので、トレンチ素子分離領域の特性劣
化を回避することができる。更には、選択酸化用マスク
を研磨ストッパーとして用いているので、新たに研磨ス
トッパーを形成する必要がなく、従来の方法と比較し
て、トレンチ素子分離領域の形成工程が実質的に増加す
ることもない。

【００３２】

【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。

【００３３】（実施例１）実施例１は、本発明の半導体
装置におけるフィールド酸化膜形成方法に関する。実施
例１においては、選択酸化用マスクとしてＳｉＮを用い
た。また、研磨は化学的機械的研磨法とし、研磨液とし
てフッ酸系溶液を用い、研磨液中に砥粒として酸化セリ
ウム粒子が含まれている。このような酸化セリウム粒子
を含むフッ酸系溶液を研磨液として用いることで、フィ
ールド酸化膜と選択酸化用マスクの研磨選択比を大きく
とることができる。以下、シリコン半導体基板等の模式
的な一部断面図である図１及び図２を参照して、実施例
１を説明する。

【００３４】［工程−１００］先ず、シリコン半導体基
板１０の表面に選択酸化用マスクを形成する。そのため
に、シリコン半導体基板１０の表面を熱酸化して、シリ
コン半導体基板１０の表面に例えば厚さ１０ｎｍのＳｉ
Ｏ₂膜１１を形成する。更に、例えばＣＶＤ法にて、Ｓ
ｉＯ₂膜１１の上に厚さ５０ｎｍのシリコン窒化膜（Ｓ
ｉＮ膜）１２を堆積させる（図１の（Ａ）参照）。Ｓｉ
Ｎ膜１２は、後の工程でシリコン半導体基板１０の選択
酸化を行うための選択酸化用マスクとして機能する。ま
た、ＳｉＯ₂膜１１は、選択酸化時のＳｉＮ膜１２とシ
リコン半導体基板１０の熱膨張係数によって発生する応
力を緩和しシリコン半導体基板１００に欠陥が発生する
ことを防止する機能を有する。尚、ＳｉＯ₂膜１１とＳ
ｉＮ膜１２の間に、ＳｉＮ膜の応力を一層緩和させるた
めに、厚さ２０ｎｍ程度のポリシリコン層をＣＶＤ法に
て形成してもよい。更には、ＳｉＮ膜１２の上に、イオ
ン注入時のマスクとして機能し得るＰＳＧ膜等を堆積さ
せてもよい。

【００３５】その後、ＳｉＮ膜１２及びＳｉＯ₂膜１１
をフォトリソグラフィ技術及びエッチング技術を用いて
選択的に除去し、ほぼフィールド酸化膜形成予定領域以
外のシリコン半導体基板１０の上にＳｉＮ膜１２及びＳ
ｉＯ₂膜１１を残す（図１の（Ｂ）参照）。このパター
ニングされたＳｉＮ膜１２が、選択酸化用マスクに相当
する。その後、ＳｉＮ膜１２及びＳｉＯ₂膜１１をイオ
ン注入用マスクとして、不純物のイオン注入を行い、フ
ィールド酸化膜形成予定領域にチャネルストップ層（図
示せず）を形成する。

【００３６】［工程−１１０］次に、選択酸化用マスク
であるＳｉＮ膜１２で被覆されていないシリコン半導体
基板１０の表面を酸化してフィールド酸化膜１３を形成
する。具体的には、例えば１０００゜Ｃ程度の水分を含
んだ酸素雰囲気中でシリコン半導体基板１０を酸化し、
熱酸化膜（ＳｉＯ₂膜）を形成する。このとき、露出し
たシリコン半導体基板１０の部分のみが酸化され、Ｓｉ
Ｎ膜１２／ＳｉＯ₂膜１１で被覆されたシリコン半導体
基板の領域は酸化されない。こうして、ＬＯＣＯＳ法に
てフィールド酸化膜１３を形成することができる（図１
の（Ｃ）参照）。

【００３７】［工程−１２０］その後、選択酸化用マス
クであるＳｉＮ膜１２を研磨ストッパーとして、フィー
ルド酸化膜１３を化学的機械的研磨法（ＣＭＰ法）にて
研磨する。研磨液としてフッ酸系溶液である希フッ酸を
用いた。研磨液中に砥粒として酸化セリウム（Ｃｅ
Ｏ₂）粒子が含まれている。ＣＭＰ法の条件を以下に例
示する。尚、研磨法は、ＳｉＯ₂を研磨でき、且つＳｉ
Ｎが研磨されない（若しくは研磨され難い）方法なら
ば、即ち、ＳｉＯ₂とＳｉＮとの研磨選択比を大きくと
れる（例えば５倍以上）方法ならば、如何なる方法であ
ってもよい。 研磨液 ：酸化セリウム粒子を含む希フッ酸 研磨圧力：２００ｇｆ 研磨時間：１０分 相対速度：０．３７ｍ／分

【００３８】ＣＭＰ法に用いられる研磨装置の概要を図
３の（Ａ）に示す。この研磨装置は、研磨プレート、基
板保持台、研磨液供給系から成る。研磨プレートは、回
転する研磨プレート回転軸に支承され、その表面には研
磨パッドが備えられている。基板保持台は、研磨プレー
トの上方に配置され、基板保持台回転軸に支承されてい
る。研磨すべきシリコン半導体基板は基板保持台に載置
される。基板保持台回転軸は、基板保持台を研磨パッド
の方向に押す研磨圧力調整機構（図示せず）に取り付け
られている。砥粒を含んだ研磨液は、研磨液供給系から
研磨パッドに供給される。ＣＭＰ法はこのような研磨装
置を用いる。

【００３９】そして、砥粒を含んだ研磨液を研磨パッド
に供給しながら、研磨プレートを回転させる。同時に基
板保持台に載置されたシリコン半導体基板を回転させな
がら、研磨圧力調整機構によって、研磨パッドに対する
シリコン半導体基板の研磨圧力を調整する。こうして、
シリコン半導体基板の表面を研磨することができる。
尚、相対速度とは、研磨プレートを回転とシリコン半導
体基板の回転との間の相対的な速度を意味する。あるい
は又、実開昭６３−７５４号公報に記載されたように、
研磨液を、研磨プレート回転軸及び研磨プレートの内部
を経由して、研磨パッドに設けられた研磨液供給口から
供給することもできる（図３の（Ｂ）参照）。

【００４０】ＳｉＮ膜１２の研磨レートは、ＳｉＯ₂か
ら成るフィールド酸化膜１３の研磨レートと比較して、
約５倍小さい。従って、フィールド酸化膜１３が優先的
に化学的及び機械的に研磨される。研磨の途中の状態を
図２の（Ａ）に示すように、フィールド酸化膜１３は平
坦化されつつある。しかしながら、通常、研磨レート
は、シリコン半導体基板全体において均一ではなく、ば
らつきがある。従って、シリコン半導体基板全面を同時
に均一に平坦化することは困難である。即ち、シリコン
半導体基板の一部分では平坦化が不十分となったり、あ
るいは又、他の部分ではフィールド酸化膜１３の研磨が
進行し過ぎる場合がある。

【００４１】このような現象を回避し、シリコン半導体
基板全体におけるフィールド酸化膜の研磨量のばらつき
を減少させるために、実施例１においては、フィールド
酸化膜１３の一定量のオーバー研磨を行った。即ち、砥
粒の大きさと研磨パッドの凹凸の状態に応じた深さだ
け、選択酸化用マスクであるＳｉＮ膜１２の表面よりも
フィールド酸化膜１３の表面が下方となるまで、フィー
ルド酸化膜１３の表面をＣＭＰ法にて研磨した（図２の
（Ｂ）参照）。このとき、ＳｉＮ膜１２が研磨ストッパ
ーとして機能するので、研磨レートのばらつきに起因し
た、シリコン半導体基板全体におけるフィールド酸化膜
１３の研磨量のばらつきは縮小する。

【００４２】［工程−１３０］フィールド酸化膜１３の
ＣＭＰ法による研磨が完了した後、１４０゜Ｃ程度に加
熱したリン酸中にシリコン半導体基板全体を浸漬するこ
とによって、選択酸化用マスクであるＳｉＮ膜１２を除
去する。更に、１％フッ酸水溶液に５分間浸漬すること
によって、ＳｉＯ₂膜１１を除去する。こうして、図２
の（Ｃ）に示すように、素子分離領域構造を含むフィー
ルド酸化膜１３を得ることができる。フィールド酸化膜
１３の表面とシリコン半導体基板１０の表面との間の段
差は３０ｎｍ程度であった。尚、ＳｉＯ₂膜１１とＳｉ
Ｎ膜１２との間にポリシリコン層を形成した場合には、
ＲＩＥ法にてポリシリコン層を除去すればよい。

【００４３】その後、公知の方法で、フィールド酸化膜
１３が形成されていないシリコン半導体基板１０の領域
１０Ａに、例えば、ゲート酸化膜、ゲート電極、ソース
・ドレイン領域を形成することによって、ＭＯＳ型トラ
ンジスタ素子を作製することができる。

【００４４】実施例１のフィールド酸化膜の形成方法に
おいては、選択酸化用マスクを研磨ストッパーとしてフ
ィールド酸化膜１３を研磨し平坦化する。これによって
シリコン半導体基板全体でのフィールド酸化膜１３の研
磨量のばらつきを小さくすることができ、シリコン半導
体基板全体における平坦度の均一性が向上する。また、
研磨時、選択酸化用マスクでシリコン半導体基板が被覆
されているので、シリコン半導体基板１０の表面が研磨
されることがなく、シリコン半導体基板１０にダメージ
が発生することを防止できる。それ故、シリコン半導体
基板１０に半導体素子を形成したとき、ゲート酸化膜の
耐圧が劣化したり、半導体素子のリーク電流が増加する
という問題を回避することができる。しかも、本発明の
フィールド酸化膜の形成方法においては、選択酸化用マ
スクを研磨ストッパーとして用いているので、フィール
ド酸化膜の形成工程数が増加することはない。また、Ｃ
ＭＰ法によるフィールド酸化膜１３の平坦化処理におい
てフィールド酸化膜１３の膜減りが防止され、段差も殆
ど無くなる。

【００４５】（実施例２）実施例２は、実施例１の変形
である。実施例２が実施例１と相違する点は、実施例１
の［工程−１００］に相当する工程において、シリコン
半導体基板１０の表面に選択酸化用マスクを形成し、併
せてフィールド酸化膜形成予定領域のシリコン半導体基
板１０に凹部を形成する点、及び実施例１の［工程−１
１０］に相当する工程において、選択酸化用マスクで被
覆されていないシリコン半導体基板の凹部の底面及び側
面を酸化してフィールド酸化膜を形成する点にある。以
下、シリコン半導体基板等の模式的な一部断面図である
図４を参照して、実施例２を説明する。

【００４６】［工程−２００］先ず、シリコン半導体基
板１０の表面に選択酸化用マスクを形成する。そのため
に、実施例１の［工程−１００］と同様の方法で、シリ
コン半導体基板１０の表面にＳｉＯ₂膜１１及びＳｉＮ
膜１２を形成する（図４の（Ａ）参照）。次いで、Ｓｉ
Ｎ膜１２及びＳｉＯ₂膜１１をフォトリソグラフィ技術
及びエッチング技術を用いて選択的に除去し、更に、シ
リコン半導体基板１０をエッチングしてシリコン半導体
基板１０に凹部１４を形成する（図４の（Ｂ）参照）。
こうして、ほぼフィールド酸化膜形成予定領域以外のシ
リコン半導体基板１０の領域の上にＳｉＮ膜１２及びＳ
ｉＯ₂膜１１を残す。また、フィールド酸化膜形成予定
領域のシリコン半導体基板１０には凹部１４を形成す
る。尚、凹部１４の深さは、次に形成するフィールド酸
化膜の成長を考慮した深さとする。その後、ＳｉＮ膜１
２及びＳｉＯ₂膜１１をイオン注入用マスクとして、凹
部１４に不純物のイオン注入を行い、凹部１４の底部に
チャネルストップ層（図示せず）を形成する。

【００４７】［工程−２１０］ 次に、選択酸化用マスクであるＳｉＮ膜１２で被覆され
ていないシリコン半導体基板１０の凹部１４の底面及び
側面を酸化してフィールド酸化膜１３を形成する（図４
の（Ｃ）参照）。具体的には、縦型酸化炉を用いて、例
えば以下の酸化条件でフィールド酸化膜１３を形成すれ
ばよい。 温度 ：９５０゜Ｃ Ｈ₂流量：１．５ＳＬＭ Ｏ₂流量：６．０ＳＬＭ

【００４８】以降、実施例１の［工程−１２０］及び
［工程−１３０］と同様のプロセスを経て、平坦化され
たフィールド酸化膜１３を得ることができる。

【００４９】実施例２においては、シリコン半導体基板
１０の深い位置にフィールド酸化膜１３が形成されるの
で、高い素子分離能力を得ることができ、しかもフィー
ルド酸化膜１３の平坦化処理が容易になる。

【００５０】（実施例３）実施例３は、本発明の第１の
態様に係る半導体装置におけるフィールド酸化膜及びト
レンチ素子分離領域形成方法に関する。実施例３におい
ても、選択酸化用マスクはＳｉＮから成る。絶縁層はＳ
ｉＯ₂から構成される。また、絶縁層の研磨において
は、砥粒として酸化セリウム粒子が含まれている純水か
ら成る研磨液を用いた。以下、シリコン半導体基板等の
模式的な一部断面図である図５及び図６を参照して、実
施例３を説明する。

【００５１】［工程−３００］先ず、実施例１の［工程
−１００］と同様の方法で、シリコン半導体基板１０の
表面に選択酸化用マスクであるパターニングされたＳｉ
Ｎ膜、及びＳｉＯ₂膜を形成する。そして、実施例１の
［工程−１１０］と同様の方法で、選択酸化用マスクで
被覆されていないシリコン半導体基板１０の表面を酸化
してフィールド酸化膜１３を形成する。その後、実施例
１の［工程−１３０］と同様の方法でシリコン半導体基
板１０の上の選択酸化用マスクに相当するＳｉＮ膜及び
ＳｉＯ₂膜を除去する。こうして、図５の（Ａ）に示す
構造を得ることができる。

【００５２】［工程−３１０］次に、フィールド酸化膜
１３が形成されていないシリコン半導体基板１０の部分
に溝部２０を形成する（図５の（Ｂ）参照）。溝部２０
の形成は、フォトリソグラフィ技術及びＥＣＲプラズマ
エッチング技術を用いて行うことができる。ＥＣＲプラ
ズマエッチングの条件を以下に例示する。 エッチングガス：ＨＢｒ＝１２０sccm 圧力 ：０．５Ｐａ マイクロ波 ：０．３Ａ ＲＦバイアス ：３０Ｗ コイル電流 ：２７〜６Ａ 温度 ：０゜Ｃ

【００５３】［工程−３２０］次に、熱酸化法により、
溝部２０内を含むシリコン半導体基板１０に熱酸化膜
（図示せず）を形成することが望ましい。溝部２０内の
熱酸化膜の厚さを、例えば１０ｎｍとする。その後、溝
部２０内を含むシリコン半導体基板１０上及びフィール
ド酸化膜１３上に絶縁層２１を形成する（図５の（Ｃ）
参照）。絶縁層２１は、実施例３においてはＳｉＯ₂か
ら成る。シリコン半導体基板１０の表面における絶縁層
２１の厚さを０．３μｍとした。絶縁層２１のＥＣＲ
ＣＶＤ法による成膜条件を以下に例示する。 使用ガス ：ＳｉＨ₄／Ｎ₂＝２１／３５sccm マイクロ波 ：１ｋＷ ＲＦバイアス：５００Ｗ 圧力 ：９．３×１０⁶Ｐａ（７×１０⁴トル）

【００５４】［工程−３３０］ その後、絶縁層２１を研磨して、シリコン半導体基板１
０の表面を露出させる。絶縁層２１の研磨の第１段階に
おいては、砥粒として酸化セリウム（ＣｅＯ₂）粒子
（粒径約０．１μｍ）が含まれている純水（ｐＨ７．
０）から成る研磨液を用いた。第１段階の研磨は、図３
に示したと同様の研磨装置を用いればよい。第１段階の
研磨は、シリコン半導体基板１０の表面上での絶縁層２
１の厚さが０．２μｍ程度となった時点で中止する。次
いで、絶縁層２１の第２段階の研磨を行う。第２段階の
研磨においては、具体的にはフッ酸系溶液である０．５
％希フッ酸中にシリコン半導体基板を３０分間浸漬し
て、ＳｉＯ₂から成る絶縁層２１の除去、及びＳｉＯ₂か
ら成るフィールド酸化膜１３の平坦化処理を行う。この
ようなフッ酸系溶液を用いた絶縁層２１の除去も、本発
明の第１の態様に係るフィールド酸化膜及びトレンチ素
子分離領域形成方法における研磨という概念に包含され
る。こうして、図６の（Ａ）に示す構造を得ることがで
きる。

【００５５】［工程−３４０］ＳｉＯ₂から成る絶縁層
２１の研磨は比較的制御し難いので、凹部２０内の絶縁
層２１の頂面がやや凹み気味になることがある。また、
場合によっては、シリコン半導体基板１０の凹部の上縁
（コーナー部）が露出し、シリコン半導体基板１０にト
ランジスタ素子を作製したとき、かかる凹部の上縁（コ
ーナー部）に電界集中が生じて逆狭チャネル効果が生じ
る虞がある。このような現象を回避するために、研磨の
最終的な仕上げとして、シリコン半導体基板１０の選択
研磨を行うことが望ましい。この選択研磨は、例えば砥
粒として粒径１０〜２０ｎｍのＳｉＯ₂（コロイダルシ
リカ）を含む研磨液（例えばｐＨ９〜１０のＫＯＨ水溶
液、あるいはアミン溶液）を用いて行えばよい。尚、Ｓ
ｉに対してエッチング効果を有し、絶縁層２１に対して
エッチング効果を有していない研磨液ならば如何なるも
のも用いることができる。このシリコン半導体基板１０
のこの選択研磨は研磨レートが遅くしかも安定している
ので、シリコン半導体基板１０の表面に発生したダメー
ジの除去にも有効であり、絶縁層２１の頂面がシリコン
半導体基板１０の表面より僅かに高くなった（例えば２
０〜５０ｎｍ）状態で、シリコン半導体基板１０の選択
研磨を停止することが可能である。こうして、図６の
（Ｂ）に示す平坦化されたフィールド酸化膜１３及びト
レンチ素子分離領域２２を得ることができる。

【００５６】実施例３においては、実施例１と比較し
て、フィールド酸化膜１３とシリコン半導体基板１０の
表面の段差がより少なく、平坦性に優れたフィールド酸
化膜１３を得ることができる。但し、絶縁層２１の研磨
ストッパーが存在しないので、絶縁層２１とシリコン半
導体基板を構成するＳｉとの間の研磨選択比を大きくす
ることが必要である。このためには、酸化セリウム粒子
を含む研磨液を用いた第１段階の研磨、及びフッ酸系溶
液を用いた第２段階の研磨といった２段階の研磨を行う
ことが有効であるし、スループットもよい。更に、シリ
コン半導体基板１０の選択研磨を行うことで、平坦化さ
れたフィールド酸化膜１３を得ることができるし、研磨
の制御性もよい。また、シリコン半導体基板１０の表面
に発生したダメージの除去にも有効である。

【００５７】（実施例４）実施例４は、実施例３の変形
であり、実施例２と類似する。即ち、実施例４が実施例
３と相違する点は、実施例３の［工程−３００］に相当
する工程において、シリコン半導体基板１０の表面に選
択酸化用マスクを形成し、併せてフィールド酸化膜形成
予定領域のシリコン半導体基板１０に凹部を形成する点
（図４の（Ｂ）を参照）、及び、選択酸化用マスクで被
覆されていないシリコン半導体基板１０の凹部１４の底
面及び側面を酸化してフィールド酸化膜１３を形成する
点（図４の（Ｃ）参照）にある。具体的には、これらの
工程は、実施例２の［工程−２００］及び［工程−２１
０］と同様とすることができる。その後、実施例１の
［工程−１３０］と同様の方法でシリコン半導体基板１
０の上の選択酸化用マスクに相当するＳｉＮ膜及びＳｉ
Ｏ₂膜を除去する。

【００５８】これ以降の工程は、実施例３の［工程−３
１０］〜［工程−３４０］と同様とすることができるの
で、詳細な説明は省略する。

【００５９】実施例４においても、実施例２と同様に、
シリコン半導体基板１０の深い位置にフィールド酸化膜
１３が形成されるので、高い素子分離能力を得ることが
でき、しかもフィールド酸化膜１３の平坦化処理が容易
になる。

【００６０】（実施例５）実施例５は、本発明の第２の
態様に係る半導体装置におけるフィールド酸化膜及びト
レンチ素子分離領域形成方法に関する。実施例５におい
ても、選択酸化用マスクはＳｉＮから成る。絶縁層はＳ
ｉＯ₂から構成される。また、絶縁層の研磨において
は、砥粒としてコロイダルシリカが含まれているＫＯＨ
水溶液から成る研磨液を用いた。以下、シリコン半導体
基板等の模式的な一部断面図である図７及び図８を参照
して、実施例５を説明する。

【００６１】［工程−５００］先ず、実施例１の［工程
−１００］と同様の方法で、シリコン半導体基板１０の
表面に選択酸化用マスクであるパターニングされたＳｉ
Ｎ膜１２を形成する。そして、実施例１の［工程−１１
０］と同様の方法で、選択酸化用マスクで被覆されてい
ないシリコン半導体基板１０の表面を酸化してフィール
ド酸化膜１３を形成する。

【００６２】［工程−５１０］次に、フィールド酸化膜
１３が形成されていないシリコン半導体基板１０の部分
に、実施例３の［工程−３１０］と同様の方法で、溝部
２０を形成する（図７の（Ａ）参照）。実施例３と異な
り、実施例５においては、この時点で、シリコン半導体
基板１０の上の選択酸化用マスクに相当するＳｉＮ膜１
２及びＳｉＯ₂膜１１を除去しない。

【００６３】［工程−５２０］次に、熱酸化法により、
溝部２０内に熱酸化膜（図示せず）を形成することが望
ましい。溝部２０内の熱酸化膜の厚さを、例えば１０ｎ
ｍとする。その後、溝部２０内を含むシリコン半導体基
板１０上及びフィールド酸化膜１３上に、実施例３の
［工程−３２０］と同様の方法で、絶縁層２１を形成す
る（図７の（Ｂ）参照）。絶縁層２１は、実施例５にお
いてもＳｉＯ₂から成る。

【００６４】［工程−５３０］次に、選択酸化用マスク
であるＳｉＮ膜１２を研磨ストッパーとして、絶縁層２
１を研磨する。絶縁層２１の研磨は、図３に示したと同
様の研磨装置を用い、例えば砥粒として粒径約１０ｎｍ
のＳｉＯ₂（コロイダルシリカ）を含む研磨液（例えば
ｐＨ１０〜１１のＫＯＨ水溶液、あるいはアミン溶液）
を用いて行えばよい。尚、フィールド酸化膜１３を研磨
することが望ましい。これによって、フィールド酸化膜
１３とシリコン半導体基板１０の段差が一層少なくな
る。こうして、図８の（Ａ）に示す構造を得ることがで
きる。

【００６５】尚、研磨ストッパーとして、ＳｉＮ膜の代
わりにポリシリコン膜を用いることもできる。しかしな
がら、化学的な研磨を行う場合には、ＳｉＮ膜の方が研
磨ストッパーとしての能力は高い。また、フィールド酸
化膜の形成において選択酸化用マスクとしてＳｉＮ膜を
用いているので、このＳｉＮ膜を研磨ストッパーとして
用いれば、研磨ストッパーを新たに形成する必要がなく
なり、工程数が増加することもない。尚、研磨液は、実
施例１と同様に、砥粒として酸化セリウム粒子が含まれ
ているフッ酸系溶液を用いることもできる。

【００６６】［工程−５４０］絶縁層２１の研磨を終了
したならば、実施例１の［工程−１３０］と同様の方法
でシリコン半導体基板１０の上の選択酸化用マスクに相
当するＳｉＮ膜１２、及びＳｉＯ₂膜１１を除去する。
こうして、図８の（Ｂ）に示すフィールド酸化膜１３及
びトレンチ素子分離領域２２を有する構造を得ることが
できる。

【００６７】実施例５においては、［工程−５３０］に
おいて、フィールド酸化膜１３の一定量のオーバー研磨
を行うことが望ましい。即ち、砥粒の大きさと研磨パッ
ドの凹凸の状態に応じた深さだけ、選択酸化用マスクで
あるＳｉＮ膜１２の表面よりもフィールド酸化膜１３の
表面が下方となるまで、フィールド酸化膜１３をＣＭＰ
法にて研磨することが望ましい。このとき、ＳｉＮ膜１
２が研磨ストッパーとして機能するので、研磨レートの
ばらつきに起因した、シリコン半導体基板全体における
フィールド酸化膜１３の研磨量のばらつきは縮小する。

【００６８】あるいは逆に、［工程−５３０］におい
て、ＳｉＮ膜まで研磨したとき、フィールド酸化膜１３
が殆ど研磨されない場合もあろう。この場合には、フィ
ールド酸化膜１３の表面がシリコン半導体基板１０の表
面から殆ど突出していない状態であり、フィールド酸化
膜１３とシリコン半導体基板１０の段差は小さい。

【００６９】（実施例６）実施例６は、実施例５の変形
であり、実施例２と類似する。即ち、実施例６が実施例
５と相違する点は、実施例５の［工程−５００］に相当
する工程において、シリコン半導体基板１０の表面に選
択酸化用マスクを形成し、併せてフィールド酸化膜形成
予定領域のシリコン半導体基板１０に凹部を形成する点
（図４の（Ｂ）を参照）、及び、選択酸化用マスクで被
覆されていないシリコン半導体基板１０の凹部１４の底
面及び側面を酸化してフィールド酸化膜１３を形成する
点（図４の（Ｃ）参照）にある。具体的には、これらの
工程は、実施例２の［工程−２００］及び［工程−２１
０］と同様とすることができる。

【００７０】また、これ以降の工程は、実施例５の［工
程−５１０］〜［工程−５４０］と同様とすることがで
きるので、詳細な説明は省略する。

【００７１】実施例６においても、実施例２と同様に、
シリコン半導体基板１０の深い位置にフィールド酸化膜
１３が形成されるので、高い素子分離能力を得ることが
でき、しかもフィールド酸化膜１３の平坦化処理が容易
になる。

【００７２】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例にて説明した条件や数値は例示であ
り、適宜変更することができる。実施例３においては、
トレンチ素子分離領域を形成したが、トレンチ素子分離
領域の形成を省略して、フィールド酸化膜の平坦化に対
して実施例３を適用することもできる。この場合には、
実施例３の［工程−３１０］を省略して、実施例３の
［工程−３００］、［工程−３２０］〜［工程−３４
０］を実行すればよい。

【００７３】

【発明の効果】本発明の半導体装置におけるフィールド
酸化膜形成方法においては、選択酸化用マスクを研磨ス
トッパーとして、フィールド酸化膜を研磨するので、新
たにフィールド酸化膜の研磨時の研磨ストッパーを形成
する必要がなく、従来の方法と比較して、フィールド酸
化膜の形成工程が実質的に増加することがない。また、
フィールド酸化膜の平坦化処理を行う際に、選択酸化用
マスクでシリコン半導体基板が被覆されているので、シ
リコン半導体基板の表面が研磨されることがなく、シリ
コン半導体基板にダメージが発生することを防止でき
る。それ故、シリコン半導体基板に半導体素子を形成し
たとき、ゲート酸化膜の耐圧が劣化したり、半導体素子
のリーク電流が増加するという問題を回避することがで
きる。更には、シリコン半導体基板全体でのフィールド
酸化膜の研磨量のばらつきを小さくすることができ、シ
リコン半導体基板全体における平坦度の均一性が向上す
る。

【００７４】本発明の第１又は第２の態様に係るフィー
ルド酸化膜及びトレンチ素子分離領域形成方法において
も、フィールド酸化膜の平坦化が図れるし、従来のトレ
ンチ素子分離領域の形成技術において問題であった広い
幅の溝部において、溝部を埋めた絶縁層を研磨するとき
の絶縁層の膜減りを効果的に防止することができる。し
かも、トレンチ素子分離領域を構成する絶縁層の頂面に
凹部が形成されないので、トレンチ素子分離領域の特性
劣化を回避することができる。

【００７５】更に、本発明の第１の態様に係るフィール
ド酸化膜及びトレンチ素子分離領域形成方法において
は、シリコン半導体基板の選択研磨を行うことで、一層
の平坦化を図ることができるだけでなく、シリコン半導
体基板に発生したダメージを効果的に除去し得る。

【００７６】また、本発明の第２の態様に係るフィール
ド酸化膜及びトレンチ素子分離領域形成方法において
は、選択酸化用マスクを研磨ストッパーとして、絶縁層
及び必要に応じてフィールド酸化膜を研磨するので、新
たに研磨ストッパーを形成する必要がなく、従来の方法
と比較して、フィールド酸化膜及びトレンチ素子分離領
域の形成工程が実質的に増加することがない。また、絶
縁層及び必要に応じてフィールド酸化膜の平坦化処理を
行う際に、選択酸化用マスクでシリコン半導体基板が被
覆されているので、シリコン半導体基板の表面が研磨さ
れることがなく、シリコン半導体基板にダメージが発生
することを防止できる。それ故、シリコン半導体基板に
半導体素子を形成したとき、ゲート酸化膜の耐圧が劣化
したり、半導体素子のリーク電流が増加するという問題
を回避することができる。更には、シリコン半導体基板
全体でのフィールド酸化膜の研磨量のばらつきを小さく
することができ、シリコン半導体基板全体における平坦
度の均一性が向上する。

【図面の簡単な説明】

【図１】実施例１の半導体装置におけるフィールド酸化
膜形成方法を説明するための工程図である。

【図２】図１に引き続き、実施例１の半導体装置におけ
るフィールド酸化膜形成方法を説明するための工程図で
ある。

【図３】実施例１の半導体装置におけるフィールド酸化
膜形成方法での使用に適した研磨装置の模式図である。

【図４】実施例２の半導体装置におけるフィールド酸化
膜形成方法を説明するための工程図である。

【図５】実施例３の半導体装置におけるフィールド酸化
膜及びトレンチ素子分離領域形成方法を説明するための
工程図である。

【図６】図５に引き続き、実施例３の半導体装置におけ
るフィールド酸化膜及びトレンチ素子分離領域形成方法
を説明するための工程図である。

【図７】実施例５の半導体装置におけるフィールド酸化
膜及びトレンチ素子分離領域形成方法を説明するための
工程図である。

【図８】図７に引き続き、実施例５の半導体装置におけ
るフィールド酸化膜及びトレンチ素子分離領域形成方法
を説明するための工程図である。

【図９】従来のＬＯＣＯＳ法にて形成されたフィールド
酸化膜を研磨法にて平坦化する方法の概要及び問題点を
説明するためのシリコン半導体基板等の模式的な一部断
面図である。

【図１０】従来のトレンチ素子分離領域形成方法の概要
及び問題点を説明するためのシリコン半導体基板等の模
式的な一部断面図である。

【符号の説明】

１０ シリコン半導体基板 １１ ＳｉＯ₂膜 １２ ＳｉＮ膜 １３ フィールド酸化膜 １４ 凹部 ２０ 溝部 ２１ 絶縁層 ２２ トレンチ素子分離領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−63432（ＪＰ，Ａ) 特開 昭63−38241（ＪＰ，Ａ) 特開 昭63−114866（ＪＰ，Ａ) 特開 昭58−220444（ＪＰ，Ａ) 特開 昭58−10835（ＪＰ，Ａ) 特開 昭63−221638（ＪＰ，Ａ) 特開 昭59−43545（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/76 H01L 21/304 621 H01L 21/304 622 H01L 21/316

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 シリコン半導体基板に選択酸化法にてフィ
   ールド酸化膜を形成し、且つ、トレンチ素子分離領域を
   形成する方法であって、 （イ）シリコン半導体基板表面に選択酸化用マスクを形
   成する工程と、 （ロ）該選択酸化用マスクで被覆されていないシリコン
   半導体基板の表面を酸化してフィールド酸化膜を形成す
   る工程と、（ハ）選択酸化用マスクを除去する工程と、 （ニ） フィールド酸化膜が形成されていないシリコン半
   導体基板の部分に、レジスト形成及びエッチング技術に
   基づき、トレンチ素子分離領域を形成するための溝部を
   形成した後、レジストを除去する工程と、 （ホ）溝部内を含むシリコン半導体基板上及びフィール
   ド酸化膜上に絶縁層を形成する工程と、 （ヘ）該絶縁層及びフィールド酸化膜を研磨して、シリ
   コン半導体基板の表面を露出させ、且つ、溝部が絶縁層
   で埋め込まれたトレンチ素子分離領域を得る工程と、（ト）シリコン半導体基板の選択研磨を行う工程、 から成ることを特徴とする半導体装置におけるフィール
   ド酸化膜及びトレンチ素子分離領域形成方法。
2. 【請求項２】 前記工程（ヘ）において、研磨の後半にフ
   ッ酸系溶液を用いて絶縁膜を除去する工程を含むことを
   特徴とする請求項１に記載の半導体装置におけるフィー
   ルド酸化膜及びトレンチ素子分離領域形成方法。
3. 【請求項３】前記工程（イ）において、シリコン半導体
   基板表面に選択酸化用マスクを形成し、併せてフィール
   ド酸化膜形成予定領域のシリコン半導体基板に凹部を形
   成し、 前記工程（ロ）において、該選択酸化用マスクで被覆さ
   れていないシリコン半導体基板の凹部の底面及び側面を
   酸化してフィールド酸化膜を形成することを特徴とする
   請求項１又は請求項２に記載の半導体装置におけるフィ
   ールド酸化膜及びトレンチ素子分離領域形成方法。
4. 【請求項４】 シリコン半導体基板に選択酸化法にてフィ
   ールド酸化膜を形成し、且つ、トレンチ素子分離領域を
   形成する方法であって、 （イ）シリコン半導体基板表面に選択酸化用マスクを形
   成する工程と、 （ロ）該選択酸化用マスクで被覆されていないシリコン
   半導体基板の表面を酸化してフィールド酸化膜を形成す
   る工程と、 （ハ）フィールド酸化膜が形成されていないシリコン半
   導体基板の部分に、レジスト形成及びエッチング技術に
   基づき、トレンチ素子分離領域を形成するための溝部を
   形成した後、レジストを除去する工程と、 （ニ）溝部内を含む選択酸化用マスク上及びフィールド
   酸化膜上に絶縁層を形成する工程と、 （ホ）該選択酸化用マスクを研磨ストッパーとして、該
   絶縁層及びフィールド酸化膜を研磨し、溝部が絶縁層で
   埋め込まれたトレンチ素子分離領域を得る工程と、 （ヘ）選択酸化用マスクを除去する工程、 から成ることを特徴とする半導体装置におけるフィール
   ド酸化膜及びトレンチ素子分離領域形成方法。
5. 【請求項５】 前記工程（イ）において、シリコン半導体
   基板表面に選択酸化用マスクを形成し、併せてフィール
   ド酸化膜形成予定領域のシリコン半導体基板に凹部を形
   成し、 前記工程（ロ）において、該選択酸化用マスクで被覆さ
   れていないシリコン半導体基板の凹部の底面及び側面を
   酸化してフィールド酸化膜を形成することを特徴とする
   請求項４に記載の半導体装置におけるフィールド酸化膜
   及びトレンチ素子分離領域形成方法。