JP4454066B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4454066B2 JP4454066B2 JP16811199A JP16811199A JP4454066B2 JP 4454066 B2 JP4454066 B2 JP 4454066B2 JP 16811199 A JP16811199 A JP 16811199A JP 16811199 A JP16811199 A JP 16811199A JP 4454066 B2 JP4454066 B2 JP 4454066B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- mask layer
- polishing
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
- H01R43/20—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
- H01R24/58—Contacts spaced along longitudinal axis of engagement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/02—Soldered or welded connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R2107/00—Four or more poles
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法、特に、半導体装置の素子分離領域の形成方法に関する。
【０００２】
【従来の技術】
従来、シリコン（Ｓｉ）を主要な構成材料とする半導体装置、例えばＤＲＡＭ( ダイナミック ランダム アクセス メモリ：Dynamic Ramdom Access Memory) においては、素子分離領域の形成を、ＳＴＩ（Shallow Trench Isolation) 技術を用いて行っていた。
【０００３】
図８を参照して、ＳＴＩ技術を用いた素子分離領域の形成につき、簡単に説明する。図８は、従来の素子分離領域の形成工程のうち、主要な工程を段階的に示した工程図であり、各図は構造体の断面の切り口を示している。素子分離領域の形成は、まず、Ｓｉ基板１００上にパッド酸化膜１０２ｘを形成し、このパッド酸化膜１０２ｘ上にシリコン窒化（Ｓｉ3 Ｎ4 ）膜１０４ｘを形成する（図８（Ａ））。次に、素子分離領域が形成される領域上のＳｉ3 Ｎ4 膜１０４ｘをエッチングにより除去し、さらにこの領域のパッド酸化膜１０２ｘおよびＳｉ基板１００をエッチングして、Ｓｉ基板１００に素子分離領域用溝（トレンチ）１０６を形成する（図８（Ｂ））。その後、溝１０６の内部および残存するＳｉ3 Ｎ4 膜１０４上に、例えばＣＶＤ（Chemical Vapor Deposition)によって厚い絶縁膜（酸化膜）１０８を堆積する（図８（Ｃ））。その後、ＣＭＰ（Chemical Mechanical Polish )によって酸化膜１０８の表面を平坦化する。酸化膜１０８の表面は研磨されて、そのうち残存するＳｉ3 Ｎ4 膜１０４の表面が露出する。残存するＳｉ3 Ｎ4 膜１０４はＣＭＰのストッパーとして機能する。残存するＳｉ3 Ｎ4 膜１０４の表面が露出した時点で研磨を終了する。その後、Ｓｉ3 Ｎ4 膜１０４およびパッド酸化膜１０２を除去する。これにより、素子分離領域１０８ｘが形成される（図８（Ｄ））。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記ＳＴＩによる素子分離領域の形成工程において、ＣＭＰによって酸化膜を平坦化する際、ＣＭＰを行う領域内の各素子分離領域の幅によって、研磨特性は部分的に大きく変化してしまう。
【０００５】
ＣＭＰは、定盤上の研磨布に被研磨面（ここでは、酸化膜の表面）を、研磨剤を流しながら擦り合わせて研磨加工を行う平坦化方法である。ＣＭＰにより被研磨面にＳｉ3 Ｎ4 膜が露出したとき、素子分離領域の幅が広い部分と狭い部分との研磨状態を比較すると、幅の広い部分の方がＳｉ3 Ｎ4 膜の表面より深く研磨が進行してしまう。ＣＭＰに用いられる研磨布は可撓性を有する材料で構成されているため、幅の広い部分の略中央では、幅の狭い部分よりも研磨布の撓みが大きくなる。よって研磨布の撓みが生じている部分では、Ｓｉ3 Ｎ4 膜の表面よりも深く研磨が進行してしまう。
【０００６】
このように、素子分離領域の幅の広さに依存して研磨レートに分布が生じてしまうと、素子分離領域の形状にばらつきが生じる。そしてこのばらつきは、素子分離能やトランジスタ特性のばらつきの原因となる。
【０００７】
よって、素子分離領域の幅に依存する研磨レートの分布が生じないように、従来、素子分離領域にダミーアクティブ領域（ダミーＡＣ）を形成して、ＣＭＰを行うことが考え出された。
【０００８】
ダミーアクティブ領域は、実際に素子のアクティブ領域として使用されるものではない。素子分離領域の幅の広い領域内に、例えば島状に基板、パッド酸化膜およびＳｉ3 Ｎ4 膜をダミーＡＣとして残しておく。これにより、ＣＭＰによりＳｉ3 Ｎ4 膜が露出したときに、幅の広い素子分離領域内ではダミーＡＣが研磨布を支えるために、研磨布が撓むおそれはなくなる。
【０００９】
しかしながら、ダミーＡＣは、製造後の素子分離領域内にも電気的に活性な領域として存在し続けてしまう。このため、特に近年の半導体素子の微細化に伴って、配線容量を増加させる原因となるおそれがある。
【００１０】
このため、ダミーＡＣを用いずに、素子分離領域の幅に依存する酸化膜の研磨レートの分布を抑制して素子分離領域を形成できる半導体装置の製造方法の出現が望まれていた。
【００１１】
【課題を解決するための手段】
このため、この発明の半導体装置の製造方法によれば、基板上にマスク層を形成する工程と、このマスク層およびマスク層の下に位置する基板に対して所望の深さの素子分離領域用溝を形成する溝形成工程と、この溝およびマスク層の残存する領域上に絶縁膜を形成する工程と、この絶縁膜をマスク層の残存する領域の表面が露出するまで研磨する平坦化工程と、マスク層の残存する領域を除去する工程とを含み、絶縁膜を形成する工程と平坦化工程との間に、溝のうち、最小幅が所定の幅以上である溝の上側に、窒化膜パターンを形成する工程を含んでいることを特徴とする。
【００１２】
素子分離領域用溝は、製造する半導体装置の構成によって幅の広い溝や幅の狭い溝が同じ基板内に存在している。これらの溝に絶縁膜を埋め込んで素子分離領域を形成するためには、絶縁膜を埋め込んだ後、絶縁膜の表面を研磨して平坦化する必要がある。また、研磨を行う前に予め溝以外の基板の領域には絶縁膜よりも研磨レートの低い材料で形成されたマスク層を設けておく。そして、研磨はこのマスク層の表面が露出した時点で終了させる。研磨終了時、マスク層が密に設けられている領域、すなわち幅の狭い溝上の絶縁膜と、マスク層が粗に設けられている領域、すなわち幅の広い溝上の絶縁膜との研磨レートにはばらつきが生じる。幅の広い溝上の絶縁膜は、より速く研磨が進行してしまう。これは、幅の広い溝上にある研磨布に撓みが生じること等が原因となる。従って、幅の広い溝の上側の絶縁膜上に、絶縁膜よりも研磨レートの低い窒化膜パターンを設けておくことによって、幅の広い溝上の絶縁膜と幅の狭い溝上の絶縁膜とを同時に研磨しても、幅の広い溝上の絶縁膜が研磨終了時に研磨されすぎるのを防ぐことができる。
【００１３】
また、素子分離領域用溝の上側に窒化膜パターンを設ける基準となる、溝の所定の幅は、好ましくは、前記平坦化工程において、前記マスク層の残存する領域の表面に研磨布が到達したときに、該研磨布に撓みが生じる限界の幅であるのがよい。
【００１４】
この幅は、研磨に用いる研磨布の柔らかさ、研磨布の研磨表面への押圧力、研磨の速さおよび研磨剤の種類等に依存する値であるが、研磨布が撓む限界の幅とする。例えば、半導体装置の素子分離領域の形成に係る溝であれば、幅１０μｍが限界の幅である。
【００１５】
また、窒化膜パターンは、好ましくは平坦化工程中に研磨によって消滅するような厚さおよび形状を有しているのがよい。
【００１６】
これにより、幅の広い溝上の絶縁膜の研磨レートを、幅の狭い溝上の絶縁膜の研磨レートよりも遅らせることができる。また、この窒化膜パターンは研磨により消滅するような厚さおよび形状にしてあるために、研磨終了後に取り除く手間が省ける。
【００１７】
また、窒化膜パターンは、溝上に堆積された絶縁膜部分に、窒化膜パターン形成用溝を形成した後、この窒化膜パターン形成用溝内に窒化膜を埋め込むことにより形成されるのがよい。
【００１８】
これによれば、窒化膜パターン形成用溝の形状および深さによって、窒化膜パターンの形状および厚さが決定される。よって、素子分離領域用溝の最小幅に応じて、窒化膜形成用溝の深さおよび形状を設定すればよい。このため、幅の狭い溝上の絶縁膜と幅の広い溝上の絶縁膜との研磨レートを、研磨終了時には同等に調整することができる。従って、幅の広い溝上の絶縁膜が研磨されすぎるのを防ぐことができる。
【００２４】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態につき説明する。なお、各図は発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎず、したがってこの発明を図示例に限定するものではない。
【００２５】
図１および図２は、半導体装置の製造方法の、特に素子分離領域の形成工程を示した図である。図１（Ａ）〜図２（Ｃ）は、主要な工程での構造体の断面の切り口を順に示している。
【００２６】
まず、基板１０上にマスク層１２ｘを形成する（図１（Ａ））。ここでは、基板１０をＳｉ基板とし、マスク層１２ｘを例えばパッド酸化膜１４ｘとＳｉ3 Ｎ4 膜１６ｘとで構成する。
【００２７】
次に、マスク層１２ｘおよびマスク層１２ｘの下に位置する基板１０に対して、所望の深さの素子分離領域用溝１８を形成する（図１（Ｂ））。ここでは、図１（Ｂ）に示すように、幅の狭い溝（例えば幅１０μｍ未満の溝）１８ａと幅の広い溝（例えば幅１０μｍ以上の溝）１８ｂとを形成する。また、この溝１８には後に絶縁膜が形成されて、この絶縁膜を素子分離領域として機能させる。溝１８の形成は、例えばホトリソグラフィ技術を用いてエッチングマスクを形成した後、エッチングマスクから露出しているマスク層１２ｘおよびその下の基板１０に対してエッチングを行うことによって行う。溝１８の深さは、絶縁膜が埋め込まれた溝１８が、隣接する素子間を電気的に分離することができるような深さとする。また、エッチング終了後、残存するマスク層１２の下に位置する基板１０の領域は、後に、活性領域として使用される。
【００２８】
次に、素子分離領域用溝１８およびマスク層の残存する領域１２上に絶縁膜２０を形成する（図１（Ｃ））。この絶縁膜２０は、例えば通常のＣＶＤ（化学気相成長法：Chemical Vapor Deposition ）やＨＤＰ（高密度プラズマ：High Density Plasma ）を用いて形成する。図１（Ｃ）では、通常のＣＶＤで形成された絶縁膜２０を示している。ここでは、絶縁膜２０を例えばＳｉＯ2 膜とする。
【００２９】
次に、素子分離領域用溝１８のうち、最小幅が所定の幅以上である溝１８ｂの上側に、絶縁膜２０よりも研磨レートの低い窒化膜パターン２２を設ける（図２（Ａ））。所定の幅とは、後に行う絶縁膜２０の平坦化工程に、残存しているマスク層１２の表面に研磨布が到達したときに、この研磨布に撓みが生じる限界の幅とする。この幅は、実験等により決定される。ここでは、この幅を１０μｍとする。よって、幅１０μｍ以上の溝１８ｂの上側に窒化膜パターン２２を形成する。窒化膜パターン２２の形成は、例えば、まず、絶縁膜２０の表面に窒化膜（Ｓｉ3 Ｎ4 膜）をＣＶＤにより形成する（図示せず。）。その後、この窒化膜に対して、ホトリソグラフィおよびこれに続くドライエッチングを行うことによって、幅１０μｍ以上の溝１８ｂの上側にのみ窒化膜パターン２２を形成する。
【００３０】
その後、絶縁膜２０をマスク層の残存する領域１２の表面が露出するまで研磨する（図２（Ｂ））。ここでは、ＣＭＰ（化学機械研磨：Chemical Mechanical Polish）によって研磨を行う。Ｓｉ3 Ｎ4 膜の研磨レートは、ＳｉＯ2 膜の研磨レートよりも５０μｍ／分以上遅い。このため、窒化膜パターン２２を設けてある領域は、研磨レートが遅くなる。窒化膜パターン２２の膜厚や形状によって、窒化膜パターン２２を研磨ストッパーとして機能させたり、研磨する領域の研磨レートを調整したりする目的で用いることができる。図２（Ａ）では、幅の広い溝１８ｂ上の絶縁膜２０の部分と幅の狭い溝１８ａ上の絶縁膜２０の部分との研磨レートを調整する目的で、窒化膜パターン２２が設けられている。このため、研磨終了時に、研磨によって、幅の広い溝１８ｂ上の絶縁膜２０ｘの部分が、マスク層の残存する領域１２の表面の高さよりも深く削られてしまうおそれはなくなる。この実施の形態では、まず、幅の狭い溝１８ａ上の絶縁膜２０と幅の広い溝１８ｂ上の窒化膜パターン２２が研磨される。そして、窒化膜パターン２２が研磨によって消滅してから、その下の絶縁膜２０が研磨される。これにより、研磨終了時の絶縁膜２０ｘの研磨レートを調整することができる。
【００３１】
その後、マスク層の残存する領域１２を除去する（図２（Ｃ））。この実施の形態では、マスク層１２をパッド酸化膜１４とＳｉ3 Ｎ4 膜１６とで構成している。このため、まず、Ｓｉ3 Ｎ4 膜１６を、例えばウェットエッチングにより除去した後、パッド酸化膜１４をＨＦを用いたウェットエッチングあるいはドライエッチングにより除去する。
【００３２】
これにより、マスク層の残存する領域１２の下に位置していた島状のＳｉ基板１０の部分を、活性領域として用いることができる。また、溝１８内にのみ絶縁膜２２ｘを素子分離領域として残存させることができるため、隣接する活性領域間を好ましく分離することができる。
【００３３】
【実施例】
以下、図を参照して、この発明の半導体装置の製造方法のいくつかの実施例についてより詳細に説明する。しかしながら、以下の説明中で挙げる使用材料、構成成分の大きさ、膜厚、溝の深さなどの数値的条件はこれら発明の範囲内の一例にすぎない。
【００３４】
＜第１の参考例＞
第１の参考例として、図１、図３および図４を参照して、窒化膜パターンを研磨ストッパーとして用いて、素子分離領域を形成する例につき説明する。図３および図４は、第１の参考例の説明に供する工程図であり、形成途中の構造体の断面の切り口で示してある。
【００３５】
まず、基板１０上にマスク層１２ｘを形成する（図１（Ａ））。従来と同様に、基板１０としてのＳｉ基板上にパッド酸化膜１４ｘを形成する。この例では、８５０℃のウェットのＯ2 雰囲気内で形成する。その後、このパッド酸化膜１４ｘ上にＳｉ3 Ｎ4 膜１６ｘを形成する。ここでは、ＬＰＣＶＤ法を用いてＳｉ3 Ｎ4 膜１６ｘを１５０〜２００ｎｍの厚さに形成する。これにより、パッド酸化膜１４ｘおよびＳｉ3 Ｎ4 膜１６ｘからなるマスク層１２ｘが得られる。その後、マスク層１２ｘおよびその下に位置する基板１０に対して、所望の深さの素子分離領域用溝１８を形成する（図１（Ｂ））。ここでは、まず、ホトリソグラフィ技術およびＲＩＥ（リアクティブイオンエッチング：Reactive Ion Etching）によってＳｉ3 Ｎ4 膜１６ｘの素子分離領域用溝となる領域をエッチングする。その後、このＳｉ3 Ｎ4 膜の残存する領域１６をエッチングマスクとして用いて、Ｓｉ基板１０に０．２〜０．６μｍの深さの溝（トレンチ）１８を、ＲＩＥによって形成する。そして、この例では、幅１０μｍ未満の溝１８ａと幅１０μｍ以上の溝１８ｂとが形成される。その後、溝１８の内壁を酸化させる。これにより、内壁酸化膜３０が形成される（図３（Ａ））。
【００３６】
その後、溝１８およびマスク層の残存する領域１２上に絶縁膜２０を形成する。ここでは、ＨＤＰによって、ＳｉＯ2 膜２０をほぼ溝１８の深さと同等の厚さに形成する。これにより、溝１８は残存するマスク層１２の表面付近の高さまでＳｉＯ2 膜２０で埋め込まれる。また、ＳｉＯ2 膜２０はＳｉ3 Ｎ4 膜１６上にも堆積する（図３（Ｂ））。
【００３７】
次に、この例では、幅１０μｍ以上の溝１８ｂの上側に、窒化膜パターンを設ける。まず、ＳｉＯ2 膜２０の表面全面にわたって、Ｓｉ3 Ｎ4 膜２２ｘをＣＶＤ法を用いて５０ｎｍ〜２００ｎｍの厚さに堆積する（図３（Ｃ））。その後、ホトリソグラフィおよびこれに続くエッチング処理を行って、幅１０μｍ以上の溝１８ｂの上側にのみＳｉ3 Ｎ4 膜２２ｘが残存するように、他の領域上のＳｉ3 Ｎ4 膜２２ｘを除去する（図４（Ａ））。これにより、窒化膜パターン２２が形成される。また、ホトリソグラフィの合わせ余裕を考慮して、幅の広い（幅１０μｍ以上）の溝１８ｂの上面の領域より０．５μｍ程度内側の領域に窒化膜パターン２２としてのＳｉ3 Ｎ4 膜を残すようにする。
【００３８】
この後、絶縁膜２０をマスク層の残存する領域１２の表面が露出するまで研磨する（図４（Ｂ））。この例では、ＣＭＰにより従来と同様にしてＳｉＯ2 膜２０に対して研磨を行う。これにより、マスク層の残存する領域１２の表面が露出した時点で、幅１０μｍ以上の溝１８ｂ内の絶縁膜（ＳｉＯ2 膜）２０ｘは、窒化膜パターン２２が研磨ストッパーとなるため、研磨されない。
【００３９】
その後、マスク層の残存する領域１２を除去する。この例では、マスク層１２を構成するＳｉ3 Ｎ4 膜１６を除去する際に、同時に窒化膜パターン２２を除去する（図４（Ｃ））。その後、パッド酸化膜１４を除去する（図４（Ｄ））。Ｓｉ3 Ｎ4 膜１６および窒化膜パターン２２の除去は、例えばリン酸等の薬品を用いたウェットエッチングによって行う。また、パッド酸化膜１４の除去はＨＦによるウェットエッチング、あるいはドライエッチングによって行う。
【００４０】
これにより、ダミーＡＣを用いることなく、好ましいトレンチアイソレーション２０ｘを形成することができる。
【００４１】
また、第１の参考例の変形例として、まず、第１の参考例と同様に、素子分離領域用溝１８内にＨＤＰによりＳｉＯ2 膜（第１絶縁膜）２０をマスク層１２の表面の高さと同程度の高さで埋め込み、幅１０μｍ以上の溝１８ｂの上側に窒化膜パターン２２としてのＳｉ3Ｎ4 膜を形成する。
【００４２】
その後、窒化膜パターン２２を覆うように、ＳｉＯ2 膜２０上に、さらにＳｉＯ2 膜（第２絶縁膜）を、ＣＶＤ法を用いて３００ｎｍ〜４００ｎｍの膜厚で形成してもよい。
【００４３】
その後、第１の参考例と同様にＣＭＰにより平坦化工程を行った後、マスク層を除去する。
【００４４】
このようにして、素子分離領域を形成してもよい。
【００４５】
＜第２の参考例＞
第２の参考例として、図５を参照して、窒化膜パターンが、研磨により消滅する例につき説明する。図５は、第２の参考例の説明に供する、主要な形成工程を示す概略図である。
【００４６】
以下、第１の参考例と相違する点につき説明し、第１の参考例と同様の点についてはその詳細な説明を省略する。
【００４７】
第１の参考例と同様にして、基板１０上にマスク層１２ｘを形成した後、素子分離領域用溝１８を形成する。この例でも、第１の参考例と同様に、幅１０μｍ未満の溝１８ａと幅１０μｍ以上の溝１８ｂとを形成する。
【００４８】
その後、溝１８の内壁を酸化した後、ＨＤＰによって、各溝１８を絶縁膜（ＳｉＯ2 膜）２０で埋め込んでいく。この例では、第１の参考例よりも厚く、（溝１８の深さ＋５０ｎｍ）以上、（溝１８の深さ＋マスク層１２の厚さ）以下の厚さに、ＳｉＯ2膜を堆積させる（図５（Ａ））。
【００４９】
次に、幅１０μｍ以上の溝１８ｂの上側に、窒化膜パターン２２を設ける。この例では、ＳｉＯ2 膜２０の表面全面に、Ｓｉ3 Ｎ4 膜２２ｘをＣＶＤにより２０〜５０ｎｍの厚さに形成する（図５（Ｂ））。その後、ホトリソグラフィおよびこれに続くエッチング処理を行って、幅１０μｍ以上の溝１８ｂの上側にのみ窒化膜パターン２２としてのＳｉ3 Ｎ4 膜を残存させる（図５（Ｃ））。
【００５０】
次に、ＳｉＯ2 膜２０を、マスク層の残存する領域１２の表面が露出するまで、研磨する。この例でも、ＣＭＰにより研磨を行う。ここでは、窒化膜パターン２２の厚さが、２０〜５０ｎｍと薄いために、窒化膜パターン２２は研磨によって徐々に削られていく。しかしながら、ＳｉＯ2 膜２０よりは研磨レートが低いため、マスク層の残存する領域１２の表面が露出する時点でようやく消失する。これにより、幅１０μｍ以上の溝１８ｂ内のＳｉＯ2 膜２０は研磨によって過剰に削られるおそれはなくなる（図５（Ｄ））。
【００５１】
その後、第１の参考例と同様にしてマスク層１２としてのＳｉ3 Ｎ4 膜１６およびパッド酸化膜１４を除去する（図４（Ｃ）および図４（Ｄ）参照。）。
【００５２】
これにより、この例では、窒化膜パターン２２を研磨レートを調節する目的で用いて、幅の広い溝１８ｂ上の絶縁膜２０と幅の狭い溝１８ａ上の絶縁膜２０を実質的に同程度の研磨レートで研磨することができる。また、研磨によって、窒化膜パターン２２を消失させることができるため、窒化膜パターン２２を研磨終了後に除去する手間が省ける。
【００５３】
また、窒化膜パターン２２は、マスク層の残存する領域１２の表面が露出するまでに消失すれば、どのような形状であってもよい。
【００５４】
＜第１の実施例＞
第１の実施例として、図６を参照して、素子分離領域用溝の上側に堆積される絶縁膜内に窒化膜パターンを形成する例につき説明する。図６は、第１の実施例の説明に供する、主要な工程を示す概略図である。
【００５５】
以下、第１および第２の参考例と相違する点につき説明し、同様の点については、その詳しい説明を省略する。
【００５６】
第１の参考例と同様にして、基板１０上にマスク層１２ｘを形成した後、素子分離領域用溝１８を形成する。この例でも、同じ基板１０内に、幅１０μｍ未満の溝１８ａおよび幅１０μｍ以上の溝１８ｂをそれぞれ形成する。その後、溝１８の内壁を酸化処理した後、通常のＣＶＤ法を用いてＳｉＯ2 膜２０を形成する。このＳｉＯ2 膜２０は、溝１８を埋め込んで、表面が平坦になるような厚さに形成する。この場合の表面の平坦性は、例えば、電子顕微鏡でＳｉＯ2膜２０の表面を観察した場合に、くぼみが見つけられない程度の平坦性とする。この例では、ＳｉＯ2 膜の膜厚を７００〜９００ｎｍとする（図６（Ａ））。
【００５７】
その後、幅１０μｍ以上の溝１８ｂの上側のＳｉＯ2 膜２０の部分に、窒化膜パターン形成用溝４０を形成する。この例では、ホトリソグラフィおよびこれに続くエッチング処理によって、窒化膜パターン形成用溝４０を形成する。この後行われるＣＭＰを用いた平坦化工程において、幅１０μｍ未満の溝１８ａの上側のＳｉＯ2 膜２０と、幅１０μｍ以上の溝１８ｂの上側のＳｉＯ2 膜２０との研磨レートの調整は、窒化膜パターン形成用溝４０の深さ、溝４０の口と底部の面積、および溝４０同士の間隔によってなされる。よって、この溝４０の深さは、実験により決定される。この実験において、溝４０内に窒化膜を埋め込んで、窒化膜が埋め込まれたＳｉＯ2 の領域と埋め込まれていないＳｉＯ2 の領域とに対して同時に研磨を行って、研磨終了後に電子顕微鏡で観察して、両領域の表面の高さが同等となればよい。但し、この溝４０は、マスク層１２の表面よりも深くは形成しないようにする（図６（Ｂ））。
【００５８】
この後、窒化膜パターン形成用溝４０内に窒化膜２２ｘを埋め込む。この例では、窒化膜２２ｘとしてＳｉ3 Ｎ4 膜をＣＶＤ法を用いて窒化膜パターン形成用溝４０内を埋め込む。この溝内に埋め込まれた窒化膜２２ｘの部分を窒化膜パターン２２とする（図６（Ｃ））。
【００５９】
その後、窒化膜２２ｘおよびＳｉＯ2 膜２０を、マスク層の残存する領域１２の表面が露出するまでＣＭＰにより研磨する。この例では、窒化膜パターン２２の領域では、窒化膜パターン２２以外の領域よりも研磨レートが遅くなる。しかしながら、研磨終了時、すなわちマスク層の残存する領域１２の表面が露出した時点では、窒化膜パターン２２は消失している。また、幅の広い溝１８ｂ上のＳｉＯ2 膜２０（窒化膜パターンの領域）と幅の狭い溝１８ａ上のＳｉＯ2 膜２０（窒化膜パターン以外の領域）との最終的な研磨レートは実質的に同等となる。よって、幅の広い溝１８ｂ上のＳｉＯ2 膜２０は、研磨によってＳｉ3 Ｎ4 膜１６の表面よりも深く削られるおそれはない（図６（Ｄ））。
【００６０】
その後、第１の参考例と同様にしてマスク層１２としてのＳｉ3 Ｎ4 膜１６およびパッド酸化膜１４を除去する（図４（Ｃ）および図４（Ｄ）参照。）。
【００６１】
これにより、この例では、窒化膜パターン２２を研磨レートを調節する目的で用いて、幅の広い溝１８ｂ上の絶縁膜２０と幅の狭い溝１８ａ上の絶縁膜２０を実質的に同程度の研磨レートで研磨することができる。また、研磨によって、窒化膜パターン２２を消失させることができるため、窒化膜パターン２２を研磨終了後に除去する手間が省ける。
【００６２】
＜第３の参考例＞
第３の参考例として、図７を参照して、絶縁膜の平坦化工程の途中で、窒化膜パターンを幅の広い素子分離領域用溝上に設ける例につき説明する。図７は、第３の参考例の説明に供する、主要な工程を示す概略図である。
【００６３】
以下、第１の参考例、第２の参考例、及び第１の実施例と相違する点につき説明し、同様の点についてはその詳細な説明を省略する。
【００６４】
まず、第１の参考例と同様にして、基板１０上にマスク層１２ｘ（パッド酸化膜１４ｘおよびＳｉ3 Ｎ4 膜１６ｘ）を形成した後、素子分離領域用溝１８を形成する。この例においても第１の参考例と同様、幅１０μｍ未満の溝１８ａと幅１０μｍ以上の溝１８ｂとを形成する。
【００６５】
その後、形成された溝１８の内壁を酸化した後、第１の実施例と同様に通常のＣＶＤ法を用いて、絶縁膜２０として膜厚７００〜９００ｎｍのＳｉＯ2 膜を形成する（図７（Ａ））。
【００６６】
その後、この絶縁膜２０を、マスク層の残存する領域１２の表面を露出させない程度に研磨する（これを、第１平坦化工程とする。）。
【００６７】
この例では、ＣＭＰにより、残存するマスク層１２の表面から５０〜１００ｎｍの膜厚になるまでＳｉＯ2 膜２０を研磨する。第１平坦化工程終了後の時点では、ＳｉＯ2 膜２０の表面は平坦となっている（図７（Ｂ））。
【００６８】
次に、素子分離領域用溝１８のうち、幅１０μｍ以上の溝１８ｂの上側の絶縁膜２０上に、窒化膜パターン２２を形成する。
【００６９】
この例では、まず、残存するＳｉＯ2 膜２０の表面に、全面にわたってＳｉ3 Ｎ4 膜をＬＰＣＶＤ法により形成する（図示せず。）。このＳｉ3 Ｎ4 膜の厚さは、５０〜１００ｎｍとする。この例では、膜厚７００ｎｍとする。その後、ホトリソグラフィおよびこれに続くエッチング処理によって、幅１０μｍ以上の溝１８ｂの上側にのみ窒化膜パターン２２を形成する。窒化膜パターン２２は、この後に行う第２平坦化工程によって消失し、第２平坦化工程終了時に、幅１０μｍ未満の溝１８ａ上のＳｉＯ2 膜の領域と幅１０μｍ以上の溝１８ｂ上のＳｉＯ2 膜の領域との研磨レートが実質的に同じとなるような形状および大きさのパターン２２とする（図７（Ｃ））。
【００７０】
次に、残存する絶縁膜２０を、マスク層の残存する領域１２の表面が露出するまで研磨する（これを第２平坦化工程とする。）この例では、ＣＭＰによりＳｉＯ2 膜２０の研磨を行う。幅の広い溝１８ｂ上には研磨レートの低い窒化膜パターン２２が形成されているため、第２の平坦化工程によって幅の広い溝１８ｂ上のＳｉＯ2 膜２０が、研磨終了時にＳｉ3 Ｎ4 膜１６の表面よりも深く削られるおそれはない（図７（Ｄ））。
【００７１】
その後、第１の参考例と同様にして、マスク層１２としてのＳｉ3 Ｎ4 膜１６およびパッド酸化膜１４を除去する（図４（Ｃ）および図４（Ｄ）参照。）。
【００７２】
これにより、この例では、窒化膜パターン２２を研磨レートを調節する目的で用いて、幅の広い溝１８ｂ上の絶縁膜２０と幅の狭い溝１８ａ上の絶縁膜２０を実質的に同程度の研磨レートで研磨することができる。また、研磨によって、窒化膜パターン２２を消失させることができるため、窒化膜パターン２２を研磨終了後に除去する手間が省ける。
【００７３】
また、上述した第１の実施例、及び第１〜第３の参考例では、半導体装置となる１チップ内でのＣＭＰによる研磨ばらつきによる問題を解決することができる。ＣＭＰは、もっと広い領域の研磨も行うことができるため、例えば、１ウェハの表面を研磨する場合、研磨の際に研磨布の圧力分布や速度分布により、研磨が過剰に行われてしまう領域が生じる。このとき、研磨が過剰に行われてしまう領域に、この発明で用いられるような窒化膜パターンを設けることによって、ウェハ内での研磨レートの均一化を図ることも可能である。
【００７４】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置の製造方法によれば、基板上にマスク層を形成する工程と、このマスク層およびマスク層の下に位置する基板に対して所望の深さの素子分離領域用溝を形成する溝形成工程と、この溝およびマスク層の残存する領域上に絶縁膜を形成する工程と、この絶縁膜をマスク層の残存する領域の表面が露出するまで研磨する平坦化工程と、マスク層の残存する領域を除去する工程とを含み、絶縁膜を形成する工程と平坦化工程との間に、溝のうち、最小幅が所定の幅以上である溝の上側に、窒化膜パターンを形成する工程を含んでいることを特徴とする。素子分離領域用溝は、製造する半導体装置の構成によって幅の広い溝や幅の狭い溝が同じ基板内に存在している。これらの溝に絶縁膜を埋め込んで素子分離領域を形成するためには、絶縁膜を埋め込んだ後、絶縁膜の表面を研磨して平坦化する必要がある。また、研磨を行う前に予め溝以外の基板の領域には絶縁膜よりも研磨レートの低い材料で形成されたマスク層を設けておく。そして、研磨はこのマスク層の表面が露出した時点で終了させる。研磨終了時、マスク層が密に設けられている領域、すなわち幅の狭い溝上の絶縁膜と、マスク層が粗に設けられている領域、すなわち幅の広い溝上の絶縁膜との研磨レートにはばらつきが生じる。幅の広い溝上の絶縁膜は、より速く研磨が進行してしまう。これは、幅の広い溝上にある研磨布に撓みが生じること等が原因となる。従って、幅の広い溝の上側の絶縁膜上に、絶縁膜よりも研磨レートの低い窒化膜パターンを設けておくことによって、幅の広い溝上の絶縁膜と幅の狭い溝上の絶縁膜とを同時に研磨しても、幅の広い溝上の絶縁膜が研磨終了時に研磨されすぎるのを防ぐことができる。
【図面の簡単な説明】
【図１】 （Ａ）〜（Ｃ）は、この発明の実施の形態の説明に供する、半導体装置の製造工程を示す主要工程図である。
【図２】 （Ａ）〜（Ｃ）は、実施の形態の説明に供する、図１に続く主要工程図である。
【図３】 （Ａ）〜（Ｃ）は、第１の参考例の説明に供する、主要な工程を示す概略図であり、構造体の断面の切り口で示してある。
【図４】 （Ａ）〜（Ｄ）は、第１の参考例の説明に供する、図３に続く主要工程図である。
【図５】 （Ａ）〜（Ｄ）は、第２の参考例の説明に供する、主要工程図である。
【図６】 （Ａ）〜（Ｄ）は、第１の実施例の説明に供する、主要工程図である。
【図７】 （Ａ）〜（Ｄ）は、第３の参考例の説明に供する、主要工程図である。
【図８】 （Ａ）〜（Ｄ）は、従来の素子分離領域の形成工程を概略的に示す工程図であり、構造体の断面の切り口で示してある。
【符号の説明】
１０，１００：基板（Ｓｉ基板）
１２ｘ：マスク層
１２：マスク層の残存する領域（残存するマスク層）
１４ｘ，１０２ｘ：パッド酸化膜
１４，１０２：パッド酸化膜（の残存する領域）
１６ｘ，１０４ｘ：Ｓｉ3 Ｎ4 膜
１６，１０４：Ｓｉ3 Ｎ4 膜（の残存する領域）
１８，１０６：素子分離領域用溝（溝、トレンチ）
１８ａ：幅の狭い溝（幅１０μｍ未満の溝）
１８ｂ：幅の広い溝（幅１０μｍ以上の溝、最小幅が所定の幅以上である溝）
２０，１０８：絶縁膜（ＳｉＯ2 膜，酸化膜）
２０ｘ，１０８ｘ：素子分離領域（トレンチアイソレーション）
２２：窒化膜パターン
２２ｘ：Ｓｉ3 Ｎ4 膜（窒化膜）
３０：内壁酸化膜
４０：窒化膜パターン形成用溝
【発明の属する技術分野】
この発明は、半導体装置の製造方法、特に、半導体装置の素子分離領域の形成方法に関する。
【０００２】
【従来の技術】
従来、シリコン（Ｓｉ）を主要な構成材料とする半導体装置、例えばＤＲＡＭ( ダイナミック ランダム アクセス メモリ：Dynamic Ramdom Access Memory) においては、素子分離領域の形成を、ＳＴＩ（Shallow Trench Isolation) 技術を用いて行っていた。
【０００３】
図８を参照して、ＳＴＩ技術を用いた素子分離領域の形成につき、簡単に説明する。図８は、従来の素子分離領域の形成工程のうち、主要な工程を段階的に示した工程図であり、各図は構造体の断面の切り口を示している。素子分離領域の形成は、まず、Ｓｉ基板１００上にパッド酸化膜１０２ｘを形成し、このパッド酸化膜１０２ｘ上にシリコン窒化（Ｓｉ3 Ｎ4 ）膜１０４ｘを形成する（図８（Ａ））。次に、素子分離領域が形成される領域上のＳｉ3 Ｎ4 膜１０４ｘをエッチングにより除去し、さらにこの領域のパッド酸化膜１０２ｘおよびＳｉ基板１００をエッチングして、Ｓｉ基板１００に素子分離領域用溝（トレンチ）１０６を形成する（図８（Ｂ））。その後、溝１０６の内部および残存するＳｉ3 Ｎ4 膜１０４上に、例えばＣＶＤ（Chemical Vapor Deposition)によって厚い絶縁膜（酸化膜）１０８を堆積する（図８（Ｃ））。その後、ＣＭＰ（Chemical Mechanical Polish )によって酸化膜１０８の表面を平坦化する。酸化膜１０８の表面は研磨されて、そのうち残存するＳｉ3 Ｎ4 膜１０４の表面が露出する。残存するＳｉ3 Ｎ4 膜１０４はＣＭＰのストッパーとして機能する。残存するＳｉ3 Ｎ4 膜１０４の表面が露出した時点で研磨を終了する。その後、Ｓｉ3 Ｎ4 膜１０４およびパッド酸化膜１０２を除去する。これにより、素子分離領域１０８ｘが形成される（図８（Ｄ））。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記ＳＴＩによる素子分離領域の形成工程において、ＣＭＰによって酸化膜を平坦化する際、ＣＭＰを行う領域内の各素子分離領域の幅によって、研磨特性は部分的に大きく変化してしまう。
【０００５】
ＣＭＰは、定盤上の研磨布に被研磨面（ここでは、酸化膜の表面）を、研磨剤を流しながら擦り合わせて研磨加工を行う平坦化方法である。ＣＭＰにより被研磨面にＳｉ3 Ｎ4 膜が露出したとき、素子分離領域の幅が広い部分と狭い部分との研磨状態を比較すると、幅の広い部分の方がＳｉ3 Ｎ4 膜の表面より深く研磨が進行してしまう。ＣＭＰに用いられる研磨布は可撓性を有する材料で構成されているため、幅の広い部分の略中央では、幅の狭い部分よりも研磨布の撓みが大きくなる。よって研磨布の撓みが生じている部分では、Ｓｉ3 Ｎ4 膜の表面よりも深く研磨が進行してしまう。
【０００６】
このように、素子分離領域の幅の広さに依存して研磨レートに分布が生じてしまうと、素子分離領域の形状にばらつきが生じる。そしてこのばらつきは、素子分離能やトランジスタ特性のばらつきの原因となる。
【０００７】
よって、素子分離領域の幅に依存する研磨レートの分布が生じないように、従来、素子分離領域にダミーアクティブ領域（ダミーＡＣ）を形成して、ＣＭＰを行うことが考え出された。
【０００８】
ダミーアクティブ領域は、実際に素子のアクティブ領域として使用されるものではない。素子分離領域の幅の広い領域内に、例えば島状に基板、パッド酸化膜およびＳｉ3 Ｎ4 膜をダミーＡＣとして残しておく。これにより、ＣＭＰによりＳｉ3 Ｎ4 膜が露出したときに、幅の広い素子分離領域内ではダミーＡＣが研磨布を支えるために、研磨布が撓むおそれはなくなる。
【０００９】
しかしながら、ダミーＡＣは、製造後の素子分離領域内にも電気的に活性な領域として存在し続けてしまう。このため、特に近年の半導体素子の微細化に伴って、配線容量を増加させる原因となるおそれがある。
【００１０】
このため、ダミーＡＣを用いずに、素子分離領域の幅に依存する酸化膜の研磨レートの分布を抑制して素子分離領域を形成できる半導体装置の製造方法の出現が望まれていた。
【００１１】
【課題を解決するための手段】
このため、この発明の半導体装置の製造方法によれば、基板上にマスク層を形成する工程と、このマスク層およびマスク層の下に位置する基板に対して所望の深さの素子分離領域用溝を形成する溝形成工程と、この溝およびマスク層の残存する領域上に絶縁膜を形成する工程と、この絶縁膜をマスク層の残存する領域の表面が露出するまで研磨する平坦化工程と、マスク層の残存する領域を除去する工程とを含み、絶縁膜を形成する工程と平坦化工程との間に、溝のうち、最小幅が所定の幅以上である溝の上側に、窒化膜パターンを形成する工程を含んでいることを特徴とする。
【００１２】
素子分離領域用溝は、製造する半導体装置の構成によって幅の広い溝や幅の狭い溝が同じ基板内に存在している。これらの溝に絶縁膜を埋め込んで素子分離領域を形成するためには、絶縁膜を埋め込んだ後、絶縁膜の表面を研磨して平坦化する必要がある。また、研磨を行う前に予め溝以外の基板の領域には絶縁膜よりも研磨レートの低い材料で形成されたマスク層を設けておく。そして、研磨はこのマスク層の表面が露出した時点で終了させる。研磨終了時、マスク層が密に設けられている領域、すなわち幅の狭い溝上の絶縁膜と、マスク層が粗に設けられている領域、すなわち幅の広い溝上の絶縁膜との研磨レートにはばらつきが生じる。幅の広い溝上の絶縁膜は、より速く研磨が進行してしまう。これは、幅の広い溝上にある研磨布に撓みが生じること等が原因となる。従って、幅の広い溝の上側の絶縁膜上に、絶縁膜よりも研磨レートの低い窒化膜パターンを設けておくことによって、幅の広い溝上の絶縁膜と幅の狭い溝上の絶縁膜とを同時に研磨しても、幅の広い溝上の絶縁膜が研磨終了時に研磨されすぎるのを防ぐことができる。
【００１３】
また、素子分離領域用溝の上側に窒化膜パターンを設ける基準となる、溝の所定の幅は、好ましくは、前記平坦化工程において、前記マスク層の残存する領域の表面に研磨布が到達したときに、該研磨布に撓みが生じる限界の幅であるのがよい。
【００１４】
この幅は、研磨に用いる研磨布の柔らかさ、研磨布の研磨表面への押圧力、研磨の速さおよび研磨剤の種類等に依存する値であるが、研磨布が撓む限界の幅とする。例えば、半導体装置の素子分離領域の形成に係る溝であれば、幅１０μｍが限界の幅である。
【００１５】
また、窒化膜パターンは、好ましくは平坦化工程中に研磨によって消滅するような厚さおよび形状を有しているのがよい。
【００１６】
これにより、幅の広い溝上の絶縁膜の研磨レートを、幅の狭い溝上の絶縁膜の研磨レートよりも遅らせることができる。また、この窒化膜パターンは研磨により消滅するような厚さおよび形状にしてあるために、研磨終了後に取り除く手間が省ける。
【００１７】
また、窒化膜パターンは、溝上に堆積された絶縁膜部分に、窒化膜パターン形成用溝を形成した後、この窒化膜パターン形成用溝内に窒化膜を埋め込むことにより形成されるのがよい。
【００１８】
これによれば、窒化膜パターン形成用溝の形状および深さによって、窒化膜パターンの形状および厚さが決定される。よって、素子分離領域用溝の最小幅に応じて、窒化膜形成用溝の深さおよび形状を設定すればよい。このため、幅の狭い溝上の絶縁膜と幅の広い溝上の絶縁膜との研磨レートを、研磨終了時には同等に調整することができる。従って、幅の広い溝上の絶縁膜が研磨されすぎるのを防ぐことができる。
【００２４】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態につき説明する。なお、各図は発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎず、したがってこの発明を図示例に限定するものではない。
【００２５】
図１および図２は、半導体装置の製造方法の、特に素子分離領域の形成工程を示した図である。図１（Ａ）〜図２（Ｃ）は、主要な工程での構造体の断面の切り口を順に示している。
【００２６】
まず、基板１０上にマスク層１２ｘを形成する（図１（Ａ））。ここでは、基板１０をＳｉ基板とし、マスク層１２ｘを例えばパッド酸化膜１４ｘとＳｉ3 Ｎ4 膜１６ｘとで構成する。
【００２７】
次に、マスク層１２ｘおよびマスク層１２ｘの下に位置する基板１０に対して、所望の深さの素子分離領域用溝１８を形成する（図１（Ｂ））。ここでは、図１（Ｂ）に示すように、幅の狭い溝（例えば幅１０μｍ未満の溝）１８ａと幅の広い溝（例えば幅１０μｍ以上の溝）１８ｂとを形成する。また、この溝１８には後に絶縁膜が形成されて、この絶縁膜を素子分離領域として機能させる。溝１８の形成は、例えばホトリソグラフィ技術を用いてエッチングマスクを形成した後、エッチングマスクから露出しているマスク層１２ｘおよびその下の基板１０に対してエッチングを行うことによって行う。溝１８の深さは、絶縁膜が埋め込まれた溝１８が、隣接する素子間を電気的に分離することができるような深さとする。また、エッチング終了後、残存するマスク層１２の下に位置する基板１０の領域は、後に、活性領域として使用される。
【００２８】
次に、素子分離領域用溝１８およびマスク層の残存する領域１２上に絶縁膜２０を形成する（図１（Ｃ））。この絶縁膜２０は、例えば通常のＣＶＤ（化学気相成長法：Chemical Vapor Deposition ）やＨＤＰ（高密度プラズマ：High Density Plasma ）を用いて形成する。図１（Ｃ）では、通常のＣＶＤで形成された絶縁膜２０を示している。ここでは、絶縁膜２０を例えばＳｉＯ2 膜とする。
【００２９】
次に、素子分離領域用溝１８のうち、最小幅が所定の幅以上である溝１８ｂの上側に、絶縁膜２０よりも研磨レートの低い窒化膜パターン２２を設ける（図２（Ａ））。所定の幅とは、後に行う絶縁膜２０の平坦化工程に、残存しているマスク層１２の表面に研磨布が到達したときに、この研磨布に撓みが生じる限界の幅とする。この幅は、実験等により決定される。ここでは、この幅を１０μｍとする。よって、幅１０μｍ以上の溝１８ｂの上側に窒化膜パターン２２を形成する。窒化膜パターン２２の形成は、例えば、まず、絶縁膜２０の表面に窒化膜（Ｓｉ3 Ｎ4 膜）をＣＶＤにより形成する（図示せず。）。その後、この窒化膜に対して、ホトリソグラフィおよびこれに続くドライエッチングを行うことによって、幅１０μｍ以上の溝１８ｂの上側にのみ窒化膜パターン２２を形成する。
【００３０】
その後、絶縁膜２０をマスク層の残存する領域１２の表面が露出するまで研磨する（図２（Ｂ））。ここでは、ＣＭＰ（化学機械研磨：Chemical Mechanical Polish）によって研磨を行う。Ｓｉ3 Ｎ4 膜の研磨レートは、ＳｉＯ2 膜の研磨レートよりも５０μｍ／分以上遅い。このため、窒化膜パターン２２を設けてある領域は、研磨レートが遅くなる。窒化膜パターン２２の膜厚や形状によって、窒化膜パターン２２を研磨ストッパーとして機能させたり、研磨する領域の研磨レートを調整したりする目的で用いることができる。図２（Ａ）では、幅の広い溝１８ｂ上の絶縁膜２０の部分と幅の狭い溝１８ａ上の絶縁膜２０の部分との研磨レートを調整する目的で、窒化膜パターン２２が設けられている。このため、研磨終了時に、研磨によって、幅の広い溝１８ｂ上の絶縁膜２０ｘの部分が、マスク層の残存する領域１２の表面の高さよりも深く削られてしまうおそれはなくなる。この実施の形態では、まず、幅の狭い溝１８ａ上の絶縁膜２０と幅の広い溝１８ｂ上の窒化膜パターン２２が研磨される。そして、窒化膜パターン２２が研磨によって消滅してから、その下の絶縁膜２０が研磨される。これにより、研磨終了時の絶縁膜２０ｘの研磨レートを調整することができる。
【００３１】
その後、マスク層の残存する領域１２を除去する（図２（Ｃ））。この実施の形態では、マスク層１２をパッド酸化膜１４とＳｉ3 Ｎ4 膜１６とで構成している。このため、まず、Ｓｉ3 Ｎ4 膜１６を、例えばウェットエッチングにより除去した後、パッド酸化膜１４をＨＦを用いたウェットエッチングあるいはドライエッチングにより除去する。
【００３２】
これにより、マスク層の残存する領域１２の下に位置していた島状のＳｉ基板１０の部分を、活性領域として用いることができる。また、溝１８内にのみ絶縁膜２２ｘを素子分離領域として残存させることができるため、隣接する活性領域間を好ましく分離することができる。
【００３３】
【実施例】
以下、図を参照して、この発明の半導体装置の製造方法のいくつかの実施例についてより詳細に説明する。しかしながら、以下の説明中で挙げる使用材料、構成成分の大きさ、膜厚、溝の深さなどの数値的条件はこれら発明の範囲内の一例にすぎない。
【００３４】
＜第１の参考例＞
第１の参考例として、図１、図３および図４を参照して、窒化膜パターンを研磨ストッパーとして用いて、素子分離領域を形成する例につき説明する。図３および図４は、第１の参考例の説明に供する工程図であり、形成途中の構造体の断面の切り口で示してある。
【００３５】
まず、基板１０上にマスク層１２ｘを形成する（図１（Ａ））。従来と同様に、基板１０としてのＳｉ基板上にパッド酸化膜１４ｘを形成する。この例では、８５０℃のウェットのＯ2 雰囲気内で形成する。その後、このパッド酸化膜１４ｘ上にＳｉ3 Ｎ4 膜１６ｘを形成する。ここでは、ＬＰＣＶＤ法を用いてＳｉ3 Ｎ4 膜１６ｘを１５０〜２００ｎｍの厚さに形成する。これにより、パッド酸化膜１４ｘおよびＳｉ3 Ｎ4 膜１６ｘからなるマスク層１２ｘが得られる。その後、マスク層１２ｘおよびその下に位置する基板１０に対して、所望の深さの素子分離領域用溝１８を形成する（図１（Ｂ））。ここでは、まず、ホトリソグラフィ技術およびＲＩＥ（リアクティブイオンエッチング：Reactive Ion Etching）によってＳｉ3 Ｎ4 膜１６ｘの素子分離領域用溝となる領域をエッチングする。その後、このＳｉ3 Ｎ4 膜の残存する領域１６をエッチングマスクとして用いて、Ｓｉ基板１０に０．２〜０．６μｍの深さの溝（トレンチ）１８を、ＲＩＥによって形成する。そして、この例では、幅１０μｍ未満の溝１８ａと幅１０μｍ以上の溝１８ｂとが形成される。その後、溝１８の内壁を酸化させる。これにより、内壁酸化膜３０が形成される（図３（Ａ））。
【００３６】
その後、溝１８およびマスク層の残存する領域１２上に絶縁膜２０を形成する。ここでは、ＨＤＰによって、ＳｉＯ2 膜２０をほぼ溝１８の深さと同等の厚さに形成する。これにより、溝１８は残存するマスク層１２の表面付近の高さまでＳｉＯ2 膜２０で埋め込まれる。また、ＳｉＯ2 膜２０はＳｉ3 Ｎ4 膜１６上にも堆積する（図３（Ｂ））。
【００３７】
次に、この例では、幅１０μｍ以上の溝１８ｂの上側に、窒化膜パターンを設ける。まず、ＳｉＯ2 膜２０の表面全面にわたって、Ｓｉ3 Ｎ4 膜２２ｘをＣＶＤ法を用いて５０ｎｍ〜２００ｎｍの厚さに堆積する（図３（Ｃ））。その後、ホトリソグラフィおよびこれに続くエッチング処理を行って、幅１０μｍ以上の溝１８ｂの上側にのみＳｉ3 Ｎ4 膜２２ｘが残存するように、他の領域上のＳｉ3 Ｎ4 膜２２ｘを除去する（図４（Ａ））。これにより、窒化膜パターン２２が形成される。また、ホトリソグラフィの合わせ余裕を考慮して、幅の広い（幅１０μｍ以上）の溝１８ｂの上面の領域より０．５μｍ程度内側の領域に窒化膜パターン２２としてのＳｉ3 Ｎ4 膜を残すようにする。
【００３８】
この後、絶縁膜２０をマスク層の残存する領域１２の表面が露出するまで研磨する（図４（Ｂ））。この例では、ＣＭＰにより従来と同様にしてＳｉＯ2 膜２０に対して研磨を行う。これにより、マスク層の残存する領域１２の表面が露出した時点で、幅１０μｍ以上の溝１８ｂ内の絶縁膜（ＳｉＯ2 膜）２０ｘは、窒化膜パターン２２が研磨ストッパーとなるため、研磨されない。
【００３９】
その後、マスク層の残存する領域１２を除去する。この例では、マスク層１２を構成するＳｉ3 Ｎ4 膜１６を除去する際に、同時に窒化膜パターン２２を除去する（図４（Ｃ））。その後、パッド酸化膜１４を除去する（図４（Ｄ））。Ｓｉ3 Ｎ4 膜１６および窒化膜パターン２２の除去は、例えばリン酸等の薬品を用いたウェットエッチングによって行う。また、パッド酸化膜１４の除去はＨＦによるウェットエッチング、あるいはドライエッチングによって行う。
【００４０】
これにより、ダミーＡＣを用いることなく、好ましいトレンチアイソレーション２０ｘを形成することができる。
【００４１】
また、第１の参考例の変形例として、まず、第１の参考例と同様に、素子分離領域用溝１８内にＨＤＰによりＳｉＯ2 膜（第１絶縁膜）２０をマスク層１２の表面の高さと同程度の高さで埋め込み、幅１０μｍ以上の溝１８ｂの上側に窒化膜パターン２２としてのＳｉ3Ｎ4 膜を形成する。
【００４２】
その後、窒化膜パターン２２を覆うように、ＳｉＯ2 膜２０上に、さらにＳｉＯ2 膜（第２絶縁膜）を、ＣＶＤ法を用いて３００ｎｍ〜４００ｎｍの膜厚で形成してもよい。
【００４３】
その後、第１の参考例と同様にＣＭＰにより平坦化工程を行った後、マスク層を除去する。
【００４４】
このようにして、素子分離領域を形成してもよい。
【００４５】
＜第２の参考例＞
第２の参考例として、図５を参照して、窒化膜パターンが、研磨により消滅する例につき説明する。図５は、第２の参考例の説明に供する、主要な形成工程を示す概略図である。
【００４６】
以下、第１の参考例と相違する点につき説明し、第１の参考例と同様の点についてはその詳細な説明を省略する。
【００４７】
第１の参考例と同様にして、基板１０上にマスク層１２ｘを形成した後、素子分離領域用溝１８を形成する。この例でも、第１の参考例と同様に、幅１０μｍ未満の溝１８ａと幅１０μｍ以上の溝１８ｂとを形成する。
【００４８】
その後、溝１８の内壁を酸化した後、ＨＤＰによって、各溝１８を絶縁膜（ＳｉＯ2 膜）２０で埋め込んでいく。この例では、第１の参考例よりも厚く、（溝１８の深さ＋５０ｎｍ）以上、（溝１８の深さ＋マスク層１２の厚さ）以下の厚さに、ＳｉＯ2膜を堆積させる（図５（Ａ））。
【００４９】
次に、幅１０μｍ以上の溝１８ｂの上側に、窒化膜パターン２２を設ける。この例では、ＳｉＯ2 膜２０の表面全面に、Ｓｉ3 Ｎ4 膜２２ｘをＣＶＤにより２０〜５０ｎｍの厚さに形成する（図５（Ｂ））。その後、ホトリソグラフィおよびこれに続くエッチング処理を行って、幅１０μｍ以上の溝１８ｂの上側にのみ窒化膜パターン２２としてのＳｉ3 Ｎ4 膜を残存させる（図５（Ｃ））。
【００５０】
次に、ＳｉＯ2 膜２０を、マスク層の残存する領域１２の表面が露出するまで、研磨する。この例でも、ＣＭＰにより研磨を行う。ここでは、窒化膜パターン２２の厚さが、２０〜５０ｎｍと薄いために、窒化膜パターン２２は研磨によって徐々に削られていく。しかしながら、ＳｉＯ2 膜２０よりは研磨レートが低いため、マスク層の残存する領域１２の表面が露出する時点でようやく消失する。これにより、幅１０μｍ以上の溝１８ｂ内のＳｉＯ2 膜２０は研磨によって過剰に削られるおそれはなくなる（図５（Ｄ））。
【００５１】
その後、第１の参考例と同様にしてマスク層１２としてのＳｉ3 Ｎ4 膜１６およびパッド酸化膜１４を除去する（図４（Ｃ）および図４（Ｄ）参照。）。
【００５２】
これにより、この例では、窒化膜パターン２２を研磨レートを調節する目的で用いて、幅の広い溝１８ｂ上の絶縁膜２０と幅の狭い溝１８ａ上の絶縁膜２０を実質的に同程度の研磨レートで研磨することができる。また、研磨によって、窒化膜パターン２２を消失させることができるため、窒化膜パターン２２を研磨終了後に除去する手間が省ける。
【００５３】
また、窒化膜パターン２２は、マスク層の残存する領域１２の表面が露出するまでに消失すれば、どのような形状であってもよい。
【００５４】
＜第１の実施例＞
第１の実施例として、図６を参照して、素子分離領域用溝の上側に堆積される絶縁膜内に窒化膜パターンを形成する例につき説明する。図６は、第１の実施例の説明に供する、主要な工程を示す概略図である。
【００５５】
以下、第１および第２の参考例と相違する点につき説明し、同様の点については、その詳しい説明を省略する。
【００５６】
第１の参考例と同様にして、基板１０上にマスク層１２ｘを形成した後、素子分離領域用溝１８を形成する。この例でも、同じ基板１０内に、幅１０μｍ未満の溝１８ａおよび幅１０μｍ以上の溝１８ｂをそれぞれ形成する。その後、溝１８の内壁を酸化処理した後、通常のＣＶＤ法を用いてＳｉＯ2 膜２０を形成する。このＳｉＯ2 膜２０は、溝１８を埋め込んで、表面が平坦になるような厚さに形成する。この場合の表面の平坦性は、例えば、電子顕微鏡でＳｉＯ2膜２０の表面を観察した場合に、くぼみが見つけられない程度の平坦性とする。この例では、ＳｉＯ2 膜の膜厚を７００〜９００ｎｍとする（図６（Ａ））。
【００５７】
その後、幅１０μｍ以上の溝１８ｂの上側のＳｉＯ2 膜２０の部分に、窒化膜パターン形成用溝４０を形成する。この例では、ホトリソグラフィおよびこれに続くエッチング処理によって、窒化膜パターン形成用溝４０を形成する。この後行われるＣＭＰを用いた平坦化工程において、幅１０μｍ未満の溝１８ａの上側のＳｉＯ2 膜２０と、幅１０μｍ以上の溝１８ｂの上側のＳｉＯ2 膜２０との研磨レートの調整は、窒化膜パターン形成用溝４０の深さ、溝４０の口と底部の面積、および溝４０同士の間隔によってなされる。よって、この溝４０の深さは、実験により決定される。この実験において、溝４０内に窒化膜を埋め込んで、窒化膜が埋め込まれたＳｉＯ2 の領域と埋め込まれていないＳｉＯ2 の領域とに対して同時に研磨を行って、研磨終了後に電子顕微鏡で観察して、両領域の表面の高さが同等となればよい。但し、この溝４０は、マスク層１２の表面よりも深くは形成しないようにする（図６（Ｂ））。
【００５８】
この後、窒化膜パターン形成用溝４０内に窒化膜２２ｘを埋め込む。この例では、窒化膜２２ｘとしてＳｉ3 Ｎ4 膜をＣＶＤ法を用いて窒化膜パターン形成用溝４０内を埋め込む。この溝内に埋め込まれた窒化膜２２ｘの部分を窒化膜パターン２２とする（図６（Ｃ））。
【００５９】
その後、窒化膜２２ｘおよびＳｉＯ2 膜２０を、マスク層の残存する領域１２の表面が露出するまでＣＭＰにより研磨する。この例では、窒化膜パターン２２の領域では、窒化膜パターン２２以外の領域よりも研磨レートが遅くなる。しかしながら、研磨終了時、すなわちマスク層の残存する領域１２の表面が露出した時点では、窒化膜パターン２２は消失している。また、幅の広い溝１８ｂ上のＳｉＯ2 膜２０（窒化膜パターンの領域）と幅の狭い溝１８ａ上のＳｉＯ2 膜２０（窒化膜パターン以外の領域）との最終的な研磨レートは実質的に同等となる。よって、幅の広い溝１８ｂ上のＳｉＯ2 膜２０は、研磨によってＳｉ3 Ｎ4 膜１６の表面よりも深く削られるおそれはない（図６（Ｄ））。
【００６０】
その後、第１の参考例と同様にしてマスク層１２としてのＳｉ3 Ｎ4 膜１６およびパッド酸化膜１４を除去する（図４（Ｃ）および図４（Ｄ）参照。）。
【００６１】
これにより、この例では、窒化膜パターン２２を研磨レートを調節する目的で用いて、幅の広い溝１８ｂ上の絶縁膜２０と幅の狭い溝１８ａ上の絶縁膜２０を実質的に同程度の研磨レートで研磨することができる。また、研磨によって、窒化膜パターン２２を消失させることができるため、窒化膜パターン２２を研磨終了後に除去する手間が省ける。
【００６２】
＜第３の参考例＞
第３の参考例として、図７を参照して、絶縁膜の平坦化工程の途中で、窒化膜パターンを幅の広い素子分離領域用溝上に設ける例につき説明する。図７は、第３の参考例の説明に供する、主要な工程を示す概略図である。
【００６３】
以下、第１の参考例、第２の参考例、及び第１の実施例と相違する点につき説明し、同様の点についてはその詳細な説明を省略する。
【００６４】
まず、第１の参考例と同様にして、基板１０上にマスク層１２ｘ（パッド酸化膜１４ｘおよびＳｉ3 Ｎ4 膜１６ｘ）を形成した後、素子分離領域用溝１８を形成する。この例においても第１の参考例と同様、幅１０μｍ未満の溝１８ａと幅１０μｍ以上の溝１８ｂとを形成する。
【００６５】
その後、形成された溝１８の内壁を酸化した後、第１の実施例と同様に通常のＣＶＤ法を用いて、絶縁膜２０として膜厚７００〜９００ｎｍのＳｉＯ2 膜を形成する（図７（Ａ））。
【００６６】
その後、この絶縁膜２０を、マスク層の残存する領域１２の表面を露出させない程度に研磨する（これを、第１平坦化工程とする。）。
【００６７】
この例では、ＣＭＰにより、残存するマスク層１２の表面から５０〜１００ｎｍの膜厚になるまでＳｉＯ2 膜２０を研磨する。第１平坦化工程終了後の時点では、ＳｉＯ2 膜２０の表面は平坦となっている（図７（Ｂ））。
【００６８】
次に、素子分離領域用溝１８のうち、幅１０μｍ以上の溝１８ｂの上側の絶縁膜２０上に、窒化膜パターン２２を形成する。
【００６９】
この例では、まず、残存するＳｉＯ2 膜２０の表面に、全面にわたってＳｉ3 Ｎ4 膜をＬＰＣＶＤ法により形成する（図示せず。）。このＳｉ3 Ｎ4 膜の厚さは、５０〜１００ｎｍとする。この例では、膜厚７００ｎｍとする。その後、ホトリソグラフィおよびこれに続くエッチング処理によって、幅１０μｍ以上の溝１８ｂの上側にのみ窒化膜パターン２２を形成する。窒化膜パターン２２は、この後に行う第２平坦化工程によって消失し、第２平坦化工程終了時に、幅１０μｍ未満の溝１８ａ上のＳｉＯ2 膜の領域と幅１０μｍ以上の溝１８ｂ上のＳｉＯ2 膜の領域との研磨レートが実質的に同じとなるような形状および大きさのパターン２２とする（図７（Ｃ））。
【００７０】
次に、残存する絶縁膜２０を、マスク層の残存する領域１２の表面が露出するまで研磨する（これを第２平坦化工程とする。）この例では、ＣＭＰによりＳｉＯ2 膜２０の研磨を行う。幅の広い溝１８ｂ上には研磨レートの低い窒化膜パターン２２が形成されているため、第２の平坦化工程によって幅の広い溝１８ｂ上のＳｉＯ2 膜２０が、研磨終了時にＳｉ3 Ｎ4 膜１６の表面よりも深く削られるおそれはない（図７（Ｄ））。
【００７１】
その後、第１の参考例と同様にして、マスク層１２としてのＳｉ3 Ｎ4 膜１６およびパッド酸化膜１４を除去する（図４（Ｃ）および図４（Ｄ）参照。）。
【００７２】
これにより、この例では、窒化膜パターン２２を研磨レートを調節する目的で用いて、幅の広い溝１８ｂ上の絶縁膜２０と幅の狭い溝１８ａ上の絶縁膜２０を実質的に同程度の研磨レートで研磨することができる。また、研磨によって、窒化膜パターン２２を消失させることができるため、窒化膜パターン２２を研磨終了後に除去する手間が省ける。
【００７３】
また、上述した第１の実施例、及び第１〜第３の参考例では、半導体装置となる１チップ内でのＣＭＰによる研磨ばらつきによる問題を解決することができる。ＣＭＰは、もっと広い領域の研磨も行うことができるため、例えば、１ウェハの表面を研磨する場合、研磨の際に研磨布の圧力分布や速度分布により、研磨が過剰に行われてしまう領域が生じる。このとき、研磨が過剰に行われてしまう領域に、この発明で用いられるような窒化膜パターンを設けることによって、ウェハ内での研磨レートの均一化を図ることも可能である。
【００７４】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置の製造方法によれば、基板上にマスク層を形成する工程と、このマスク層およびマスク層の下に位置する基板に対して所望の深さの素子分離領域用溝を形成する溝形成工程と、この溝およびマスク層の残存する領域上に絶縁膜を形成する工程と、この絶縁膜をマスク層の残存する領域の表面が露出するまで研磨する平坦化工程と、マスク層の残存する領域を除去する工程とを含み、絶縁膜を形成する工程と平坦化工程との間に、溝のうち、最小幅が所定の幅以上である溝の上側に、窒化膜パターンを形成する工程を含んでいることを特徴とする。素子分離領域用溝は、製造する半導体装置の構成によって幅の広い溝や幅の狭い溝が同じ基板内に存在している。これらの溝に絶縁膜を埋め込んで素子分離領域を形成するためには、絶縁膜を埋め込んだ後、絶縁膜の表面を研磨して平坦化する必要がある。また、研磨を行う前に予め溝以外の基板の領域には絶縁膜よりも研磨レートの低い材料で形成されたマスク層を設けておく。そして、研磨はこのマスク層の表面が露出した時点で終了させる。研磨終了時、マスク層が密に設けられている領域、すなわち幅の狭い溝上の絶縁膜と、マスク層が粗に設けられている領域、すなわち幅の広い溝上の絶縁膜との研磨レートにはばらつきが生じる。幅の広い溝上の絶縁膜は、より速く研磨が進行してしまう。これは、幅の広い溝上にある研磨布に撓みが生じること等が原因となる。従って、幅の広い溝の上側の絶縁膜上に、絶縁膜よりも研磨レートの低い窒化膜パターンを設けておくことによって、幅の広い溝上の絶縁膜と幅の狭い溝上の絶縁膜とを同時に研磨しても、幅の広い溝上の絶縁膜が研磨終了時に研磨されすぎるのを防ぐことができる。
【図面の簡単な説明】
【図１】 （Ａ）〜（Ｃ）は、この発明の実施の形態の説明に供する、半導体装置の製造工程を示す主要工程図である。
【図２】 （Ａ）〜（Ｃ）は、実施の形態の説明に供する、図１に続く主要工程図である。
【図３】 （Ａ）〜（Ｃ）は、第１の参考例の説明に供する、主要な工程を示す概略図であり、構造体の断面の切り口で示してある。
【図４】 （Ａ）〜（Ｄ）は、第１の参考例の説明に供する、図３に続く主要工程図である。
【図５】 （Ａ）〜（Ｄ）は、第２の参考例の説明に供する、主要工程図である。
【図６】 （Ａ）〜（Ｄ）は、第１の実施例の説明に供する、主要工程図である。
【図７】 （Ａ）〜（Ｄ）は、第３の参考例の説明に供する、主要工程図である。
【図８】 （Ａ）〜（Ｄ）は、従来の素子分離領域の形成工程を概略的に示す工程図であり、構造体の断面の切り口で示してある。
【符号の説明】
１０，１００：基板（Ｓｉ基板）
１２ｘ：マスク層
１２：マスク層の残存する領域（残存するマスク層）
１４ｘ，１０２ｘ：パッド酸化膜
１４，１０２：パッド酸化膜（の残存する領域）
１６ｘ，１０４ｘ：Ｓｉ3 Ｎ4 膜
１６，１０４：Ｓｉ3 Ｎ4 膜（の残存する領域）
１８，１０６：素子分離領域用溝（溝、トレンチ）
１８ａ：幅の狭い溝（幅１０μｍ未満の溝）
１８ｂ：幅の広い溝（幅１０μｍ以上の溝、最小幅が所定の幅以上である溝）
２０，１０８：絶縁膜（ＳｉＯ2 膜，酸化膜）
２０ｘ，１０８ｘ：素子分離領域（トレンチアイソレーション）
２２：窒化膜パターン
２２ｘ：Ｓｉ3 Ｎ4 膜（窒化膜）
３０：内壁酸化膜
４０：窒化膜パターン形成用溝
Claims (3)
- 基板上にマスク層を形成する工程と、該マスク層および該マスク層の下に位置する前記基板に対して、所望の深さの素子分離領域用溝を形成する溝形成工程と、該溝および前記マスク層の残存する領域上に絶縁膜を形成する工程と、該絶縁膜を前記マスク層の残存する領域の表面が露出するまで研磨する平坦化工程と、前記マスク層の残存する領域を除去する工程とを含む半導体装置の製造方法において、
前記絶縁膜を形成する工程と前記平坦化工程との間に、前記溝のうち、最小幅が所定の幅以上である溝の上側に、前記絶縁膜よりも研磨レートの低い窒化膜パターンを設ける工程を含み、
前記窒化膜パターンは、前記溝の上側の絶縁膜部分に、窒化膜パターン形成用溝を設け、その後、該窒化膜パターン形成用溝内に窒化膜を埋め込むことにより形成される
ことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記所定の幅は、前記平坦化工程において、前記マスク層の残存する領域の表面に研磨布が到達したときに、該研磨布に撓みが生じる限界の幅である
ことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記窒化膜パターンは、前記平坦化工程中に研磨によって消滅するような厚さおよび形状を有している
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811199A JP4454066B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体装置の製造方法 |
| KR1020000013279A KR100622588B1 (ko) | 1999-06-15 | 2000-03-16 | 반도체장치의 제조방법 |
| TW089104926A TW449839B (en) | 1999-06-15 | 2000-03-17 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811199A JP4454066B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357731A JP2000357731A (ja) | 2000-12-26 |
| JP4454066B2 true JP4454066B2 (ja) | 2010-04-21 |
Family
ID=15862067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16811199A Expired - Fee Related JP4454066B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4454066B2 (ja) |
| KR (1) | KR100622588B1 (ja) |
| TW (1) | TW449839B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035575B1 (ko) * | 2004-01-09 | 2011-05-19 | 매그나칩 반도체 유한회사 | 반도체 장치의 제조 방법 |
-
1999
- 1999-06-15 JP JP16811199A patent/JP4454066B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-16 KR KR1020000013279A patent/KR100622588B1/ko not_active IP Right Cessation
- 2000-03-17 TW TW089104926A patent/TW449839B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW449839B (en) | 2001-08-11 |
| KR100622588B1 (ko) | 2006-09-11 |
| JP2000357731A (ja) | 2000-12-26 |
| KR20010006811A (ko) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7160787B2 (en) | Structure of trench isolation and a method of forming the same | |
| JPH10261705A (ja) | 半導体装置の製造方法 | |
| US6399461B1 (en) | Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions | |
| US20060145268A1 (en) | Semiconductor device and method for fabricating the same | |
| US6335287B1 (en) | Method of forming trench isolation regions | |
| JP2000058637A (ja) | 半導体基板に浅いトレンチ絶縁構造を形成する方法 | |
| US6664190B2 (en) | Pre STI-CMP planarization scheme | |
| JP3566885B2 (ja) | トレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| JP4454066B2 (ja) | 半導体装置の製造方法 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| US6403484B1 (en) | Method to achieve STI planarization | |
| US20020110995A1 (en) | Use of discrete chemical mechanical polishing processes to form a trench isolation region | |
| JPH0951034A (ja) | 半導体装置の製造方法 | |
| KR19990004561A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| JP2001093972A (ja) | 半導体装置の製造方法 | |
| JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス | |
| JPH11260772A (ja) | 表面平坦化法 | |
| KR100451499B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH1022374A (ja) | 半導体装置の製造方法 | |
| KR19990039741A (ko) | 반도체장치에 있어서 평탄화 방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPH11233516A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090114 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |