CN105575770B - 带碳化硅膜基板及其制造方法、以及半导体装置 - Google Patents

带碳化硅膜基板及其制造方法、以及半导体装置 Download PDF

Info

Publication number
CN105575770B
CN105575770B CN201510729358.2A CN201510729358A CN105575770B CN 105575770 B CN105575770 B CN 105575770B CN 201510729358 A CN201510729358 A CN 201510729358A CN 105575770 B CN105575770 B CN 105575770B
Authority
CN
China
Prior art keywords
silicon carbide
film
exposure mask
substrate
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510729358.2A
Other languages
English (en)
Other versions
CN105575770A (zh
Inventor
渡边幸宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015147473A external-priority patent/JP2016092399A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN105575770A publication Critical patent/CN105575770A/zh
Application granted granted Critical
Publication of CN105575770B publication Critical patent/CN105575770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供带碳化硅膜基板及其制造方法、以及半导体装置。带碳化硅膜基板层叠在Si基板上、并具备3C‑SiC膜，该制造方法能制造该带碳化硅膜基板，半导体装置具备带碳化硅膜基板。本发明的带碳化硅膜基板具有Si基板、和层叠于Si基板上的SiC膜及掩膜，SiC膜具有设于Si基板上侧的第一SiC膜、和设于第一SiC膜上侧的第二SiC膜，掩膜具有设于Si基板上的、具有开口部(第一开口部)的第一掩膜、和设于第一SiC膜上的、具备开口部(第二开口部)的第二掩膜。开口部的宽度W1[μm]和第一掩膜的厚度T1[μm]满足T1<tan(54.6°)×W1的关系。

Description

带碳化硅膜基板及其制造方法、以及半导体装置
技术领域
本发明涉及带碳化硅膜基板、带碳化硅膜基板的制造方法以及半导体装置。
背景技术
近年来，碳化硅(SiC)是具有与硅(Si)相比2倍以上的带隙(2.36eV～3.23eV)的宽带隙半导体，作为高耐压器件用材料而为人关注。
然而，SiC与Si不同，结晶形成温度是高温，故难以采用与Si基板相同的从液相的直拉法而生成单晶锭。因此，提出了利用升华法形成SiC的单晶锭的方法，但在所涉及的升华法中，形成口径大、结晶缺陷少的基板是非常困难的。另一方面，在SiC结晶中立方晶SiC(3C-SiC)可以在比较低的温度下形成，故提出了在Si基板上直接进行外延生长的方法。
作为一种使用该外延生长的SiC基板的制造方法，研究了在气相中在Si基板上层叠3C-SiC的异质外延技术。然而，Si与3C-SiC的晶格常数分别为与其差为约20％。而且，Si的热膨胀系数为2.55×10-6K-1，3C-SiC为2.77×10-6K-1，其差为约8％。因此，获得结晶缺陷少的高质量外延膜(3C-SiC膜)是非常困难的。另外，这些晶格常数之差及热膨胀系数之差，作为结果会在3C-SiC膜内产生很大的应力，其结果是产生晶圆的翘曲这一问题。
如上所述的结晶缺陷主要是所谓的双晶(Twin)和反相畴界(APB：Anti PhaseBoundary)。这里作为降低结晶缺陷的方法，例如，在专利文献1中公开了如下的方法：在生长底层基板形成氧化膜等，用该氧化膜等作为掩膜设置外延生长区域，相对于生长区域的开口部的宽度W1，通过设氧化膜等的厚度T为tan(54.6°)×W1(tan(54.6°)倍)以上，从而有效地降低结晶缺陷。在该情况下，假定开口部的宽度W1例如为W1＝0.5μm左右时，用作掩膜的氧化膜等需要T＝0.7μm以上的厚度。
如果采用当前的工艺技术，与图案形成工艺相关的难易度并非那么高，但需要通过比较高的纵横比高精度地形成图案化的氧化膜等。而且，由于是氧化膜等的厚度比较厚的膜厚，产生因在氧化膜等产生膜应力而SiC基板翘曲之类的问题。
现有技术文献
专利文献
专利文献1：日本特开平11-181567号公报
发明内容
本发明为了解决上述问题或课题的至少之一，能够采用以下的应用例或实施方式。
应用例1
本发明的带碳化硅膜基板包括：硅基板；以及立方晶碳化硅膜和掩膜，层叠在所述硅基板上，所述立方晶碳化硅膜具有：第一立方晶碳化硅膜，设于所述硅基板的上侧；以及第二立方晶碳化硅膜，设于所述第一立方晶碳化硅膜的上侧，所述掩膜具有：第一掩膜，设于所述硅基板和所述第一立方晶碳化硅膜之间；以及第二掩膜，设于所述第一立方晶碳化硅膜和所述第二立方晶碳化硅膜之间，所述第一掩膜具备第一开口部，所述硅基板从所述第一开口部露出，所述第二掩膜具备第二开口部，所述第一立方晶碳化硅膜从所述第二开口部露出，当设所述第一开口部的宽度为W1、W1的单位为μm，设所述第一掩膜的厚度为T1、T1的单位为μm时，T1<tan(54.6°)×W1。
根据该结构，能够实现利用掩膜隔断因硅和碳化硅的晶格常数不同等而产生的结晶缺陷，能够构成更优质的带碳化硅膜基板。
应用例2
在上述的带碳化硅膜基板中，优选所述第一掩膜和所述第二掩膜配置在俯视观察下重叠的位置。
根据该结构，能够通过将第一掩膜和第二掩膜配置在俯视下重叠的位置，更确实地隔断结晶缺陷。
应用例3
在上述的碳化硅带有基板中，优选所述第二开口部的宽度与所述第一开口部的宽度相同、或比所述第一开口部的宽度窄。
根据该结构，通过使第二开口部的宽度与第一开口部的宽度相同、或比所述第一开口部的宽度窄，能够更确实地隔断结晶缺陷。
应用例4
在上述的带碳化硅膜基板中，优选当设从所述第一掩膜的底面到所述第二掩膜的底面的距离为D1、D1的单位为μm时，D1≧tan(54.6°)×W1。
根据该结构，能够将第一掩膜和第二掩膜的距离维持在适当的值，能够实现更确实地隔断结晶缺陷。
应用例5
在上述的带碳化硅膜基板中，所述硅基板的形成有所述第一立方晶碳化硅膜的表面的面取向为(100)。
根据该结构，形成第一立方晶碳化硅膜的硅基板的表面的面取向为(100)时，在第一立方晶碳化硅膜内产生的结晶缺陷能够沿(111)面的面取向生长，该结晶缺陷能够在第二掩膜中隔断。因此，能够构成更优质的带碳化硅膜基板。
应用例6
在上述的带碳化硅膜基板中，进一步，所述立方晶碳化硅膜具有设于所述第二立方晶碳化硅膜上侧的第三立方晶碳化硅膜，所述掩膜具有设于所述第二立方晶碳化硅膜和所述第三立方晶碳化硅膜之间的第三掩膜，所述第三掩膜具备第三开口部，优选从所述第三开口部露出所述第二立方晶碳化硅膜。
根据该结构，能够形成更优质的带碳化硅膜基板。
应用例7
在上述的带碳化硅膜基板中，优选所述第一掩膜设置在所述硅基板上并与所述硅基板接触。
根据该结构，在第一掩膜和硅基板之间没有碳化硅膜，外延生长的起点是第一开口部中的硅基板。由此也能够将产生结晶缺陷的起点设为第一开口部，能够更容易地确定产生的结晶缺陷的位置，能够更容易隔断结晶缺陷。
应用例8
本发明的带碳化硅膜基板的制造方法的特征在于，包括：第一工序，在硅基板上形成第一膜；第二工序，在所述第一膜形成露出所述硅基板的第一开口部；第三工序，在露出于所述第一开口部的所述硅基板上，利用外延生长形成预定厚度的第一立方晶碳化硅膜；第四工序，在所述第一立方晶碳化硅膜上形成第二膜；第五工序，在所述第二膜形成露出所述第一立方晶碳化硅膜的第二开口部；以及第六工序，在露出于所述第二开口部的所述第一立方晶碳化硅膜上利用外延生长形成第二立方晶碳化硅膜，当设所述第一膜的厚度为T1、设所述第一开口部的宽度为W1时，T1<tan(54.6°)×W1。
根据该方法，能将第二立方晶碳化硅膜形成为比第一立方晶碳化硅膜结晶缺陷少的立方晶碳化硅膜。
应用例9
在上述带碳化硅膜基板的制造方法中，在所述第三工序中，优选设所述预定厚度为D1时，D1≧tan(54.6°)×W1。
根据该方法，能够更确实地隔断在第一立方晶碳化硅膜产生的结晶缺陷。
应用例10
在上述带碳化硅膜基板的制造方法中，优选所述硅基板的上表面的面取向为(100)。
根据该方法，能够实现使第一立方晶碳化硅膜中的结晶缺陷沿(111)面的面取向产生。
应用例11
在上述带碳化硅膜基板的制造方法中，优选所述第二开口部的宽度与所述第一开口部的宽度相同、或比所述第一开口部的宽度更窄，所述第一开口部和所述第二开口部在俯视观察所述硅基板时位于重叠的位置。
根据该方法，能够确实地隔断第一立方晶碳化硅膜中的结晶缺陷。
应用例12
根据上述带碳化硅膜基板的制造方法，优选进一步包括：第七工序，在所述第二立方晶碳化硅膜上形成第三膜；第八工序，在所述第三膜形成使所述第二立方晶碳化硅膜露出的第三开口部；第九工序，在从所述第三开口部露出的所述第二立方晶碳化硅膜上，利用外延生长形成第三立方晶碳化硅膜。
根据该方法，作为第三立方晶碳化硅膜，能够形成结晶缺陷更少的立方晶碳化硅膜。
应用例13
本发明的半导体装置的特征在于，使用上述的带碳化硅膜基板而制造。
根据该结构，立方晶碳化硅膜耐压性比较高，故能够通过使用本发明的碳化硅膜基板生成用于相对高的电压的用途的半导体装置。
附图说明
图1是示出带碳化硅膜基板的第一实施方式的纵截面图。
图2的(a)至(d)是用于说明图1所示的带碳化硅膜基板的制造方法的纵截面图。
图3是用于说明在图1所示的带碳化硅膜基板中降低结晶缺陷的方法的纵截面图。
图4是示出带碳化硅膜基板的第二实施方式的纵截面图。
图5的(a)至(d)是用于说明图4所示的带碳化硅膜基板的制造方法的纵截面图。
图6的(a)和(b)是用于说明图4所示的带碳化硅膜基板的制造方法的纵截面图。
图7是示出带碳化硅膜基板的第三实施方式的纵截面图。
符号说明
2 硅基板(Si基板)； 3 SiC膜；
4 掩膜； 10 带碳化硅膜基板；
11 带碳化硅膜基板； 12 带碳化硅膜基板；
31 第一SiC膜； 32 第二SiC膜；
33 第三SiC膜； 41 第一掩膜；
42 第二掩膜； 43 第三掩膜；
45 开口部； 46 开口部；
47 开口部； 51 结晶缺陷；
61 第一掩膜； 62 第二掩膜；
63 开口部； 64 开口部。
具体实施方式
下面，基于附图所示的适合的实施方式对本发明的带碳化硅膜基板、带碳化硅膜基板的制造方法及半导体装置进行详细地说明。此外，为了方便起见，容易对使用的附图进行说明，有时附图中记载的构成物各自的大小、比例等存在不一样的情况。
带碳化硅膜基板
第一实施方式
首先，对本发明的带碳化硅膜基板的第一实施方式进行说明。
图1是在示出本发明的带碳化硅膜基板的第一实施方式的纵截面图中，从与Si基板的(011)面垂直的方向观察的图。此外，在下面的说明中，称图1中的上侧为“上”、下侧为“下”。
如图1所示，带碳化硅膜基板(带立方晶碳化硅膜基板)10具有：Si基板(硅基板)2、层叠在Si基板2上的3C-SiC(立方晶碳化硅)膜(下面，有时也仅称为“SiC膜”。)3、和在形成该SiC膜3时所使用的掩膜4。
另外，在本实施方式中，SiC膜3具有：设于Si基板2上侧的第一SiC膜31、和设于该第一SiC膜31上侧的第二SiC膜32，而且，掩膜4具有：设于Si基板2上的、具备开口部(第一开口部)45的第一掩膜41、和设于第一SiC膜31上的、具备开口部(第二开口部)46的第二掩膜42。
Si基板2在支承SiC膜3的同时，并作为利用异质外延技术而形成SiC膜3的生长底层基板使用。
该Si基板2例如通过对由CZ法(直拉法)拉起的硅单晶锭进行切片、研磨而成。该Si基板2的上表面的面取向构成(100)面。此外，Si基板2的上表面也可以是结晶轴数次倾斜的偏移基板。
此外，在本实施方式中，如图1所示，Si基板2使用硅单结晶基板，但并不限定于此，例如，也可以在由石英、蓝宝石、不锈钢构成的基板上形成单结晶硅膜的基板等。本实施方式中的Si基板2的晶格常数是0.543nm。
在本实施方式中，SiC膜3具有设于Si基板2上侧的第一SiC膜31、和设于该第一SiC膜31上侧的第二SiC膜32。
构成SiC膜3的第一SiC膜31及第二SiC膜32都是立方晶碳化硅(3C-SiC)外延生长而形成的半导体膜。立方晶碳化硅带隙值宽到2.36eV以上，热传导率或绝缘击穿电场高，适合用作电源装置用的宽带隙半导体。由这样的立方晶碳化硅构成的SiC膜3(第一SiC膜31及第二SiC膜32)的晶格常数是0.436nm。
掩膜4具有：设于Si基板2上的、具有开口部45的第一掩膜41、和设于第一SiC膜31上的、具备开口部46的第二掩膜42，第一掩膜41及第二掩膜42分别用于第一SiC膜31及第二SiC膜32的形成，残留在带碳化硅膜基板10中。
构成掩膜4的第一掩膜41及第二掩膜42，分别在利用外延技术对第一SiC膜31及第二SiC膜32成膜时能作为掩膜起作用。即，第一掩膜41及第二掩膜42只要能防止3C-SiC(立方晶SiC)的外延生长即可，其材料并无特别限定，例如可由氧化硅(SiO2)、氮化硅(SiN)之类的无机材料构成。
第一掩膜41及第二掩膜42互相具有大致相同的俯视观察形状。而且，设第一掩膜41中的开口部45的宽度为W1[μm]，第一掩膜41的厚度为T1[μm]，从第一掩膜41的底面到第二掩膜42的底面为止的距离为D1[μm]时，满足T1<tan(54.6°)×W1且D1≧tan(54.6°)×W1的关系。由此，能够形成具备降低了结晶缺陷的产生的3C-SiC膜的高质量带碳化硅膜基板10，但对其理由，在以下的带碳化硅膜基板10的制造方法中详述。
接着，说明该带碳化硅膜基板10的制造方法(本发明的带碳化硅膜基板的制造方法)。
图2是用于说明图1所示的带碳化硅膜基板的制造方法的纵截面图，图3是用于说明在图1所示的带碳化硅膜基板中降低结晶缺陷的方法的纵截面图，都是从与Si基板的(011)面垂直的方向观察的图。此外，在下面的说明中，称图2、图3中的上侧为“上”、下侧为“下”。
带碳化硅膜基板10的制造方法具有以下工序：[1]在Si基板2上形成第一掩膜41；[2]将第一掩膜41用作掩膜并在第一掩膜41及Si基板2上形成第一SiC膜31；[3]在第一SiC膜31上形成第二掩膜42；以及[4]将第二掩膜42用作掩膜并在第二掩膜42及第一SiC膜31上形成第二SiC膜32。下面，依次说明这些工序。
[1]首先，如图2的(a)所示，准备Si基板2，并形成连接于该Si基板2上的、具备开口部45的第一掩膜41。
此外，如上所述，第一掩膜41由例如氧化硅(SiO2)、氮化硅(SiN)那样的无机材料构成，下面，以由氧化硅构成第一掩膜41的情况为例进行说明。
这样的第一掩膜41能够通过在Si基板2上形成例如氧化硅膜后，对该氧化硅膜图案化而形成开口部45来得到。
如图1、图2所示，该第一掩膜41被图案化为：其纵截面形状呈矩形状，该纵截面形状从纸面近前侧朝向纸面靠里侧大致相同，设开口部45的宽度为W1[μm]、并且第一掩膜41的厚度为T1[μm]时，满足T1<tan(54.6°)×W1的关系。
另外，氧化硅膜例如可以通过溅射法那样的物理蒸镀法(PVD法)、化学蒸镀法(CVD法)、溶胶凝胶法、热氧化法等各种成膜法形成，其中，优选使用热氧化法或CVD法形成。依据这些方法，能够比较容易地通过均匀的厚度形成所期望膜厚的氧化硅膜。
1-1：热氧化法
热氧化法是通过在加热的Si基板2上，供给包含氧原子的气体，在Si基板2的表面形成氧化硅膜的方法。
加热的温度(加热温度)优选为300℃～1200℃左右，更优选为700℃～1100℃左右。
加热的时间(加热时间)可以根据作为目的的氧化硅膜的厚度适当设定即可，并无特别限定，但例如在将加热温度设为所述范围时，优选为10分钟～90分钟左右，更优选为20分钟～60分钟左右。
另外，作为包含氧原子的气体，能够例如举出氧气(纯氧)、臭氧、过氧化氢、水蒸汽、一氧化氮、二氧化氮、和一氧化二氮等，并组合这些中的一种或两种以上进行使用。
1-2：CVD法
CVD法是通过在预定压力的室内导入包含硅氧化物先驱体(前駆体)和氧原子的气体并加热Si基板2，从而在Si基板2的表面形成氧化硅膜的方法。
作为氧化物先驱体，举出例如二氯硅烷、六氯二硅烷、四(烃基)硅烷、三(烃基)硅烷等，能够组合使用这些中的一种或两种以上。
作为包含氧原子的气体，举出例如氧气(纯氧)、臭氧、过氧化氢、水蒸汽、一氧化氮、二氧化氮、一氧化二氮等，能够组合使用这些中的一种或两种以上。
加热的温度(加热温度)优选为300℃～1000℃左右，更优选为500℃～800℃左右。
加热的时间(加热时间)根据作为目的的氧化硅膜的厚度适当设定即可，并未特别限定，例如在将加热温度设为所述范围时，优选为10分钟～90分钟左右，更优选为20分钟～60分钟左右。
室内的压力(真空度)优选为0.05mTorr～大气压(760Torr)左右，更优选为0.1mTorr～500mTorr左右。
另外，包含硅氧化物先驱体和氧原子的气体的混合比例优选为摩尔比10：1～1：100左右，更优选为1：2～1：10左右。
另外，使用抗蚀剂层的氧化硅膜的图案化，在形成与应形成开口部45的形状对应的抗蚀剂图案后，能够使用湿法蚀刻及干法蚀刻的任一个进行，其中，优选利用湿法蚀刻进行。由此，能够使形成开口部45的第一掩膜41的侧面更平滑。因此，在下一工序[2]中，在形成第一SiC膜31时，以第一掩膜41的侧面作为起点，能够确实地降低在第一SiC膜31的膜中产生结晶缺陷。
而且，在本发明中，第一掩膜41的厚度T1，设定为比较薄，以满足上述的T1<tan(54.6°)×W1的关系。因此，即使将湿法蚀刻用于使用抗蚀剂层的氧化硅膜的图案化中，也能以优异的精度图案化氧化硅膜，从而得到具备开口部45的第一掩膜41。
作为该湿法蚀刻，举出例如使用含氢氟酸的液体作为蚀刻液的蚀刻法。
作为含氢氟酸液体，举出例如氢氟酸(HF)溶液、氟氢酸(氢氟酸(氟化氢)和氟化铵(NH4F)的混合液)等。
[2]接着，如图2的(b)所示的，将第一掩膜41用作掩膜并在Si基板2及第一掩膜41上形成第一SiC膜31。
该第一SiC膜31能够通过如下形成：在预定压力的室内导入原料气体，通过在该状态下加热Si基板2，从而在露出于开口部45的Si基板2上，外延生长立方晶碳化硅(3C-SiC)。
依据该外延生长，以在露出于开口部45的Si基板2为起点生成立方晶碳化硅(3C-SiC)，由此覆盖Si基板2，其后，随着3C-SiC的进一步生长，不仅覆盖Si基板2，也覆盖第一掩膜41，其结果形成覆盖Si基板2及第一掩膜41的整个表面的、如图2的(b)所示的第一SiC膜31。
如图1、图2所示，该第一SiC膜31其厚度在不存在第一掩膜41的位置，被成膜为满足tan(54.6°)×W1以上的关系。
作为原料气体，可举出按预定比例混合含碳气体和含硅气体而成的混合气体，按预定比例包含碳和硅的、含碳和硅气体，按预定比例混合含碳气体、含硅气体以及含碳和硅的气体而成的多种混合气体，这些中的任一个作为原料气体导入室内。
作为含碳气体，例如，除乙烯(C2H4)外，举出乙炔(C2H2)、丙烷(C3H8)、甲烷(CH4)、乙烷(C2H6)、正丁烷(n-C4H10)、异丁烷(i-C4H10)、和新戊烷(neo-C5H12)等，能够使用其中的一种或组合两种以上使用。
另外，作为含硅气体，举出甲硅烷(SiH4)、二硅烷(Si2H6)、三硅烷(Si3H8)、丁硅烷(Si4H10)、二氯硅烷(SiH2Cl2)、四氯化硅(SiCl4)、三氯氢硅(SiHCl3)、和六氯二硅烷(Si2Cl6)等，能够使用其中的一种或组合两种以上使用。
而且，作为含碳和硅的气体，举出甲基硅烷(SiH3CH3)、二甲基硅烷(SiH2(CH3)2)、三甲基硅烷(SiH(CH3)3)等，能够使用其中的一种或组合两种以上使用。
其中，通过使用任一种气体进行外延生长，则按化学计量学的组成成膜由立方晶碳化硅组成的第一SiC膜31。
另外，加热的温度(加热温度)，即外延生长时的Si基板2的温度，优选为600℃以上1400℃以下，更优选为800℃以上1350℃以下。
此外，加热的时间(加热时间)，根据作为目的的第一SiC膜31的厚度适当设定。
另外，室内的压力(真空度)为7.5×10-7Torr以上，更优选为大气压(760Torr)以下，更优选为7.5×10-6Torr以上0.5Torr以下。
此外，在该第一SiC膜31的上表面，有时形成因第一掩膜41的形状引起的凹凸。此时，优选通过CMP法(化学机械研磨法)、干法蚀刻法等使表面平坦。
[3]接着，如图2的(c)所示，在第一SiC膜31上形成具备开口部46的第二掩膜42。
第二掩膜42能够通过在第一SiC膜31上，在形成例如呈层状的氧化硅(SiO2)膜后，图案化该氧化硅膜并形成开口部46而得到。
在本实施方式中，该第二掩膜42与第一掩膜41具有大致相同的俯视观察形状。即，具备和第一掩膜41相同的大小的线和空间的图案。并且，第二掩膜42在俯视观察下配置在与第一掩膜41重叠的位置。
另外，在所述工序[2]中，该第二掩膜42成膜为第一SiC膜31的厚度在不存在第一掩膜41的位置满足tan(54.6°)×W1以上的关系，故设从第一掩膜41的底面到第二掩膜42的底面为止的距离为D1[μm]时，满足D1≧tan(54.6°)×W1的关系。
另外，在所述工序[1]中，氧化硅膜能够使用与说明的相同的方法而形成，其中，优选使用CVD法而形成。根据CVD法，能够比较容易地以均匀的厚度在第一SiC膜31上形成所期望膜厚的氧化硅膜。
而且，氧化硅膜的图案化，能够使用在所述工序[1]中说明的同样的方法来进行。
[4]接着，如图2的(d)所示，将第二掩膜42用作掩膜，在第一SiC膜31及第二掩膜42上形成第二SiC膜32。
该第二SiC膜32能够与在所述工序[2]中说明的第一SiC膜31相同，向预定压力的室内导入原料气体，并通过在该状态加热Si基板2来形成。即，在露出于开口部46的第一SiC膜31上，通过外延生长立方晶碳化硅(3C-SiC)来形成。
依据该外延生长，以在露出于开口部46的第一SiC膜31为起点生成立方晶碳化硅(3C-SiC)，由此覆盖第一SiC膜31，其后，随着3C-SiC的进一步生长，不仅覆盖第一SiC膜31，还覆盖第二掩膜42，其结果是，覆盖第一SiC膜31及第二掩膜42的整个表面，形成如图2的(d)所示的第二SiC膜32。
这里，在所述工序[2]中的在使用第一掩膜41的开口部45所露出的Si基板2上的外延生长的过程中，在成膜的第一SiC膜31中，因与Si基板2的晶格常数不同，而产生许多的结晶缺陷51。
如图3所示，已知这些结晶缺陷51在Si基板2的上表面的面取向构成(100)面时，在形成的第一SiC膜31中，沿(111)面的面取向，生长出结晶缺陷51。
另外，如上所述，在本实施方式中，第一掩膜41及第二掩膜42呈现互相大致相同的俯视观察形状，配置在俯视观察下重叠的位置，而且第一掩膜41形成于满足T1<tan(54.6°)×W1的关系的位置，第二掩膜42形成于满足D1≧tan(54.6°)×W1的关系的位置。
因此，在露出于开口部45的Si基板2上产生的结晶缺陷51，在第一SiC膜31中，沿(111)面的面取向生长，故在第一SiC膜31的上表面，由在满足D1≧tan(54.6°)×W1的关系的位置形成的第二掩膜42的底面覆盖，其结果是，结晶缺陷51在第二掩膜42的底面停止。
因此，在第二掩膜42的开口部46所露出的第一SiC膜31上，确实地抑制或防止了结晶缺陷51的产生。
因此，在以第二掩膜42的开口部46所露出的第一SiC膜31的上表面为起点而成膜的第二SiC膜32中，确实地抑制或防止了结晶缺陷51的产生，故能够使由相关的第一SiC膜31和第二SiC膜32组成的3C-SiC(立方晶碳化硅)膜3成为结晶缺陷少的高质量膜。另外，由于结晶缺陷少，故能够确实地抑制SiC膜3中的应力的产生。
此外，满足以上的关系的第一掩膜41及第二掩膜42，以及第一SiC膜31的具体的大小，分别如下地设定。
即，第一掩膜41的厚度T1及第二掩膜42的厚度T2，分别独立地设定为优选0.01μm以上1.0μm以下，更优选0.05μm以上0.5μm以下。
另外，第一掩膜41及第二掩膜42的宽度W2，分别独立地设定为优选0.2μm以上10.0μm以下，更优选0.5μm以上5.0μm以下。而且，开口部45、46的宽度W1分别独立地设定为优选0.2μm以上10.0μm以下，更优选0.5μm以上5.0μm以下。
而且，从第一掩膜41的底面到第二掩膜42的底面为止的距离D1，即在第一SiC膜31的第一掩膜41不存在的位置的厚度，优选设定为0.28μm以上14.0μm以下，更优选为0.7μm以上7.0μm以下。
在具备这样的尺寸的带碳化硅膜基板10中，通过满足所述关系，能够更确实地抑制或防止第二SiC膜32中的结晶缺陷51的产生。
如上，能够取得图1所示的带碳化硅膜基板10。
此外，在本实施方式中，说明了在第一SiC膜31上分别层叠一层的第二掩膜42及第二SiC膜32的情况，但并不限于该情况下，也可按顺序层叠两层以上的第二掩膜42及第二SiC膜32。即，带碳化硅膜基板10可在第一SiC膜31上层叠2、3…n层的第二掩膜42及第二SiC膜32。
另外，在本实施方式中，说明了在Si基板2上相接地形成第一掩膜41的情况，但并不限于该结构，例如，也可设SiC膜3进一步具备第四膜，以使该第四膜覆盖Si基板2的整个表面的方式形成于Si基板2上，与该第四膜(SiC膜)上相接地形成第一掩膜41。这样，通过采用形成覆盖Si基板2的整个表面的第四膜的结构，与在Si基板(硅基板)2上接触第一SiC膜31而形成的情况相比，能够得到可更稳定地形成均质的第一SiC膜31的效果。
此外，具备这样的第四膜的带碳化硅膜基板10，能够如下地得到：例如在所述工序[1]之前，在Si基板2上用在所述工序[2]中说明的方法形成第四膜后，利用所述工序[1]在第四膜上形成第一掩膜41，其后，经过与所述工序[2]～[4]同样的工序来获得。
第二实施方式
接着，对本发明的带碳化硅膜基板的第二实施方式进行说明。
图4是示出本发明的带碳化硅膜基板的第二实施方式的纵截面图，是从与Si基板的(011)面垂直的方向观察的图。此外，在下面的说明中，称图4中的上侧为“上”，下侧为“下”。
下面，对第二实施方式的带碳化硅膜基板11，以与所述第一实施方式的带碳化硅膜基板10的不同点为中心说明，对相同的事项省略其说明。
在图4所示的带碳化硅膜基板11中，进一步SiC膜3具有设于第二SiC膜32上侧的第三SiC膜33，掩膜4具有具备设于第二SiC膜32上的开口部(第三开口部)47的第三掩膜43。而且，除了第二掩膜42不配置在俯视观察下与第一掩膜41重叠的位置，而且不满足D1≧tan(54.6°)×W1的关系，第一SiC膜31的膜厚以不满足D1<tan(54.6°)×W1的关系的方式设定为较薄以外，与图1所示的带碳化硅膜基板10相同。
这里，第二掩膜42不配置在俯视观察下与第一掩膜41重叠的位置，而且设定为较薄，使得第一SiC膜31的膜厚满足D1<tan(54.6°)×W1的关系，从而在第一SiC膜31中，沿(111)面的面取向生长的结晶缺陷51的一部分在第一SiC膜31的上表面，不会由第二掩膜42的底面停止，从开口部46露出。
因此，以在第二掩膜42的开口部46所露出的第一SiC膜31的上表面为起点成膜的第二SiC膜32中，也残留结晶缺陷51的一部分。然而，在本实施方式中，在第二SiC膜32上，形成为与对第一SiC膜31的第二掩膜42及第二SiC膜32的关系相同的结构的、第三掩膜43及第三SiC膜33。因此，能够在第二SiC膜32的上表面利用第三掩膜43的底面停止在第二SiC膜32中残留的结晶缺陷51的一部分。
因此，以在第三掩膜43的开口部47所露出的第二SiC膜32的上表面为起点而成膜的第三SiC膜33中，能够确实地抑制或防止结晶缺陷51的产生。因此，能够使由涉及的第一SiC膜31、第二SiC膜32和第三SiC膜33构成的3C-SiC(立方晶碳化硅)膜3成为结晶缺陷少的高质量膜。另外，由于结晶缺陷少，故能够确实地抑制SiC膜3中的应力的产生。
以上，利用第二实施方式的带碳化硅膜基板11，也能够取得与所述第一实施方式同样的效果。
这样的第二实施方式的带碳化硅膜基板11能够如以下那样制造。
图5、图6是说明图4所示的带碳化硅膜基板的制造方法的纵截面图，都是从与Si基板的(011)面垂直的方向观察的图。此外，在下面的说明中，称图5、图6中的上侧为“上”，下侧为“下”。
本实施方式的带碳化硅膜基板11的制造方法具有以下工序：[1B]在Si基板2上形成第一掩膜41；[2B]将第一掩膜41用作掩膜并在第一掩膜41及Si基板2上形成第一SiC膜31；[3B]在第一SiC膜31上形成第二掩膜42；[4B]将第二掩膜42用作掩膜在第二掩膜42及第一SiC膜31上形成第二SiC膜32；[5B]在第二SiC膜32上形成第三掩膜43；以及[6B]将第三掩膜43用作掩膜并在第三掩膜43及第二SiC膜32上形成第三SiC膜33。下面，依次说明这些各工序。
[1B]首先，如图5的(a)所示，与所述工序[1]同样地准备Si基板2，在该Si基板2上形成具备开口部45，满足T1<tan(54.6°)×W1的关系的第一掩膜41。
[2B]接着，如图5的(b)所示，与所述工序[2]同样，将第一掩膜41用作掩膜在Si基板2及第一掩膜41上形成第一SiC膜31。
如图4、图5所示，在本实施方式中，对该第一SiC膜31以较薄的厚度成膜，使其厚度在不存在第一掩膜41的位置，不满足tan(54.6°)×W1以上的关系，而满足不足tan(54.6°)×W1的关系。
[3B]接着，如图5的(c)所示，与所述工序[3]同样，在第一SiC膜31上形成具备开口部46的第二掩膜42。
该第二掩膜42与所述第一实施方式同样地具有与第一掩膜41大致相同的俯视观察形状。即，具有与第一掩膜41相同的大小的线和空间的图案，但在本实施方式中，将第二掩膜42配置在俯视观察下不完全与第一掩膜41重叠的位置。
另外，该第二掩膜42在所述工序[2B]中，第一SiC膜31的厚度成膜为，在不存在第一掩膜41的位置，满足不足tan(54.6°)×W1的关系，故设从第一掩膜41的底面到第二掩膜42的底面为止的距离为D1[μm]时，满足D1<tan(54.6°)×W1的关系。
[4B]接着，如图5的(d)所示，与所述工序[4]相同，将第二掩膜42用作掩膜，并在第一SiC膜31及第二掩膜42上形成第二SiC膜32。
该第二SiC膜32如图4、图5所示，与第一SiC膜31相同，在本实施方式中，使其厚度成膜为较薄，使得其厚度在不存在第二掩膜42的位置，满足不足tan(54.6°)×W1的关系。
[5B]接着，如图6的(a)所示，与所述工序[3]相同，在第二SiC膜32上形成具备开口部47的第三掩膜43。
该第三掩膜43与所述第一实施方式相同，与第一掩膜41具有大致相同的俯视观察形状。即，具备与第一掩膜41相同的大小的线和空间的图案，但在本实施方式中，将第三掩膜43配置在俯视观察下不完全与第一掩膜41及第二掩膜42重叠的位置。
另外，该第三掩膜43在所述工序[4B]中成膜成，使得第二SiC膜32的厚度在不存在第二掩膜42的位置，满足不足tan(54.6°)×W1的关系，故设从第二掩膜42的底面到第三掩膜43的底面为止的距离为D1[μm]时，满足D1<tan(54.6°)×W1的关系。
[6B]接着，如图6的(b)所示，与所述工序[4]相同，将第三掩膜43用作掩膜，在第二SiC膜32及第三掩膜43上形成第三SiC膜33。
此时，如上所述，在以在第三掩膜43的开口部47所露出的第二SiC膜32的上表面为起点成膜的第三SiC膜33中，确实地防止或抑制结晶缺陷51的产生。因此，能够使由涉及的第一SiC膜31、第二SiC膜32和第三SiC膜33组成的3C-SiC(立方晶碳化硅)膜3为结晶缺陷少的高质量的膜。另外，由于结晶缺陷少，故能够确实地抑制SiC膜3中的应力的产生。
如以上那样，能够取得图4所示的带碳化硅膜基板11。
此外，在本实施方式中，说明了在第一SiC膜31上分别依次层叠一层的第二掩膜42、第二SiC膜32、第三掩膜43及第三SiC膜33的情况，但不限于在该情况下，也可依次层叠两层以上的第二掩膜42、第二SiC膜32、第三掩膜43及第三SiC膜33。即，带碳化硅膜基板11可在第一SiC膜31上层叠2、3…n层的第二掩膜42、第二SiC膜32、第三掩膜43及第三SiC膜33。
第三实施方式
图7是示出本实施方式中的带碳化硅膜基板12。带碳化硅膜基板12在硅基板2上形成的第一掩膜61及在第一SiC膜31上形成的第二掩膜62。第二掩膜62中的开口部64的宽度比第一掩膜61中的开口部63的宽度窄。通过使开口部64的宽度更窄，在第二SiC膜32中，实现外延生长中起点的结晶缺陷的风险降低，能够形成结晶缺陷更少的膜。
以上，多个实施方式的带碳化硅膜基板具备结晶缺陷极少的高质量的SiC膜(立方晶碳化硅膜)3，所以能够适于用作期待为宽带隙半导体的碳化硅(SiC)半导体。因此，适于用作具备碳化硅(SiC)半导体的半导体装置，能够使涉及的半导体装置具备高耐压性。
另外，作为该半导体装置，举出例如MOSFET(metal-oxide-semiconductor-field-effecttransiste：金属氧化物半导体场效应晶体管)、绝缘栅极型双极晶体管(IGBT)、和肖特基屏障二极管(SBD)等。
以上，基于图示的实施方式说明了本发明的带碳化硅膜基板、带碳化硅膜基板的制造方法及半导体装置，但本发明不限于此。
例如，本发明的带碳化硅膜基板的制造方法也能够根据需要添加任意的工序。
另外，在本发明的带碳化硅膜基板及半导体装置中，各部分的结构能置换为发挥相同的功能的任意结构，并且，能够附加任意的结构。

Claims (13)

1.一种带碳化硅膜基板，其特征在于，
包括：
硅基板；以及
立方晶碳化硅膜和掩膜，层叠在所述硅基板上，
所述立方晶碳化硅膜具有：
第一立方晶碳化硅膜，设于所述硅基板的上侧；以及
第二立方晶碳化硅膜，设于所述第一立方晶碳化硅膜的上侧，
所述掩膜具有：
第一掩膜，设于所述硅基板和所述第一立方晶碳化硅膜之间；以及
第二掩膜，设于所述第一立方晶碳化硅膜和所述第二立方晶碳化硅膜之间，
所述第一掩膜具备第一开口部，所述硅基板从所述第一开口部露出，
所述第二掩膜具备第二开口部，所述第一立方晶碳化硅膜从所述第二开口部露出，
当设所述第一开口部的宽度为W1，设所述第一掩膜的厚度为T1时，T1<tan(54.6°)×W1，其中，W1和T1的单位为μm。
2.根据权利要求1所述的带碳化硅膜基板，其特征在于，
所述第一掩膜和所述第二掩膜配置在俯视观察下重叠的位置。
3.根据权利要求1或2所述的带碳化硅膜基板，其特征在于，
所述第二开口部的宽度与所述第一开口部的宽度相同、或比所述第一开口部的宽度窄。
4.根据权利要求1或2所述的带碳化硅膜基板，其特征在于，
当设从所述第一掩膜的底面到所述第二掩膜的底面的距离为D1时，D1≧tan(54.6°)×W1，其中，D1的单位为μm。
5.根据权利要求1或2所述的带碳化硅膜基板，其特征在于，
所述硅基板的形成有所述第一立方晶碳化硅膜的表面的面取向为(100)。
6.根据权利要求1或2所述的带碳化硅膜基板，其特征在于，
所述立方晶碳化硅膜还具有：
第三立方晶碳化硅膜，设于所述第二立方晶碳化硅膜的上侧，
所述掩膜还具有：
第三掩膜，设于所述第二立方晶碳化硅膜和所述第三立方晶碳化硅膜之间，
所述第三掩膜具备第三开口部，所述第二立方晶碳化硅膜从所述第三开口部露出。
7.根据权利要求1或2所述的带碳化硅膜基板，其特征在于，
所述第一掩膜设置在所述硅基板上并与所述硅基板接触。
8.一种带碳化硅膜基板的制造方法，其特征在于，
包括：
第一工序，在硅基板上形成第一膜；
第二工序，在所述第一膜形成露出所述硅基板的第一开口部；
第三工序，在露出于所述第一开口部的所述硅基板上，利用外延生长形成预定厚度的第一立方晶碳化硅膜；
第四工序，在所述第一立方晶碳化硅膜上形成第二膜；
第五工序，在所述第二膜形成露出所述第一立方晶碳化硅膜的第二开口部；以及
第六工序，在露出于所述第二开口部的所述第一立方晶碳化硅膜上利用外延生长形成第二立方晶碳化硅膜，
当设所述第一膜的厚度为T1、设所述第一开口部的宽度为W1时，T1<tan(54.6°)×W1。
9.根据权利要求8所述的带碳化硅膜基板的制造方法，其特征在于，
在所述第三工序中，设所述预定厚度为D1时，D1≧tan(54.6°)×W1。
10.根据权利要求8或9所述的带碳化硅膜基板的制造方法，其特征在于，
所述硅基板的上表面是(100)。
11.根据权利要求8或9所述的带碳化硅膜基板的制造方法，其特征在于，
所述第二开口部的宽度与所述第一开口部的宽度相同、或比所述第一开口部的宽度更窄，
所述第一开口部和所述第二开口部在俯视观察所述硅基板时位于重叠的位置。
12.根据权利要求8或9所述的带碳化硅膜基板的制造方法，其特征在于，
还包括：
第七工序，在所述第二立方晶碳化硅膜上形成第三膜；
第八工序，在所述第三膜形成使所述第二立方晶碳化硅膜露出的第三开口部；以及
第九工序，在从所述第三开口部露出的所述第二立方晶碳化硅膜上，利用外延生长形成第三立方晶碳化硅膜。
13.一种半导体装置，其特征在于，
使用根据权利要求1至7的任一项所述的带碳化硅膜基板而制造。
CN201510729358.2A 2014-10-31 2015-10-30 带碳化硅膜基板及其制造方法、以及半导体装置 Active CN105575770B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-223558 2014-10-31
JP2014223558 2014-10-31
JP2015-147473 2015-07-27
JP2015147473A JP2016092399A (ja) 2014-10-31 2015-07-27 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置

Publications (2)

Publication Number Publication Date
CN105575770A CN105575770A (zh) 2016-05-11
CN105575770B true CN105575770B (zh) 2019-09-03

Family

ID=55853573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510729358.2A Active CN105575770B (zh) 2014-10-31 2015-10-30 带碳化硅膜基板及其制造方法、以及半导体装置

Country Status (2)

Country Link
US (1) US9362368B2 (zh)
CN (1) CN105575770B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576013B (zh) * 2014-10-31 2020-04-21 精工爱普生株式会社 带碳化硅膜基板及其制造方法、以及半导体装置
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312967B1 (en) * 1997-10-24 2001-11-06 Sony Corporation Semiconductor device and manufacture method thereof, as well as light emitting semiconductor device
CN102332508A (zh) * 2011-09-09 2012-01-25 王楚雯 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785918B2 (ja) 1991-07-25 1998-08-13 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP3880717B2 (ja) 1997-12-19 2007-02-14 Ｈｏｙａ株式会社 炭化珪素の製造方法
JP4390797B2 (ja) * 2006-11-06 2009-12-24 シャープ株式会社 結晶製造方法
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
JP5696543B2 (ja) 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
JP2013035731A (ja) 2011-08-10 2013-02-21 Seiko Epson Corp 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
JP5757195B2 (ja) * 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
DE112013003805B4 (de) * 2012-08-01 2021-05-06 Mitsubishi Electric Corporation Siliciumcarbidhalbleiterbauteil und Herstellungsverfahren für dieses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312967B1 (en) * 1997-10-24 2001-11-06 Sony Corporation Semiconductor device and manufacture method thereof, as well as light emitting semiconductor device
CN102332508A (zh) * 2011-09-09 2012-01-25 王楚雯 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN105575770A (zh) 2016-05-11
US20160126321A1 (en) 2016-05-05
US9362368B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
CN105575770B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
JP6051524B2 (ja) 半導体基板及び半導体基板の製造方法
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
WO2011069370A1 (zh) 高Ge组分沟道材料层的形成方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
JP2011082526A (ja) 配向ナノスケールパターンを用いて、シリコン上にｉｉｉ−ｖ族層を成長させる方法
US20070246802A1 (en) Semiconductor device and methods thereof
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP6953843B2 (ja) 単結晶基板および炭化ケイ素基板
SE1430022A1 (sv) Billiga semi-isolerande SiC-substrat
CN105576013B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
JP2016092399A (ja) 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置
JP2017135240A (ja) エピタキシャル基板の製造方法
JP6627304B2 (ja) 炭化ケイ素膜付き基板、半導体装置および炭化ケイ素膜付き基板の製造方法
TW202145357A (zh) 半導體結構及其製造方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
JP6958041B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP2002201098A (ja) 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP6958042B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
KR102156349B1 (ko) 표면 스트레스가 완화된 결정질의 탄화실리콘 박막 구조체 제조방법
JP2010278211A (ja) 炭化シリコン膜の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JP2003528443A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant