JP2017135240A - エピタキシャル基板の製造方法 - Google Patents
エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP2017135240A JP2017135240A JP2016013337A JP2016013337A JP2017135240A JP 2017135240 A JP2017135240 A JP 2017135240A JP 2016013337 A JP2016013337 A JP 2016013337A JP 2016013337 A JP2016013337 A JP 2016013337A JP 2017135240 A JP2017135240 A JP 2017135240A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- nitride semiconductor
- iii nitride
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Weting (AREA)
Abstract
【課題】単結晶基板をドライエッチングすることなくエピタキシャル基板の結晶性の向上を図ることが可能なエピタキシャル基板の製造方法を提供する。
【解決手段】エピタキシャル基板1の製造方法は、単結晶基板2の一表面21上に保護層6を形成し、保護層6を第1のウェットプロセスにより所定パターンにパターニングし、単結晶基板2の一表面21のうち保護層6で覆われていない部位を改質することにより改質部4を形成し、保護層6を第2のウェットプロセスにより除去し、単結晶基板2の一表面21及び改質部4の表面41を含む下地面20上にMOVPE法により第1のIII族窒化物半導体層33を形成し、第1のIII族窒化物半導体層33のうち改質部4の表面41上の部分をアルカリ系溶液によりエッチングして除去し、第1のIII族窒化物半導体層33上にMOVPE法により第2のIII族窒化物半導体層34を形成する。
【選択図】図1
【解決手段】エピタキシャル基板1の製造方法は、単結晶基板2の一表面21上に保護層6を形成し、保護層6を第1のウェットプロセスにより所定パターンにパターニングし、単結晶基板2の一表面21のうち保護層6で覆われていない部位を改質することにより改質部4を形成し、保護層6を第2のウェットプロセスにより除去し、単結晶基板2の一表面21及び改質部4の表面41を含む下地面20上にMOVPE法により第1のIII族窒化物半導体層33を形成し、第1のIII族窒化物半導体層33のうち改質部4の表面41上の部分をアルカリ系溶液によりエッチングして除去し、第1のIII族窒化物半導体層33上にMOVPE法により第2のIII族窒化物半導体層34を形成する。
【選択図】図1
Description
本発明は、エピタキシャル基板の製造方法に関し、より詳細には、MOVPE(metal organic vapor phase epitaxy)装置を用いたエピタキシャル基板の製造方法に関する。
エピタキシャル基板の製造方法としては、一方の面に凸部の配列が形成された単結晶のサファイア基板を準備する工程と、トリメチルアルミニウム(TMAl)ガスとアンモニアガスとを原料とするMOVPE法によりサファイア基板の該一方の面にAlN結晶のバッファ層を成長させるバッファ層成長工程と、を含む製造方法が提案されている(例えば、特許文献1)。
バッファ層成長工程では、まず、結晶核(AlN結晶核)を形成し、その後、横エンハンス成長(enhanced lateral growth)の条件でAlN結晶を成長させることにより下地結晶層を形成し、その後、凸部のそれぞれから、サファイア基板の一方の面の法線方向に延びる複数のピラーを成長させ、更に複数のピラーを一体化させている。
特許文献1には、上述のバッファ層を紫外発光層の結晶成長のためのテンプレートとして利用した紫外線発光ダイオードの製造方法が記載されている。
ところで、特許文献1には、凸部の配列を形成する具体例として、ドライエッチングによって平板のサファイア基板の一表面をパターニングすることが記載されている。
エピタキシャル基板の製造方法では、単結晶基板をドライエッチングすることなく結晶性を向上させたエピタキシャル基板を製造することが望まれる場合もある。
本発明の目的は、単結晶基板をドライエッチングすることなくエピタキシャル基板の結晶性の向上を図ることが可能なエピタキシャル基板の製造方法を提供することにある。
本発明に係る一態様のエピタキシャル基板の製造方法は、単結晶基板の一表面上に保護層を形成する第1工程と、前記保護層を第1のウェットプロセスにより所定パターンにパターニングする第2工程と、前記単結晶基板の前記一表面のうち前記保護層で覆われていない部位を改質することにより改質部を形成する第3工程と、前記保護層を第2のウェットプロセスにより除去する第4工程と、前記単結晶基板の前記一表面及び前記改質部の表面を含む下地面上にMOVPE法により第1のIII族窒化物半導体層を形成する第5工程と、前記第1のIII族窒化物半導体層のうち前記改質部の前記表面上の部分をアルカリ系溶液によりエッチングして除去する第6工程と、前記第1のIII族窒化物半導体層上にMOVPE法により第2のIII族窒化物半導体層を形成する第7工程と、を含む。
本発明のエピタキシャル基板の製造方法は、単結晶基板をドライエッチングすることなくエピタキシャル基板の結晶性の向上を図ることが可能になるという効果がある。
下記の実施形態において説明する各図は、模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。また、実施形態に記載した材料、数値等は、好ましい例を示しているだけであり、それに限定する主旨ではない。更に、本発明は、その技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることが可能である。
(実施形態)
以下では、本実施形態のエピタキシャル基板(epitaxial substrate)1の製造方法について図1及び2に基づいて説明する。図1Eは、図2のX−X線断面図に相当する。なお、本実施形態におけるエピタキシャル基板1は、単結晶基板2上にエピタキシャル層3をエピタキシャル成長させた基板である。より詳細には、エピタキシャル基板1は、単結晶基板2上にエピタキシャル層3(図1H参照)をMOVPE(metal organic vapor phase epitaxy)装置によりエピタキシャル成長させた基板である。以下では、MOVPE装置の反応炉内に配置されている単結晶基板2の温度を基板温度という。「基板温度」は、MOVPE装置の反応炉内において単結晶基板2を保持するサセプタ(susceptor)の温度を熱電対により測定した温度であるが、これに限らない。エピタキシャル基板1のサイズは、例えば、チップサイズ(chip size)でもよいし、ウェハサイズ(wafer size)でもよい。
以下では、本実施形態のエピタキシャル基板(epitaxial substrate)1の製造方法について図1及び2に基づいて説明する。図1Eは、図2のX−X線断面図に相当する。なお、本実施形態におけるエピタキシャル基板1は、単結晶基板2上にエピタキシャル層3をエピタキシャル成長させた基板である。より詳細には、エピタキシャル基板1は、単結晶基板2上にエピタキシャル層3(図1H参照)をMOVPE(metal organic vapor phase epitaxy)装置によりエピタキシャル成長させた基板である。以下では、MOVPE装置の反応炉内に配置されている単結晶基板2の温度を基板温度という。「基板温度」は、MOVPE装置の反応炉内において単結晶基板2を保持するサセプタ(susceptor)の温度を熱電対により測定した温度であるが、これに限らない。エピタキシャル基板1のサイズは、例えば、チップサイズ(chip size)でもよいし、ウェハサイズ(wafer size)でもよい。
〔1〕単結晶基板2の準備(図1A参照)
本実施形態のエピタキシャル基板1の製造方法では、まず、単結晶基板2を準備する。エピタキシャル基板1における単結晶基板2は、六方晶(hexagonal crystal)の単結晶基板である。単結晶基板2は、例えば、サファイア基板である。単結晶基板2は、厚さ方向の一表面(第1面)21と、一表面21とは反対側の他表面(第2面)22と、を有する。単結晶基板2の一表面21及び他表面22は、平面状である。単結晶基板2の一表面21は、サファイア基板のc面、つまり(0001)面である。単結晶基板2の厚さは、例えば、100μm〜1000μm程度であるのが好ましく、120μm〜800μm程度であるのがより好ましく、150μm〜500μm程度であるのが更に好ましい。単結晶基板2は、(0001)面からのオフ角が、0°〜0.5°であるのが好ましく、0.05°〜0.4°であるのがより好ましく、0.1°〜0.3°であるのが更に好ましい。なお、単結晶基板2は、チップサイズのエピタキシャル基板1を複数形成することが可能な単結晶ウェハであるのが好ましい。
本実施形態のエピタキシャル基板1の製造方法では、まず、単結晶基板2を準備する。エピタキシャル基板1における単結晶基板2は、六方晶(hexagonal crystal)の単結晶基板である。単結晶基板2は、例えば、サファイア基板である。単結晶基板2は、厚さ方向の一表面(第1面)21と、一表面21とは反対側の他表面(第2面)22と、を有する。単結晶基板2の一表面21及び他表面22は、平面状である。単結晶基板2の一表面21は、サファイア基板のc面、つまり(0001)面である。単結晶基板2の厚さは、例えば、100μm〜1000μm程度であるのが好ましく、120μm〜800μm程度であるのがより好ましく、150μm〜500μm程度であるのが更に好ましい。単結晶基板2は、(0001)面からのオフ角が、0°〜0.5°であるのが好ましく、0.05°〜0.4°であるのがより好ましく、0.1°〜0.3°であるのが更に好ましい。なお、単結晶基板2は、チップサイズのエピタキシャル基板1を複数形成することが可能な単結晶ウェハであるのが好ましい。
〔2〕単結晶基板2上に保護層6を形成する工程(図1B参照)
この工程(第1工程)では、単結晶基板2の一表面21の略全面に保護層6を形成する。保護層6は、例えば、SiO2層である。
この工程(第1工程)では、単結晶基板2の一表面21の略全面に保護層6を形成する。保護層6は、例えば、SiO2層である。
第1工程では、例えば、CVD(Chemical Vapor Deposition)装置又はPVD(Physical Vapor Deposition)装置により、単結晶基板2の一表面21の略全面に保護層6を形成する。
保護層6は、SiO2層に限らず、例えば、Al2O3層でもよい。保護層6がAl2O3層の場合、第1工程では、例えば、ALD(Atomic Layer Deposition)装置により、単結晶基板2の一表面21の略全面に保護層6を形成すればよい。この場合、第1工程では、例えば、ALD装置のチャンバ内に単結晶基板2を配置した後、チャンバ内を所定圧力(例えば、1×10-3Pa)以下に減圧し、かつ、単結晶基板2の温度を所定温度(例えば、200℃)に維持する。第1工程では、この状態において、チャンバ内に原料ガスとしてTMAl(tri-methyl aluminum)とH2Oガスとを交互に供給すればよい。なお、保護層6がSiO2層の場合でも、第1工程では、ALD法により、保護層6を形成してもよい。この場合には、チャンバ内に原料ガスとして例えばSiCl4ガスとH2Oガスとを交互に供給すればよい。一般的に、ALD装置は、CVD装置、PVD装置と比べて安価である。
〔3〕保護層6をパターニングする工程(図1C参照)
この工程(第2工程)では、保護層6を第1のウェットプロセスにより所定パターンにパターニングする。第1のウェットプロセスは、薬液を用いたプロセスである。薬液は、電子工業用薬品(electronic chemicals)であるのが好ましい。
この工程(第2工程)では、保護層6を第1のウェットプロセスにより所定パターンにパターニングする。第1のウェットプロセスは、薬液を用いたプロセスである。薬液は、電子工業用薬品(electronic chemicals)であるのが好ましい。
所定パターンは、例えば、ストライプ状のパターンである。言い換えれば、所定パターンは、ラインアンドスペースパターン(line and space pattern)である。
保護層6がSiO2層又はAl2O3層の場合、第1のウェットプロセスの前にフォトリソグラフィ技術を利用して保護層6上に所定パターンに対応する形状のレジスト膜を形成する。そして、このレジスト膜をマスクとして、第1のウェットプロセスを行うことにより、保護層6のうちレジスト膜に覆われていない部分をエッチングし、その後、レジスト膜を例えば有機溶剤により除去する。レジスト膜は、保護層6を所定パターンにパターニングするためのマスクである。保護層6がSiO2層の場合、薬液は、例えば、BHF(Buffered Hydrofluoric Acid)である。保護層6がAl2O3層の場合、薬液は、例えば、リン酸と硫酸との混合液である。
保護層6がレジスト層の場合、第1のウェットプロセスの前にレジスト層の一部を露光するリソグラフィ工程を行う必要があり、薬液は、現像液である。
〔4〕単結晶基板2の一表面21に改質部4を形成する工程(図1D参照)
この工程(第3工程)では、単結晶基板2の一表面21のうち保護層6で覆われていない部位を改質することにより改質部4を形成する。ここで、「改質部4を形成する」とは、単結晶基板2の一表面21において保護層6で覆われていない部位を変質化することを意味し、より詳細には、単結晶基板2の一部を変質化することを意味する。
この工程(第3工程)では、単結晶基板2の一表面21のうち保護層6で覆われていない部位を改質することにより改質部4を形成する。ここで、「改質部4を形成する」とは、単結晶基板2の一表面21において保護層6で覆われていない部位を変質化することを意味し、より詳細には、単結晶基板2の一部を変質化することを意味する。
保護層6がSiO2層又はAl2O3層の場合、第3工程では、例えば、単結晶基板2を所定温度に加熱した状態で、単結晶基板2の一表面21において保護層6に覆われていない部位をNH3ガスに曝すことにより、改質部4を形成する。所定温度は、例えば、900℃〜1300℃であるのが好ましい。単結晶基板2がサファイア基板の場合、改質部4は、例えば、組成式がAlONで表される物質であるのが好ましい。ここで、改質部4の窒素含有量が2原子%〜50原子%である。改質部4の窒素含有量は、例えば、ESCA(electron spectroscopy for chemical analysis)により得られる値である。改質部4の厚さは、例えば、0.5nm〜5nmである。所定温度の上限は、単結晶基板2の耐熱温度よりも低い温度であればよい。ただし、基板温度を1500℃よりも高くする場合、MOVPE装置では、反応炉内の周辺部材の劣化が激しくなる懸念があるので、より高い耐久性を有する周辺部材を使用するのが好ましい。しかしながら、耐久性の高い周辺部材は、一般的に非常に高価である。したがって、基板温度を1500℃よりも高くする場合には、より高価なMOVPE装置を使用する必要があり、製造コストが増加してしまう懸念がある。
第3工程では、プラズマ処理により改質部4を形成してもよい。より詳細には、第3工程では、単結晶基板2の一表面21において保護層6に覆われていない部位にN2プラズマを照射するプラズマ処理を行うことにより改質部4を形成するようにしてもよい。このときの単結晶基板2の温度は、例えば、室温(27℃)〜600℃程度の範囲で適宜設定すればよい。N2プラズマを利用する場合、保護層6は、SiO2層又はAl2O3層でもよいし、レジスト層でもよい。なお、第3工程では、プラズマ処理においてN2プラズマの代わりに、O2プラズマを採用してもよい。この場合、改質部4は、Al2O3よりもO−richになる(言い換えれば、ストイキオメトリーからずれた組成となる)。
〔5〕保護層6を除去する工程(図1E参照)
この工程(第4工程)では、単結晶基板2上の保護層6を第2のウェットプロセスにより除去する。第2のウェットプロセスは、薬液を用いたプロセスである。第1のウェットプロセスは、薬液を用いたプロセスである。薬液は、電子工業用薬品であるのが好ましい。保護層6がSiO2層の場合、薬液は、例えば、BHFである。保護層6がAl2O3層の場合、薬液は、例えば、リン酸と硫酸との混合液である。保護層6がレジスト層の場合、薬液は、例えば、有機溶剤である。
この工程(第4工程)では、単結晶基板2上の保護層6を第2のウェットプロセスにより除去する。第2のウェットプロセスは、薬液を用いたプロセスである。第1のウェットプロセスは、薬液を用いたプロセスである。薬液は、電子工業用薬品であるのが好ましい。保護層6がSiO2層の場合、薬液は、例えば、BHFである。保護層6がAl2O3層の場合、薬液は、例えば、リン酸と硫酸との混合液である。保護層6がレジスト層の場合、薬液は、例えば、有機溶剤である。
〔6〕単結晶基板2上に第1のIII族窒化物半導体層33を形成する工程(図1F参照)
この工程(第5工程)では、単結晶基板2の一表面21及び改質部4の表面41を含む下地面20上に、MOVPE法により第1のIII族窒化物半導体層33を形成する。
この工程(第5工程)では、単結晶基板2の一表面21及び改質部4の表面41を含む下地面20上に、MOVPE法により第1のIII族窒化物半導体層33を形成する。
第5工程では、まず、改質部4が形成されかつ保護層6が除去された単結晶基板2を、MOVPE装置の反応炉内に導入し、その後、反応炉の内部の真空引きを行い、続いて、窒素ガス等を反応炉内へ流すことによって反応炉内を窒素ガスで満たしてから、排気する。その後、基板温度を第1規定温度とするように単結晶基板2を加熱した状態で、MOVPE装置の反応炉内へIII族元素の原料ガスとN(窒素)の原料ガスとを供給する。これにより、第5工程では、単結晶基板2の下地面20上に第1のIII族窒化物半導体層33を結晶成長させる。第1のIII族窒化物半導体層33は、一例として、AlN層である。この場合、III族元素の原料ガスは、例えば、TMAlである。また、V族元素であるNの原料ガスは、例えば、NH3である。TMAl及びNH3それぞれのキャリアガスとしては、H2ガスを採用することが好ましい。第1規定温度は、例えば、1100℃〜1300℃である。第1のIII族窒化物半導体層33を結晶成長させているときの反応炉内の圧力(成長圧力)は、例えば、1kPa〜70kPaである。第5工程におけるV/III比は、例えば、4〜10000である。第5工程では、第1のIII族窒化物半導体層33としてAlNを結晶成長させる場合、成長圧力は、例えば1kPa〜30kPaである。また、この場合、V/III比は、例えば、4〜150である。「V/III比」とは、III族元素原料ガスのモル供給量[μmol/min]に対するV族元素の原料ガスのモル供給量[μmol/min]との比である。第5工程におけるV/III比は、単結晶基板2の一表面21上へのIII族極性のIII族窒化物半導体結晶核(例えば、Al極性のAlN結晶核)の形成がV族極性のIII族窒化物半導体結晶核(例えば、N極性のAlN結晶核)の形成よりも優先される値である。
第1のIII族窒化物半導体層33は、下地面20のうち単結晶基板2の一表面21上に形成されたIII族極性のIII族窒化物半導体結晶31と、単結晶基板2の改質部4の表面41上に形成されたV族極性のIII族窒化物半導体結晶32と、を含んでいる。III族極性のIII族窒化物半導体結晶31は、Al極性のAlN結晶である。V族極性のIII族窒化物半導体結晶32は、N極性のAlN結晶である。Al極性のAlN結晶の表面は、+c面であり、Al原子がある。N極性のAlN結晶の表面は、−c面であり、N原子がある。第1のIII族窒化物半導体層33のうち単結晶基板2の改質部4の表面41上に形成される部分は、必ずしも全部がV族極性のIII族窒化物半導体結晶32でなくてもよい。例えば、第1のIII族窒化物半導体層33のうち単結晶基板2の改質部4の表面41上に形成される部分は、大部分がV族極性のIII族窒化物半導体結晶であればよく、V族極性のIII族窒化物半導体結晶とIII族極性のIII族窒化物半導体結晶が混在していてもよい。
第5工程におけるV/III比は、単結晶基板2の一表面21へのIII族極性のIII族窒化物半導体結晶31の形成がV族極性のIII族窒化物半導体結晶32の形成よりも優先されやすい値である。
III族極性のIII族窒化物半導体結晶31は、エピタキシャル層3の一部を構成する。III族極性のIII族窒化物半導体結晶31は、この工程よりも後の工程での結晶成長の種結晶(seed crystal)又は再成長起点になると推考される。
〔7〕第1のIII族窒化物半導体層33のうち不要部分を除去する工程(図1G参照)
この工程(第6工程)では、第1のIII族窒化物半導体層33のうち改質部4の表面41上に形成されている部分(不要部分)をエッチングして除去する。不要部分は、V族極性のIII族窒化物半導体結晶32であるが、これに限らず、大部分がV族極性のIII族窒化物半導体結晶であり、V族極性のIII族窒化物半導体結晶とIII族極性のIII族窒化物半導体結晶とが混在する場合もある。第6工程では、第1のIII族窒化物半導体層33のうち改質部4の表面41上の部分をアルカリ系溶液によりエッチングして除去する。第6工程では、第1のIII族窒化物半導体層33のうち改質部4の表面41上の部分をアルカリ系溶液により選択エッチングすることができる。これにより、第6工程では、第1のIII族窒化物半導体層33を所定パターンに対応する形状にパターニングすることができる。第6工程を行うことにより、第1のIII族窒化物半導体層33は、単結晶基板2の一表面21上の部分だけとなり、大部分乃至全部が、III族極性のIII族窒化物半導体結晶31となる。見方を変えれば、第1のIII族窒化物半導体層33は、複数のIII族極性のIII族窒化物半導体結晶31がストライプ状に形成されている。互いに隣り合うIII族極性のIII族窒化物半導体結晶31間の間隔は、500nm〜10μmが好ましく、500nm〜5μmがより好ましく、500nm〜3μmが更に好ましい。アルカリ系溶液は、例えば、KOH水溶液である。アルカリ系溶液は、KOH水溶液に限らず、例えば、TMAH(tetra-methyl-ammonium hydroxide)水溶液、NaOH溶液、エチレンジアミンピロカテコール等でもよい。
この工程(第6工程)では、第1のIII族窒化物半導体層33のうち改質部4の表面41上に形成されている部分(不要部分)をエッチングして除去する。不要部分は、V族極性のIII族窒化物半導体結晶32であるが、これに限らず、大部分がV族極性のIII族窒化物半導体結晶であり、V族極性のIII族窒化物半導体結晶とIII族極性のIII族窒化物半導体結晶とが混在する場合もある。第6工程では、第1のIII族窒化物半導体層33のうち改質部4の表面41上の部分をアルカリ系溶液によりエッチングして除去する。第6工程では、第1のIII族窒化物半導体層33のうち改質部4の表面41上の部分をアルカリ系溶液により選択エッチングすることができる。これにより、第6工程では、第1のIII族窒化物半導体層33を所定パターンに対応する形状にパターニングすることができる。第6工程を行うことにより、第1のIII族窒化物半導体層33は、単結晶基板2の一表面21上の部分だけとなり、大部分乃至全部が、III族極性のIII族窒化物半導体結晶31となる。見方を変えれば、第1のIII族窒化物半導体層33は、複数のIII族極性のIII族窒化物半導体結晶31がストライプ状に形成されている。互いに隣り合うIII族極性のIII族窒化物半導体結晶31間の間隔は、500nm〜10μmが好ましく、500nm〜5μmがより好ましく、500nm〜3μmが更に好ましい。アルカリ系溶液は、例えば、KOH水溶液である。アルカリ系溶液は、KOH水溶液に限らず、例えば、TMAH(tetra-methyl-ammonium hydroxide)水溶液、NaOH溶液、エチレンジアミンピロカテコール等でもよい。
〔8〕第1のIII族窒化物半導体層33上に第2のIII族窒化物半導体層34を形成する工程(図1H参照)
この工程(第7工程)は、第1のIII族窒化物半導体層33上にMOVPE法により第2のIII族窒化物半導体層34を形成する。本実施形態のエピタキシャル基板1の製造方法では、第1のIII族窒化物半導体層33と第2のIII族窒化物半導体層34とでエピタキシャル層3が構成される。
この工程(第7工程)は、第1のIII族窒化物半導体層33上にMOVPE法により第2のIII族窒化物半導体層34を形成する。本実施形態のエピタキシャル基板1の製造方法では、第1のIII族窒化物半導体層33と第2のIII族窒化物半導体層34とでエピタキシャル層3が構成される。
第2のIII族窒化物半導体層34は、第1のIII族窒化物半導体層33の表面(より詳細には、III族極性のIII族窒化物半導体結晶31の表面)から結晶成長し第1のIII族窒化物半導体層33の表面からの距離が長くなるにつれて断面積が大きくなり層状の形状となっている。ここでいう第1のIII族窒化物半導体層33の表面は、III族極性のIII族窒化物半導体結晶31の表面である。また、断面積は、単結晶基板2の一表面21の法線方向に直交する断面の面積である。第2のIII族窒化物半導体層34は、第1のIII族窒化物半導体層33に連続している。第2のIII族窒化物半導体層34は、互いに隣り合うIII族極性のIII族窒化物半導体結晶31同士が結合(一体化)し、層状に成長したIII族窒化物半導体結晶である。単結晶基板2の一表面21と互いに隣り合うIII族極性のIII族窒化物半導体結晶31同士が結合する位置までの距離は、第2のIII族窒化物半導体層34の面内において、ばらつきがある。第2のIII族窒化物半導体層34の厚さは、エピタキシャル層3の表面30が平坦化されるように設定することが好ましい。第2のIII族窒化物半導体層34の厚さは、例えば、2μm〜15μm程度であるのが好ましい。
エピタキシャル基板1では、第2のIII族窒化物半導体層34と第1のIII族窒化物半導体層33と改質部4とで囲まれた空洞5がある。これにより、エピタキシャル基板1の製造方法では、単結晶基板2とエピタキシャル層3との熱膨張係数差等に起因してエピタキシャル層3に発生する応力が空洞5により緩和されると推考される。よって、エピタキシャル基板1の製造方法では、エピタキシャル層3を比較的厚くしながらも、エピタキシャル層3のクラックの発生を抑制することが可能になると推考される。
第7工程では、基板温度を第2規定温度とするように単結晶基板2を加熱した状態で、III族元素の原料ガスとV族元素の原料ガスとをMOVPE装置の反応炉内に供給する。これにより、第7工程では、第1のIII族窒化物半導体層33上に第2のIII族窒化物半導体層34を結晶成長させる。第2のIII族窒化物半導体層34は、一例としてAlN層である。III族元素の原料ガスは、例えば、TMAlである。V族元素の原料ガスは、例えば、NH3である。第1のIII族窒化物半導体層33と第2のIII族窒化物半導体層34とで材質が同じ場合、最終生成物のエピタキシャル基板1において第1のIII族窒化物半導体層33と第2のIII族窒化物半導体層34との境界の区別は、難しい。
第2のIII族窒化物半導体層34が一例としてAlN層の場合、第7工程における成長条件は、AlN結晶の横方向成長が促進される条件であるのが好ましい。ここで、第2のIII族窒化物半導体層34を結晶成長させているときの反応炉内の圧力(成長圧力)は、例えば、1kPa〜70kPaである。また、V/III比は、例えば、4〜870である。第2規定温度は、例えば、1200℃〜1400℃である。第7工程では、第2のIII族窒化物半導体層34を結晶成長させるときに、成長条件を一定としてもよいし、成長条件を多段階に変化させてもよい。成長条件を多段階に変化させる場合、例えば、成長圧力、V/III比及び第2規定温度のうちの少なくとも一つのプロセスパラメータを変化させればよい。また、第2のIII族窒化物半導体層34の厚さは、第2のIII族窒化物半導体層34の表面の平坦性、第2のIII族窒化物半導体層34の結晶性、第2のIII族窒化物半導体層34の成長時間に応じたコスト等の観点から、適宜設定すればよい。
エピタキシャル基板1の製造方法では、上述の〔1〕〜〔8〕までの工程が終了した後、エピタキシャル基板1は、基板温度を例えば室温付近まで降温させた後にMOVPE装置から取り出せばよい。MOVPE装置から取り出したエピタキシャル基板1は、エピタキシャル基板1の状態で保管してもよい。また、エピタキシャル基板1は、MOVPE装置以外の結晶成長装置によりIII族窒化物半導体層を成長するためのテンプレート基板(template substrate)として利用してもよい。ここでいう結晶成長装置は、例えば、MBE(molecular beam epitaxy)装置等である。また、MOVPE装置により製造したエピタキシャル基板1を直ちに窒化物半導体素子の製造に供する場合には、MOVPE装置からエピタキシャル基板1を取り出さずに、エピタキシャル基板1上にIII族窒化物半導体層を成長させればよい。
エピタキシャル基板1では、単結晶基板2の一表面21の面方位とエピタキシャル層3の表面30の面方位とが同じである。エピタキシャル基板1では、単結晶基板2の一表面21が(0001)面であり、エピタキシャル層3の表面30が(0001)面である。エピタキシャル層3の表面30が(0001)面であることは、例えば、X線回折、TEM(transmission electron microscope)による電子回折像等で確認することが可能である。エピタキシャル層3の表面30は、III族極性面である。より詳細には、エピタキシャル層3の表面30は、Al極性面である。
エピタキシャル基板1は、例えば、窒化物半導体素子の結晶層を成長するためのテンプレート基板として利用することができる。ここで、エピタキシャル基板1のエピタキシャル層3は、例えば発光素子(発光ダイオード、レーザダイオード等)のバッファ層として利用することができる。エピタキシャル基板1のエピタキシャル層3を発光素子のバッファ層として利用する場合、エピタキシャル層3をバッファ層として、例えば、n型AlGaN層、発光層、電子ブロック層及びp型AlGaN層をMOVPE装置により順次成長させればよい。発光素子では、発光層から放射される光(例えば、紫外線)を単結晶基板2の第2面22から放射させることが可能となる。
本実施形態のエピタキシャル基板1の製造方法は、第1工程と、第2工程と、第3工程と、第4工程と、第5工程と、第6工程と、第7工程と、を含む。第1工程では、単結晶基板2の一表面21上に保護層6を形成する。第2工程では、保護層6を第1のウェットプロセスにより所定パターンにパターニングする。第3工程では、単結晶基板2の一表面21のうち保護層6で覆われていない部位を改質することにより改質部4を形成する。第4工程では、保護層6を第2のウェットプロセスにより除去する。第5工程では、単結晶基板2の一表面21及び改質部4の表面41を含む下地面20上にMOVPE法により第1のIII族窒化物半導体層33を形成する。第6工程では、第1のIII族窒化物半導体層33のうち改質部4上に形成されている部分をアルカリ系溶液によりエッチングして除去する。第7工程では、第1のIII族窒化物半導体層33上にMOVPE法により第2のIII族窒化物半導体層34を形成する。これにより、エピタキシャル基板1の製造方法は、単結晶基板2をドライエッチングすることなくエピタキシャル基板1の結晶性の向上を図ることが可能になる。ここでいうエピタキシャル基板1の結晶性は、第2のIII族窒化物半導体層34の結晶性である。
エピタキシャル基板1の製造方法において、単結晶基板2は、サファイア基板である。単結晶基板2の一表面21は、c面である。第1のIII族窒化物半導体層33及び第2のIII族窒化物半導体層34は、AlN層である。これにより、エピタキシャル基板1の製造方法では、紫外線を発光する発光素子の製造に利用可能でありかつ紫外線の取り出しが可能なエピタキシャル基板1を製造することが可能となる。
エピタキシャル基板1の製造方法において、第1工程では、保護層6としてSiO2層又はAl2O3層を形成し、第3工程では、単結晶基板2の温度を900℃以上に保ち、かつNH3ガスを供給することにより改質部4を形成するのが好ましい。これにより、エピタキシャル基板1の製造方法では、第5工程において第1のIII族窒化物半導体層33を形成するときに、改質部4の表面41上にV族極性の窒化物半導体結晶が形成されやすくなり、第6工程において、第1のIII族窒化物半導体層33のうち改質部4の表面41上に形成されている部分をアルカリ系溶液により選択的にエッチングしやすくなる。
エピタキシャル基板1の製造方法において、第1工程では、保護層6としてレジスト層を形成し、第3工程では、プラズマ処理により改質部4を形成してもよい。これにより、エピタキシャル基板1の製造方法では、保護層6を、真空装置を用いることなく形成でき、かつ、改質部4をレジスト層の耐熱温度よりも低い温度条件下で形成することが可能となる。
エピタキシャル基板1の製造方法では、改質部4のパターンが、図2に示すようにストライプ状であるが、これに限らない。例えば、変形例1のエピタキシャル基板1の製造方法では、改質部4は、図3に示すように、1つ1つが正方形状で、仮想的な正方格子の各格子点に1つずつ配置されたパターンでもよい。また、変形例2のエピタキシャル基板1の製造方法では、改質部4は、図4に示すように、正方格子状のパターンでもよい。また、変形例3のエピタキシャル基板1の製造方法では、改質部4は、図5に示すように、三角格子状のパターンでもよい。また、変形例4のエピタキシャル基板1の製造方法では、改質部4は、図6に示すように、1つ1つが六角形で、仮想的な三角格子の各格子点に1つずつ配置されたパターンでもよい。なお、改質部4の1つ1つは六角形状に限らず、例えば、他の多角形状、円形状等でもよい。
また、エピタキシャル基板1の製造方法において、単結晶基板2は、サファイア基板に限らず、例えば、SiC基板、Ga2O3基板、スピネル基板又はSi基板でもよい。
エピタキシャル基板1を利用して製造する窒化物半導体素子は、発光ダイオード(例えば、紫外線発光ダイオード等)、レーザダイオードに限らず、例えば、AlGaN系の高電子移動度トランジスタ等でもよい。
1 エピタキシャル基板
2 単結晶基板
20 下地面
21 一表面
4 改質部
41 表面
6 保護層
33 第1のIII族窒化物半導体層
34 第2のIII族窒化物半導体層
2 単結晶基板
20 下地面
21 一表面
4 改質部
41 表面
6 保護層
33 第1のIII族窒化物半導体層
34 第2のIII族窒化物半導体層
Claims (4)
- 単結晶基板の一表面上に保護層を形成する第1工程と、
前記保護層を第1のウェットプロセスにより所定パターンにパターニングする第2工程と、
前記単結晶基板の前記一表面のうち前記保護層で覆われていない部位を改質することにより改質部を形成する第3工程と、
前記保護層を第2のウェットプロセスにより除去する第4工程と、
前記単結晶基板の前記一表面及び前記改質部の表面を含む下地面上にMOVPE法により第1のIII族窒化物半導体層を形成する第5工程と、
前記第1のIII族窒化物半導体層のうち前記改質部の前記表面上の部分をアルカリ系溶液によりエッチングして除去する第6工程と、
前記第1のIII族窒化物半導体層上にMOVPE法により第2のIII族窒化物半導体層を形成する第7工程と、を含む、
ことを特徴とするエピタキシャル基板の製造方法。 - 前記単結晶基板は、サファイア基板である、
前記単結晶基板の前記一表面は、c面であり、
前記第1のIII族窒化物半導体層及び前記第2のIII族窒化物半導体層は、AlN層である、
ことを特徴とする請求項1記載のエピタキシャル基板の製造方法。 - 前記第1工程では、前記保護層としてSiO2層又はAl2O3層を形成し、
前記第3工程では、前記単結晶基板の温度を900℃以上に保ち、かつNH3ガスを供給することにより前記改質部を形成する、
ことを特徴とする請求項2記載のエピタキシャル基板の製造方法。 - 前記第1工程では、前記保護層としてレジスト層を形成し、
前記第3工程では、プラズマ処理により前記改質部を形成する、
ことを特徴とする請求項2記載のエピタキシャル基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013337A JP2017135240A (ja) | 2016-01-27 | 2016-01-27 | エピタキシャル基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013337A JP2017135240A (ja) | 2016-01-27 | 2016-01-27 | エピタキシャル基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017135240A true JP2017135240A (ja) | 2017-08-03 |
Family
ID=59503959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016013337A Pending JP2017135240A (ja) | 2016-01-27 | 2016-01-27 | エピタキシャル基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017135240A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155616A (ja) * | 2019-03-20 | 2020-09-24 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
JP2020203818A (ja) * | 2019-06-19 | 2020-12-24 | 国立大学法人山口大学 | 低転位AlNの製造方法及びそれに用いる種基板 |
-
2016
- 2016-01-27 JP JP2016013337A patent/JP2017135240A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155616A (ja) * | 2019-03-20 | 2020-09-24 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
JP7220603B2 (ja) | 2019-03-20 | 2023-02-10 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
TWI840524B (zh) * | 2019-03-20 | 2024-05-01 | 日商東京威力科創股份有限公司 | 蝕刻基板之膜之方法及電漿處理裝置 |
JP2020203818A (ja) * | 2019-06-19 | 2020-12-24 | 国立大学法人山口大学 | 低転位AlNの製造方法及びそれに用いる種基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120187444A1 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
TW518767B (en) | Production method of III nitride compound semiconductor and III nitride compound semiconductor element | |
WO2012121154A1 (ja) | 下地基板、窒化ガリウム結晶積層基板及びその製造方法 | |
JP6324654B2 (ja) | GaN薄膜構造物、その製造方法、及びそれを含む半導体素子 | |
TW200949905A (en) | Group III nitride semiconductor epitaxial substrate and process for producing the same | |
JP4991828B2 (ja) | 窒化ガリウム系化合物半導体の作製方法 | |
JP6060348B2 (ja) | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 | |
JP2007266472A (ja) | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 | |
US8354289B2 (en) | Method for manufacturing gallium nitride wafer | |
JP2014519188A (ja) | 半導体薄膜構造及びその形成方法 | |
JP2007326771A (ja) | 形成方法および化合物半導体ウェハ | |
JP2009071279A (ja) | 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法 | |
KR20100085635A (ko) | 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자 | |
JP2017522721A (ja) | 半極性iii族窒化物層を含む半導体材料の製造方法 | |
CN105575770B (zh) | 带碳化硅膜基板及其制造方法、以及半导体装置 | |
JP2017135240A (ja) | エピタキシャル基板の製造方法 | |
US9583340B2 (en) | Semipolar nitride semiconductor structure and method of manufacturing the same | |
TW201739948A (zh) | 化合物半導體基板、膠片膜及化合物半導體基板之製造方法 | |
JP6405767B2 (ja) | 窒化ガリウム基板 | |
KR20090048139A (ko) | 질화물계 발광소자 및 그 제조방법 | |
KR101392366B1 (ko) | 질화물 발광 다이오드 제조방법 | |
JP5929434B2 (ja) | AlN系膜の製造方法およびそれに用いられる複合基板 | |
KR100668649B1 (ko) | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 | |
KR100771227B1 (ko) | 유전체 dbr을 구비한 질화물계 발광소자 및 이의제조방법 | |
JP4172444B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 |