JP2010278211A - 炭化シリコン膜の製造方法 - Google Patents
炭化シリコン膜の製造方法 Download PDFInfo
- Publication number
- JP2010278211A JP2010278211A JP2009129019A JP2009129019A JP2010278211A JP 2010278211 A JP2010278211 A JP 2010278211A JP 2009129019 A JP2009129019 A JP 2009129019A JP 2009129019 A JP2009129019 A JP 2009129019A JP 2010278211 A JP2010278211 A JP 2010278211A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon carbide
- carbide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜13の製造方法は、基板11上に下地層12を形成する工程と、下地層12上にシリコン膜を形成する工程と、シリコン膜をパターニングするパターニング工程と、パターニング工程の後にシリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜13を形成する工程と、炭化シリコン膜13をマスクに用いて、マスクが形成されていない領域の下地層12をエッチングする工程と、を有することを特徴とする。
【選択図】図3
【解決手段】本発明の炭化シリコン膜13の製造方法は、基板11上に下地層12を形成する工程と、下地層12上にシリコン膜を形成する工程と、シリコン膜をパターニングするパターニング工程と、パターニング工程の後にシリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜13を形成する工程と、炭化シリコン膜13をマスクに用いて、マスクが形成されていない領域の下地層12をエッチングする工程と、を有することを特徴とする。
【選択図】図3
Description
本発明は、炭化シリコン膜の製造方法に関するものである。
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れるという特性を有している。このような特性を有する炭化シリコンは、MEMS(Micro Electro Mechanical Systems)の材料としても期待されている。
炭化シリコンの製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法や、CVD法がある。昇華再結晶法では、1700℃近辺の超高温処理が必要であるので、低コストで効率よく炭化シリコン膜を製造することや大口径化に対応することが難しい。また、酸化シリコン膜上にCVD法で炭化シリコン膜を製造すると、変成された炭化シリコン膜が局所的に核成長を起こして粒塊となり、表面状態が荒れた疎な炭化シリコン膜となってしまう。疎な炭化シリコン膜であると、この膜上に多種材料の積層構造を形成することが困難であり、良好なMEMSを製造することが難しくなる。
このような問題点を解決するための技術が各種検討されており、例えば特許文献1及び2では、炭化シリコンを製造する方法として、SOI基板を用いる方法が開示されている。この方法は、SOI基板を収容した成膜室内に、水素ガスと炭化水素ガスの混合ガスを供給しつつ、SOI基板を加熱処理することにより、SOI基板表面の単結晶シリコン層を単結晶炭化シリコン膜に変成する方法である。また、特許文献3では、スマートカット法(登録商標)等の転写技術を用いて、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写することでSiCOI基板を製造する方法が開示されている。
特許文献1〜3の技術にあっては、炭化シリコン膜を効率よく製造することができると考えられるが、以下のように問題点もある。
特許文献1及び2では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数nmの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値(例えば格子定数や熱膨張係数)の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数nmの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献3では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
特許文献1及び2では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数nmの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値(例えば格子定数や熱膨張係数)の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数nmの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献3では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
一方、炭化シリコンを用いたデバイスと従来のシリコンを用いたデバイスとを一つのチップに混載する技術が望まれている。一つのチップに炭化シリコンのデバイスとシリコンのデバイスを混載させるためには、炭化シリコンをエッチングする必要がある。しかしながら、炭化シリコンは結合が非常に安定であり、強力なエッチャントが必要になるので、エッチングが困難である。例えば、ウエットエッチングでは、温度数百℃の溶融水酸化カリウム(KOH)が用いられるが、非常に高温なので安全管理のためのコストがかかり量産的ではない。また、ドライエッチングでは、フロロカーボン(CF)系ガス、塩素(Cl2)ガス、六フッ化硫黄(SF6)ガスの開発がされているが、エッチングレートが小さく、生産性に劣る。さらに、ドライエッチングでは、選択比が大きいマスクの材料がなく、エッチングストップ用の最適な下地膜もないので、炭化シリコン膜をエッチングすることが困難である。そして、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とするのはさらに困難である。
本発明はこのような事情に鑑みてなされたものであって、エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能な炭化シリコン膜の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の炭化シリコン膜の製造方法は、基板上に下地層を形成する工程と、前記下地層上にシリコン膜を形成する工程と、前記シリコン膜をパターニングするパターニング工程と、前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、前記炭化シリコン膜をマスクに用いて、前記マスクが形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする。
この製造方法によれば、シリコン膜を炭化処理して炭化シリコン膜を形成する工程の前に、シリコン膜をパターニングするので、エッチングが困難な炭化シリコン膜をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。また、炭化シリコン膜をマスクに用いて、このマスクが形成されていない領域の下地層をエッチングするので、マスクが形成されている領域の下地層はエッチングされないでそのまま残る。エッチングされないでそのまま残った下地層により、基板と炭化シリコン膜とが離間して電気的に絶縁された構造となる。したがって、エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
この製造方法によれば、シリコン膜を炭化処理して炭化シリコン膜を形成する工程の前に、シリコン膜をパターニングするので、エッチングが困難な炭化シリコン膜をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。また、炭化シリコン膜をマスクに用いて、このマスクが形成されていない領域の下地層をエッチングするので、マスクが形成されている領域の下地層はエッチングされないでそのまま残る。エッチングされないでそのまま残った下地層により、基板と炭化シリコン膜とが離間して電気的に絶縁された構造となる。したがって、エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
本製造方法においては、基板上に下地層を形成する工程と、前記下地層上にシリコン膜を形成する工程と、前記シリコン膜をパターニングするパターニング工程と、前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、前記炭化シリコン膜上に素子を形成する工程と、前記炭化シリコン膜が形成されている領域に、前記素子を覆う保護膜を形成する工程と、前記保護膜が形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする。
この製造方法によれば、シリコン膜を炭化処理して炭化シリコン膜を形成する工程の前に、シリコン膜をパターニングするので、エッチングが困難な炭化シリコン膜をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。また、炭化シリコン膜をマスクに用いて、このマスクが形成されていない領域の下地層をエッチングするので、マスクが形成されている領域の下地層はエッチングされないでそのまま残る。エッチングされないでそのまま残った下地層により、基板と炭化シリコン膜とが離間して電気的に絶縁された構造となる。また、炭化シリコン膜上に素子を形成する工程の後に、素子を覆う保護膜を形成し、この保護膜が形成されていない領域をエッチングするので、素子がエッチングされないように下地層をエッチングすることができる。したがって、炭化シリコン膜上の素子をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。
この製造方法によれば、シリコン膜を炭化処理して炭化シリコン膜を形成する工程の前に、シリコン膜をパターニングするので、エッチングが困難な炭化シリコン膜をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。また、炭化シリコン膜をマスクに用いて、このマスクが形成されていない領域の下地層をエッチングするので、マスクが形成されている領域の下地層はエッチングされないでそのまま残る。エッチングされないでそのまま残った下地層により、基板と炭化シリコン膜とが離間して電気的に絶縁された構造となる。また、炭化シリコン膜上に素子を形成する工程の後に、素子を覆う保護膜を形成し、この保護膜が形成されていない領域をエッチングするので、素子がエッチングされないように下地層をエッチングすることができる。したがって、炭化シリコン膜上の素子をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。
本製造方法においては、前記シリコン膜が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことが望ましい。
この製造方法によれば、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。シリコン膜を所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い(緻密でない)ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
この製造方法によれば、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。シリコン膜を所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い(緻密でない)ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
本製造方法においては、前記下地層が酸化シリコン膜からなることが望ましい。
この製造方法によれば、酸化シリコン膜は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜が形成されない領域のシリコン基板または石英基板が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
この製造方法によれば、酸化シリコン膜は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜が形成されない領域のシリコン基板または石英基板が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
本製造方法においては、前記下地層が窒化シリコン膜からなることが望ましい。
この製造方法によれば、窒化シリコン膜は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜が形成されない領域のシリコン基板または石英基板が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
この製造方法によれば、窒化シリコン膜は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜が形成されない領域のシリコン基板または石英基板が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
本製造方法においては、前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
本製造方法においては、前記基板がシリコンまたは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
本製造方法においては、前記シリコン膜をCVD法を用いて形成してもよい。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、CVD法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、CVD法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
本製造方法においては、前記シリコン膜の膜厚を100nm以下にすることが望ましい。
本願発明者は、シリコン膜の膜厚を100nm以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
本願発明者は、シリコン膜の膜厚を100nm以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
本製造方法においては、前記炭化シリコン膜を形成する工程では、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質のシード層が形成されるので、このように炭化された膜をシード層として炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
この製造方法によれば、緻密で均一な膜質のシード層が形成されるので、このように炭化された膜をシード層として炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
本製造方法においては、前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
(第1実施形態)
図1は、本発明の第1実施形態における炭化シリコン膜13を有する半導体基板10の構成を模式的に示す図である。図1に示すように、半導体基板10は、シリコンからなる基板(シリコン基板)11と、酸化シリコン膜(下地層)12と、炭化シリコン膜13と、を備えて構成されている。
図1は、本発明の第1実施形態における炭化シリコン膜13を有する半導体基板10の構成を模式的に示す図である。図1に示すように、半導体基板10は、シリコンからなる基板(シリコン基板)11と、酸化シリコン膜(下地層)12と、炭化シリコン膜13と、を備えて構成されている。
シリコン基板(基板)11は、酸化シリコン膜12及び炭化シリコン膜13の下地となる基板である。このシリコン基板11は、例えば、CZ法(チョクラルスキー法)やFZ法(フローティングゾーン法)を用いて形成されたシリコンインゴットをスライス、研磨して形成される。
炭化シリコン膜13は、酸化シリコン膜12上に、図2に示すアモルファスシリコンを含むシリコン膜14(以下、アモルファスシリコン膜という。)を所定の幅Wにパターニングした後に炭化し、炭化された膜をエピタキシャル成長させて厚膜化することにより形成されている。炭化シリコン膜13は、バンドギャップ値が高く、絶縁破壊電界が強いので高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れている。このため、半導体基板10を用いると、良好な高耐圧パワーデバイスや良好なMEMSを製造することが可能である。
シリコン基板11は、炭化シリコン膜13が形成されていない領域において、表面が露出している。これは、炭化シリコン膜13をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングすることにより除去したことによる。
一方、マスクが形成されている領域の酸化シリコン膜12はエッチングされないでそのまま残っている。エッチングされないでそのまま残った酸化シリコン膜12により、シリコン基板11と炭化シリコン膜13とが離間して電気的に絶縁された構造となる。
シリコン基板11の表面が露出していない領域において、酸化シリコン膜12が、シリコン基板11と炭化シリコン膜13との間に形成されている。酸化シリコンの膜厚T1は、例えば100nm程度の膜厚である。酸化シリコン膜12によって、シリコン基板11と炭化シリコン膜13とが当接しないようになっている。酸化シリコン膜12は、シリコン基板11と炭化シリコン膜13との格子定数や熱膨張係数の違いを緩和する緩衝層として機能する。
(半導体基板の製造方法)
次に、本実施形態に係る炭化シリコン膜13を有する半導体基板10の製造方法を説明する。図2及び図3は、半導体基板10の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板11上に、酸化シリコン膜12を介してアモルファスシリコン膜14を形成し、このアモルファスシリコン膜14をエッチングを用いてパターニングし、このパターニングされたアモルファスシリコン膜14aを炭化処理し、炭化された膜をエピタキシャル成長させて厚膜化することにより炭化シリコン膜13を形成し、この炭化シリコン膜13をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングすることにより半導体基板10を製造する。
次に、本実施形態に係る炭化シリコン膜13を有する半導体基板10の製造方法を説明する。図2及び図3は、半導体基板10の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板11上に、酸化シリコン膜12を介してアモルファスシリコン膜14を形成し、このアモルファスシリコン膜14をエッチングを用いてパターニングし、このパターニングされたアモルファスシリコン膜14aを炭化処理し、炭化された膜をエピタキシャル成長させて厚膜化することにより炭化シリコン膜13を形成し、この炭化シリコン膜13をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングすることにより半導体基板10を製造する。
半導体基板10を製造する際は、先ず、図2(a)に示すように、従来と同様の手法により製造されたシリコン基板11を用意する。次に、シリコン基板11を熱酸化する。これにより、図2(b)に示すように、シリコン基板11の表層に酸化シリコン膜12が形成される。酸化シリコン膜の膜厚T1は、例えば100nm程度の膜厚にする。
これにより、炭化シリコン膜13がシリコン基板11と当接しなくなり、酸化シリコン膜12をシリコン基板11と炭化シリコン膜13との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。その結果、炭化シリコン膜13の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜13を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜13に素子を形成してデバイスを製造すると、酸化シリコン膜12を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。また、酸化シリコン膜12は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。
次に、図2(c)に示すように、酸化シリコン膜12上に、アモルファスシリコン膜14をCVD法を用いて形成する。CVD法において基板温度を低くするほど、得られる膜の結晶性が低くなり、アモルファスシリコン膜14が得られる。CVD法によれば、高精度な膜厚のアモルファスシリコン膜14を形成することができる。
本実施形態では、アモルファスシリコン膜の膜厚(シリコン膜の膜厚)T2を、30nm程度にする。これにより、炭化されずに残留したアモルファスシリコン膜14と炭化シリコン膜13とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜13の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚T2を100nm以下にすることで、炭化処理でアモルファスシリコン膜14をほとんど残留させずに炭化シリコン膜13に変成できることを見出したことによる。
次に、図2(d)に示すように、アモルファスシリコン膜14を一部エッチングすることにより、所定の幅Wにパターニングされたアモルファスシリコン膜14aを形成する。アモルファスシリコン膜14のエッチングは、例えば、ドライエッチングを用いることができる。具体的には、従来のフォトリソ技術を用いてマスク(図示略)を所定の幅Wにパターニングし、この所定の幅Wにパターニングされたマスクを用いて、アモルファスシリコン膜14をドライエッチングする。このとき、下地の酸化シリコン膜12がエッチングストッパーとなる。このように、炭化シリコン膜13を形成する工程の前に、アモルファスシリコン膜14を所定の幅Wにパターニングするので、エッチングが困難な炭化シリコン膜13をエッチングする必要がない。したがって、エッチングが困難な炭化シリコン膜13をエッチングすることなく、所定の幅Wにパターニングされた炭化シリコン膜13を容易に得ることができる。
次に、図3(a)に示すように、所定の幅Wにパターニングされたアモルファスシリコン膜14aを炭化処理することにより、シード層13aを形成する。アモルファスシリコン膜14aの炭化処理は、赤外線加熱方式のランプアニール装置を用いて行う。炭化処理は、例えば、プロパンガス(C3H8)等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度800〜1400℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板裏面から基板温度をモニタリングして、基板温度1160℃、処理時間60秒の条件で行う。ランプアニール装置により加熱すれば、シード層13aを形成する際の基板温度の昇温レートを高くすることができ、シリコン基板11に比べてアモルファスシリコン膜14を高温にすることができるので、シード層13aの結晶性を良好にすることができる。また、アモルファスシリコン膜14が高精度な膜厚に形成されるので、所望の膜厚のシード層13aが得られる。また、結晶欠陥が少なく緻密で均一な膜質のシード層13aが得られる。
また、アモルファスシリコン膜の膜厚T2を100nm以下(ここでは30nm)にしているので、アモルファスシリコン膜14中に炭素を行き渡らせることができ、アモルファスシリコン膜14をほぼ完全に炭化することができる。以上のように、アモルファスシリコン膜14が高精度な膜厚に形成されるので、所望の膜厚のシード層13aが得られる。また、アモルファスシリコン膜14を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層13aが得られる。
次に、図3(b)に示すように、シード層13a上に炭化シリコンをエピタキシャル成長させてエピタキシャル層13bを形成する。エピタキシャル成長は、例えば、水素ガスと炭化水素ガスとシラン(SiH4)とからなる混合ガスの雰囲気下、処理温度500〜1500℃の条件で行うとよい。これにより、シード層13a上に前記混合ガス中の炭化シリコンを結晶化させることができ、シード層13aの結晶構造にならったエピタキシャル層13bを形成することができる。これにより、シード層13aとエピタキシャル層13bとを有する炭化シリコン膜13が得られる。シード層13aが緻密で均一な膜質になっているので、これに基づいて炭化シリコンをエピタキシャル成長させたエピタキシャル層13bも緻密で均一な膜質になっている。
次に、図3(c)に示すように、炭化シリコン膜13をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングする。これにより、マスクが形成されている領域の酸化シリコン膜12はエッチングされないでそのまま残る。この酸化シリコン膜12により、シリコン基板11と炭化シリコン膜13とが離間して電気的に絶縁された構造となる。以上の工程により、本実施形態の炭化シリコン膜13を有する半導体基板10を製造することができる。
本実施形態の炭化シリコン膜13の製造方法によれば、アモルファスシリコン膜14を炭化処理して炭化シリコン膜13を形成する工程の前に、アモルファスシリコン膜14をパターニングするので、エッチングが困難な炭化シリコン膜13をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜13をエッチングすることなく、パターニングされた炭化シリコン膜13を容易に得ることができる。また、炭化シリコン膜13をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングするので、マスクの重なる領域の酸化シリコン膜12はエッチングされないでそのまま残る。エッチングされないでそのまま残った酸化シリコン膜12により、シリコン基板11と炭化シリコン膜13とが離間して電気的に絶縁された構造となる。したがって、エッチングが困難な炭化シリコン膜13をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
また、本製造方法によれば、アモルファスシリコン膜の膜厚T2に応じた膜厚の炭化シリコン膜13が得られる。アモルファスシリコン膜14を所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜13を容易に製造することができる。また、アモルファスシリコンは、単結晶シリコンに比べて結晶構造が粗い(緻密でない)ので、炭化処理においてアモルファスシリコン膜14に炭素を均一に拡散させることができ、アモルファスシリコン膜14を均一かつ良好に炭化することができる。このため、アモルファスシリコン膜14の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がアモルファスシリコン膜14と炭化シリコン膜13とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜13を得ることができる。
また、本製造方法によれば、下地層12が酸化シリコン膜12からなり、酸化シリコン膜12は炭化処理で炭化されないので、下地に炭素を透過させないように炭化処理時の保護膜として機能する。このため、炭化シリコン膜13が形成されない領域のシリコン基板11が炭化することが確実に回避され、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを格段に容易に混載させることが可能となる。
また、本製造方法によれば、シリコン基板11を下地基板に用いて、炭化シリコン膜13を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行っている。これにより、炭化シリコン膜13を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜13の結晶性を良好にすることができる。
また、本製造方法によれば、アモルファスシリコン膜14をCVD法を用いて形成しているので、アモルファスシリコン膜14を形成する工程における成膜温度を低く設定することにより、アモルファスシリコン膜14の結晶性を低下させることができ、容易にアモルファスシリコン膜14を形成することができる。また、CVD法によれば高精度な膜厚のアモルファスシリコン膜14を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜13を製造することが可能となる。
また、本製造方法によれば、アモルファスシリコン膜の膜厚T2を100nm以下にしているので、炭化されずに残留したアモルファスシリコン膜14と炭化シリコン膜13とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜13の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚T2を100nm以下にすることで、炭化処理でアモルファスシリコン膜14をほとんど残留させずに炭化シリコン膜13に変成できることを見出したことによる。したがって、炭化シリコン膜13の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜13を製造することが可能となる。
なお、本実施形態に係る炭化シリコン膜13を形成する工程は、ランプアニールによる熱処理を用いて行っているが、これに限らない。例えば、炭化シリコン膜13を形成する工程は、熱アニールやレーザーアニールによる熱処理を用いて行ってもよい。
なお、本製造方法では、シリコン膜を形成する工程の前に、酸化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として、シリコン膜をドライエッチングする際のエッチングストッパーとして、さらには下地に炭素を透過させないように炭化処理時の保護膜として形成しているが、これに限らない。例えば、酸化シリコン膜に代えて窒化シリコン膜を用いてもよい。これにより、窒化シリコン膜が、基板と炭化シリコン膜との間の緩衝層として、シリコン膜をドライエッチングする際のエッチングストッパーとして、さらには下地に炭素を透過させないように炭化処理時の保護膜として機能する。
(第2実施形態)
次に、本発明の第2実施形態に係る炭化シリコン膜23を有する半導体基板20の構成について、第1実施形態に係る半導体基板10と同様に図1を用いて説明する。図1に示すように、半導体基板20は、石英からなる基板(石英基板)21と、酸化シリコン膜12と、炭化シリコン膜23と、を備えて構成されている。炭化シリコン膜23は、酸化シリコン膜12上に、図2に示すポリシリコンを含むシリコン膜24(以下、ポリシリコン膜という。)を所定の幅Wにパターニングした後に炭化し、炭化された膜をエピタキシャル成長させて厚膜化することにより形成されている。本実施形態の半導体基板20は、基板21が石英からなる点、ポリシリコンを含むシリコン膜24からなる点、炭化シリコン膜23がポリシリコン膜24を炭化して形成されている点、で上述の第1実施形態で説明した半導体基板10と異なっている。
次に、本発明の第2実施形態に係る炭化シリコン膜23を有する半導体基板20の構成について、第1実施形態に係る半導体基板10と同様に図1を用いて説明する。図1に示すように、半導体基板20は、石英からなる基板(石英基板)21と、酸化シリコン膜12と、炭化シリコン膜23と、を備えて構成されている。炭化シリコン膜23は、酸化シリコン膜12上に、図2に示すポリシリコンを含むシリコン膜24(以下、ポリシリコン膜という。)を所定の幅Wにパターニングした後に炭化し、炭化された膜をエピタキシャル成長させて厚膜化することにより形成されている。本実施形態の半導体基板20は、基板21が石英からなる点、ポリシリコンを含むシリコン膜24からなる点、炭化シリコン膜23がポリシリコン膜24を炭化して形成されている点、で上述の第1実施形態で説明した半導体基板10と異なっている。
石英基板21は、炭化シリコン膜23が形成されていない領域において、表面が露出している。これは、炭化シリコン膜23をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングすることにより除去したことによる。このため、透明な石英基板21を用いると、炭化シリコン膜23が形成されていない領域は、光の透過領域となる。
(半導体基板の製造方法)
次に、本実施形態に係る炭化シリコン膜23を有する半導体基板20の製造方法について、第1実施形態に係る製造工程と同様に図2及び図3を用いて説明する。本実施形態では、石英基板21上に、酸化シリコン膜12を介してポリシリコン膜24を形成し、このポリシリコン膜24をエッチングを用いてパターニングし、このパターニングされたポリシリコン膜24aを炭化処理し、炭化された膜をエピタキシャル成長させて厚膜化することにより炭化シリコン膜23を形成し、この炭化シリコン膜23をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングすることにより半導体基板20を製造する。
次に、本実施形態に係る炭化シリコン膜23を有する半導体基板20の製造方法について、第1実施形態に係る製造工程と同様に図2及び図3を用いて説明する。本実施形態では、石英基板21上に、酸化シリコン膜12を介してポリシリコン膜24を形成し、このポリシリコン膜24をエッチングを用いてパターニングし、このパターニングされたポリシリコン膜24aを炭化処理し、炭化された膜をエピタキシャル成長させて厚膜化することにより炭化シリコン膜23を形成し、この炭化シリコン膜23をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングすることにより半導体基板20を製造する。
半導体基板20を製造する際は、先ず、図2(a)に示すように、従来と同様の手法により製造された石英基板21を用意する。次に、石英基板21上に、例えば熱CVD法を用いてシリコンの酸化された膜を成膜する。これにより、図2(b)に示すように、石英基板21上に酸化シリコン膜12が形成される。酸化シリコン膜の膜厚T1は、例えば100nm程度の膜厚にする。
次に、図2(c)に示すように、酸化シリコン膜12上に、アモルファスシリコン膜14を熱アニールやレーザーアニールを用いて結晶化してポリシリコン膜24を形成する。このように、ポリシリコンをシリコン膜24として用いることにより、単結晶シリコンに比べて成膜しやすくなるので、膜厚制御が容易となる。
本実施形態では、ポリシリコン膜の膜厚(シリコン膜の膜厚)T2を、30nm程度にする。これにより、炭化されずに残留したポリシリコン膜24と炭化シリコン膜23とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜23の結晶欠陥が生じることがない。これは、本願発明者が、ポリシリコン膜の膜厚T2を100nm以下にすることで、炭化処理でポリシリコン膜24をほとんど残留させずに炭化シリコン膜23に変成できることを見出したことによる。
次に、図2(d)に示すように、ポリシリコン膜24を一部エッチングすることにより、所定の幅Wにパターニングされたポリシリコン膜24aを形成する。ポリシリコン膜24のエッチングは、例えば、ドライエッチングを用いることができる。具体的には、従来のフォトリソ技術を用いてマスク(図示略)を所定の幅Wにパターニングし、この所定の幅Wにパターニングされたマスクを用いて、ポリシリコン膜24をドライエッチングする。このとき、下地の酸化シリコン膜12がエッチングストッパーとなる。このように、炭化シリコン膜23を形成する工程の前に、ポリシリコン膜24を所定の幅Wにパターニングするので、エッチングが困難な炭化シリコン膜23をエッチングする必要がない。したがって、エッチングが困難な炭化シリコン膜23をエッチングすることなく、所定の幅Wにパターニングされた炭化シリコン膜23を容易に得ることができる。
次に、図3(a)に示すように、所定の幅Wにパターニングされたポリシリコン膜24aを炭化処理することにより、シード層23aを形成する。ポリシリコン膜24の炭化処理は、電気炉等を用いた炉アニールで行う。炭化処理は、例えば、C3H8等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度800〜1400℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板温度1250℃、処理時間15分の条件で行う。炉アニールにより加熱すれば、多数の石英基板21を一括して熱処理することができるので、多数の石英基板21上に形成された多数のポリシリコン膜24を一括して炭化処理することができる。
また、ポリシリコン膜の膜厚T2を100nm以下(ここでは30nm)にしているので、ポリシリコン膜24中に炭素を行き渡らせることができ、ポリシリコン膜24をほぼ完全に炭化することができる。以上のように、ポリシリコン膜24が高精度な膜厚に形成されるので、所望の膜厚のシード層23aが得られる。また、ポリシリコン膜24を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層23aが得られる。
次に、図3(b)に示すように、シード層23a上に炭化シリコンをエピタキシャル成長させてエピタキシャル層23bを形成する。エピタキシャル成長は、例えば、水素ガスと炭化水素ガスとシラン(SiH4)とからなる混合ガスの雰囲気下、処理温度500〜1500℃の条件で行うとよい。これにより、シード層23a上に前記混合ガス中の炭化シリコンを結晶化させることができ、シード層23aの結晶構造にならったエピタキシャル層23bを形成することができる。これにより、シード層23aとエピタキシャル層23bとを有する炭化シリコン膜23が得られる。シード層23aが緻密で均一な膜質になっているので、これに基づいて炭化シリコンをエピタキシャル成長させたエピタキシャル層23bも緻密で均一な膜質になっている。
次に、図3(c)に示すように、炭化シリコン膜23をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングする。これにより、マスクの形成されている領域の酸化シリコン膜12はエッチングされないでそのまま残る。以上の工程により、本実施形態の炭化シリコン膜23を有する半導体基板20を製造することができる。
本実施形態の炭化シリコン膜23の製造方法によれば、ポリシリコン膜24を炭化処理して炭化シリコン膜23を形成する工程の前に、ポリシリコン膜24をパターニングするので、エッチングが困難な炭化シリコン膜23をエッチングする必要がない。このため、エッチングが困難な炭化シリコン膜23をエッチングすることなく、パターニングされた炭化シリコン膜23を容易に得ることができる。また、炭化シリコン膜23をマスクに用いて、このマスクが形成されていない領域の酸化シリコン膜12をエッチングするので、マスクの重なる領域の酸化シリコン膜12はエッチングされないでそのまま残る。したがって、エッチングが困難な炭化シリコン膜23をエッチングすることなく、一つのチップに炭化シリコンのデバイスと石英のデバイスを容易に混載させることが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
また、本製造方法によれば、ポリシリコン膜の膜厚T2に応じた膜厚の炭化シリコン膜23が得られる。ポリシリコン膜24を所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜23を容易に製造することができる。このため、ポリシリコン膜24の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がポリシリコン膜24と炭化シリコン膜23とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜23を得ることができる。
また、本製造方法によれば、石英基板21を下地基板に用いて、炭化シリコン膜23を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行っている。炉アニールにより多数の石英基板21を一括して熱処理することができるので、多数の石英基板21上に形成された多数のポリシリコン膜24を一括して炭化処理することができる。したがって、一括して炭化処理する石英基板21の数を増やすほど石英基板21一枚当たりの炭化シリコン膜23の成膜時間を短くすることができ、製造効率を高めることができる。
なお、本製造方法では、基板上に、アモルファスシリコンまたはポリシリコンを含むシリコン膜を形成しているが、これに限らない。例えば、アモルファスシリコン膜とポリシリコン膜との積層膜をシリコン膜として形成してもよい。すなわち、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成すればよい。
なお、本製造方法では、シリコン膜を形成する工程の前に、酸化シリコン膜または窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、基板と炭化シリコン膜との間に緩衝層を形成せずに、基板上面に炭化シリコン膜を形成してもよい。
なお、本製造方法では、シリコン膜をCVD法を用いて形成しているが、これに限らない。例えば、シリコン膜をスパッタ法や塗布を用いて形成してもよい。
なお、本製造方法では、シリコン膜の膜厚は30nm程度の膜厚にしているが、これに限らず、100nm以下にすることができる。これは、本願発明者が、シリコン膜の膜厚を100nm以下にすることで、炭化処理工程でシリコンが残留することなく、シリコン膜をすべて炭化シリコン膜に変成できることを見出したことによる。
なお、本製造方法では、炭化シリコン膜を形成した後に、炭化された膜をシード層として炭化シリコンをエピタキシャル成長させてエピタキシャル層を形成しているが、これに限らず、炭化シリコンをエピタキシャル成長させなくてもよい。
なお、本製造方法では、アモルファスシリコンまたはポリシリコンを含むシリコン膜を炭化処理するときに、処理温度800〜1400℃の条件で行っている。これにより、アモルファスシリコンまたはポリシリコンが、再結晶して結晶化が進む。その結果、炭化シリコン膜を、炭化処理前のシリコン膜より結晶性をよくすることができると本願発明者は推測している。
(第3実施形態)
次に、本発明の第3実施形態に係る半導体基板10Aの構成について、図4を用いて説明する。本図は、図1に対応した、第3実施形態に係る半導体基板10Aの構成を模式的に示す図である。図4に示すように、半導体基板10Aは、炭化シリコン膜13上に設けられた複数の素子15と、複数の素子15を覆って設けられた酸化シリコンからなる保護膜16と、シリコン基板11上に設けられた複数の素子17と、を備えて構成されている。本実施形態の半導体基板10Aは、炭化シリコン膜13上に素子15が形成されている点、複数の素子15を覆って保護膜16が形成されている点、シリコン基板11上に素子17が形成されている点、で上述の第1実施形態で説明した半導体基板10と異なっている。その他の点は第1実施形態と同様であるので、図1と同様の要素には同一の符号を付し、詳細な説明は省略する。
次に、本発明の第3実施形態に係る半導体基板10Aの構成について、図4を用いて説明する。本図は、図1に対応した、第3実施形態に係る半導体基板10Aの構成を模式的に示す図である。図4に示すように、半導体基板10Aは、炭化シリコン膜13上に設けられた複数の素子15と、複数の素子15を覆って設けられた酸化シリコンからなる保護膜16と、シリコン基板11上に設けられた複数の素子17と、を備えて構成されている。本実施形態の半導体基板10Aは、炭化シリコン膜13上に素子15が形成されている点、複数の素子15を覆って保護膜16が形成されている点、シリコン基板11上に素子17が形成されている点、で上述の第1実施形態で説明した半導体基板10と異なっている。その他の点は第1実施形態と同様であるので、図1と同様の要素には同一の符号を付し、詳細な説明は省略する。
(半導体基板の製造方法)
次に、本実施形態に係る素子15を有する半導体基板10Aの製造方法を説明する。図5は、半導体基板10Aの製造工程を順を追って示す工程図である。本実施形態では、炭化シリコン膜13上に素子15を形成し、素子15を覆う保護膜16を形成し、この保護膜16が形成されていない領域の酸化シリコン膜12をエッチングし、このエッチングにより表面が露出したシリコン基板11上に素子17を形成することにより半導体基板10Aを製造する。なお、シリコン基板11上に、酸化シリコン膜12を介してアモルファスシリコン膜14を形成し、このアモルファスシリコン膜14をエッチングを用いて所定の幅Wにパターニングし、所定の幅Wにパターニングされたアモルファスシリコン膜14aを形成する工程(図2(a)〜図2(d))までは、上述の第1実施形態と同様であるので、詳細な説明は省略する。
次に、本実施形態に係る素子15を有する半導体基板10Aの製造方法を説明する。図5は、半導体基板10Aの製造工程を順を追って示す工程図である。本実施形態では、炭化シリコン膜13上に素子15を形成し、素子15を覆う保護膜16を形成し、この保護膜16が形成されていない領域の酸化シリコン膜12をエッチングし、このエッチングにより表面が露出したシリコン基板11上に素子17を形成することにより半導体基板10Aを製造する。なお、シリコン基板11上に、酸化シリコン膜12を介してアモルファスシリコン膜14を形成し、このアモルファスシリコン膜14をエッチングを用いて所定の幅Wにパターニングし、所定の幅Wにパターニングされたアモルファスシリコン膜14aを形成する工程(図2(a)〜図2(d))までは、上述の第1実施形態と同様であるので、詳細な説明は省略する。
半導体基板10Aを製造する際は、先ず、図5(a)に示すように、所定の幅Wにパターニングされたアモルファスシリコン膜14aを炭化処理することにより、所定の幅Wにパターニングされた炭化シリコン膜13を形成する。
次に、図5(b)に示すように、炭化シリコン膜13上に従来の成膜技術を用いて、複数の素子15を形成する。炭化シリコン膜13上に素子15を形成することにより、高耐圧デバイスを得ることができる。また、炭化シリコン膜13上に各種配線を形成してもよい。次に、図5(c)に示すように、表面全体を覆って酸化シリコンからなる保護膜16を形成する。
次に、図5(d)に示すように、従来のフォトリソ技術を用いて所定の幅Wにパターニングされたマスク(図示略)を用いて、マスクされていない領域の保護膜16と酸化シリコン膜12をエッチングにより除去する。これにより、素子15がエッチングされないように酸化シリコン膜12をエッチングすることができる。エッチングされないでそのまま残った酸化シリコン膜12により、シリコン基板11と炭化シリコン膜13とが離間して電気的に絶縁された構造となる。次に、エッチングにより表面が露出したシリコン基板11上に従来の成膜技術を用いて、複数の素子17を形成する。以上の工程により、本実施形態の素子15を有する半導体基板10Aを製造することができる。
本実施形態の半導体基板10Aの製造方法によれば、炭化シリコン膜13上に素子15を形成する工程の後に、素子15を覆う保護膜16を形成し、この保護膜16が形成されていない領域をエッチングするので、素子15がエッチングされないように酸化シリコン膜12をエッチングすることができる。したがって、炭化シリコン膜13上の素子15をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能となる。
なお、本製造方法において、炭化シリコン膜を形成する工程の後に、炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。化合物半導体膜の形成材料としては、例えば窒化ガリウム(GaN)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、窒化ホウ素(BN)、アルミニウム窒化ガリウム(AlGaN)を用いることができる。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
11…シリコン基板(基板)、12…酸化シリコン膜(下地層)、13,23…炭化シリコン膜、13a,23a…シード層、14…アモルファスシリコン膜(シリコン膜)、15…素子、16…保護膜、21…石英基板(基板)、24…ポリシリコン膜(シリコン膜)、T2…アモルファスシリコン膜の膜厚、ポリシリコン膜の膜厚(シリコン膜の膜厚)
Claims (11)
- 基板上に下地層を形成する工程と、
前記下地層上にシリコン膜を形成する工程と、
前記シリコン膜をパターニングするパターニング工程と、
前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、
前記炭化シリコン膜をマスクに用いて、前記マスクが形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする炭化シリコン膜の製造方法。 - 基板上に下地層を形成する工程と、
前記下地層上にシリコン膜を形成する工程と、
前記シリコン膜をパターニングするパターニング工程と、
前記パターニング工程の後に前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、
前記炭化シリコン膜上に素子を形成する工程と、
前記炭化シリコン膜が形成されている領域に、前記素子を覆う保護膜を形成する工程と、
前記保護膜が形成されていない領域の前記下地層をエッチングする工程と、を有することを特徴とする炭化シリコン膜の製造方法。 - 前記シリコン膜が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことを特徴とする請求項1または2に記載の炭化シリコン膜の製造方法。
- 前記下地層が酸化シリコン膜からなることを特徴とする請求項1〜3のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記下地層が窒化シリコン膜からなることを特徴とする請求項1〜3のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項1〜5のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記基板がシリコンまたは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項1〜5のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記シリコン膜をCVD法を用いて形成することを特徴とする請求項1〜7のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記シリコン膜の膜厚を100nm以下にすることを特徴とする請求項1〜8のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記炭化シリコン膜を形成する工程では、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有することを特徴とする請求項1〜9のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有することを特徴とする請求項1〜10のいずれか1項に記載の炭化シリコン膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129019A JP2010278211A (ja) | 2009-05-28 | 2009-05-28 | 炭化シリコン膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129019A JP2010278211A (ja) | 2009-05-28 | 2009-05-28 | 炭化シリコン膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278211A true JP2010278211A (ja) | 2010-12-09 |
Family
ID=43424908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129019A Pending JP2010278211A (ja) | 2009-05-28 | 2009-05-28 | 炭化シリコン膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010278211A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084654A (ja) * | 2011-10-06 | 2013-05-09 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
CN115385717A (zh) * | 2022-08-23 | 2022-11-25 | 合肥学院 | 一种具有亚纳米孔径的碳化硅膜的制备方法及应用 |
-
2009
- 2009-05-28 JP JP2009129019A patent/JP2010278211A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084654A (ja) * | 2011-10-06 | 2013-05-09 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
CN115385717A (zh) * | 2022-08-23 | 2022-11-25 | 合肥学院 | 一种具有亚纳米孔径的碳化硅膜的制备方法及应用 |
CN115385717B (zh) * | 2022-08-23 | 2023-08-25 | 合肥学院 | 一种具有亚纳米孔径的碳化硅膜的制备方法及应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5218047B2 (ja) | 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ | |
JP6584428B2 (ja) | 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板 | |
KR101154747B1 (ko) | 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 | |
US9520285B2 (en) | Silicon carbide epitaxy | |
EP2936550B1 (en) | Substrates for semiconductor devices | |
CN107709635A (zh) | 外延碳化硅单晶晶片的制造方法 | |
US8986464B2 (en) | Semiconductor substrate and method for producing semiconductor substrate | |
TWI440073B (zh) | 電路結構的製造方法 | |
KR101878754B1 (ko) | 대면적 갈륨 나이트라이드 기판 제조방법 | |
JP6569727B2 (ja) | C面GaN基板 | |
EP1972702B1 (en) | Method for manufacturing aluminum nitride crystal, aluminum nitride crystal, aluminum nitride crystal substrate and semiconductor device | |
JP5162895B2 (ja) | 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス | |
JP2013149733A (ja) | 半導体基板及び半導体基板の製造方法 | |
JP6248532B2 (ja) | 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 | |
KR102161547B1 (ko) | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 | |
JP2010278211A (ja) | 炭化シリコン膜の製造方法 | |
JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
JPWO2007023722A1 (ja) | GaxIn1−xN(0≦x≦1)結晶の製造方法、GaxIn1−xN(0≦x≦1)結晶基板、GaN結晶の製造方法、GaN結晶基板および製品 | |
JP2010278210A (ja) | 炭化シリコン膜の製造方法 | |
JP2008071896A (ja) | 金属−絶縁膜−炭化珪素半導体構造 | |
JP4546982B2 (ja) | 半導体装置の製造方法 | |
JP2010278215A (ja) | 炭化シリコン膜の製造方法 | |
JP2009218272A (ja) | 化合物半導体基板およびその製造方法 | |
JP2010278209A (ja) | 炭化シリコン膜の製造方法 | |
JP2010278208A (ja) | 炭化シリコン膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120127 |