JP2010278215A - 炭化シリコン膜の製造方法 - Google Patents
炭化シリコン膜の製造方法 Download PDFInfo
- Publication number
- JP2010278215A JP2010278215A JP2009129042A JP2009129042A JP2010278215A JP 2010278215 A JP2010278215 A JP 2010278215A JP 2009129042 A JP2009129042 A JP 2009129042A JP 2009129042 A JP2009129042 A JP 2009129042A JP 2010278215 A JP2010278215 A JP 2010278215A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon carbide
- carbide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】高温で長時間の処理が必要なエピタキシャル成長を用いることなく、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜13の製造方法は、基板11上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第1シリコン膜14aを形成する工程と、第1シリコン膜14aを炭化処理し第1炭化シリコン膜13aを形成する工程と、第1炭化シリコン膜13aを形成した後に、第2シリコン膜14bを形成する工程と、第2炭化シリコン膜13bを形成する工程と、を少なくとも1回有することを特徴とする。
【選択図】図3
【解決手段】本発明の炭化シリコン膜13の製造方法は、基板11上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第1シリコン膜14aを形成する工程と、第1シリコン膜14aを炭化処理し第1炭化シリコン膜13aを形成する工程と、第1炭化シリコン膜13aを形成した後に、第2シリコン膜14bを形成する工程と、第2炭化シリコン膜13bを形成する工程と、を少なくとも1回有することを特徴とする。
【選択図】図3
Description
本発明は、炭化シリコン膜の製造方法に関するものである。
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れるという特性を有している。このような特性を有する炭化シリコンは、MEMS(Micro Electro Mechanical Systems)の材料としても期待されている。
炭化シリコンの製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法や、CVD法がある。昇華再結晶法では、1700℃近辺の超高温処理が必要であるので、低コストで効率よく炭化シリコン膜を製造することや大口径化に対応することが難しい。また、酸化シリコン膜上にCVD法で炭化シリコン膜を製造すると、変成された炭化シリコン膜が局所的に核成長を起こして粒塊となり、表面状態が荒れた疎な炭化シリコン膜となってしまう。疎な炭化シリコン膜であると、この膜上に多種材料の積層構造を形成することが困難であり、良好なMEMSを製造することが難しくなる。
このような問題点を解決するための技術が各種検討されており、例えば特許文献1及び2では、炭化シリコンを製造する方法として、SOI基板を用いる方法が開示されている。この方法は、SOI基板を収容した成膜室内に、水素ガスと炭化水素ガスの混合ガスを供給しつつ、SOI基板を加熱処理することにより、SOI基板表面の単結晶シリコン層を単結晶炭化シリコン膜に変成する方法である。また、特許文献3では、スマートカット法(登録商標)等の転写技術を用いて、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写することでSiCOI基板を製造する方法が開示されている。
特許文献1〜3の技術にあっては、炭化シリコン膜を効率よく製造することができると考えられるが、以下のように問題点もある。
特許文献1及び2では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数nmの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値(例えば格子定数や熱膨張係数)の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数nmの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献3では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
特許文献1及び2では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数nmの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値(例えば格子定数や熱膨張係数)の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数nmの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献3では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
また、特許文献1〜3では、炭化シリコン膜を所望の膜厚に形成する方法として、エピタキシャル成長を行って厚膜化している。しかしながら、エピタキシャル成長を行うには、高温で長時間の処理が必要であり、下地となる基板と炭化シリコン膜とに熱応力がかかるので、結果的に得られるデバイスの信頼性が低下する可能性がある。
本発明はこのような事情に鑑みてなされたものであって、高温で長時間の処理が必要なエピタキシャル成長を用いることなく、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の炭化シリコン膜の製造方法は、基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第1シリコン膜を形成する工程と、前記第1シリコン膜を炭化処理し第1炭化シリコン膜を形成する工程と、前記第1炭化シリコン膜を形成した後に、第2シリコン膜を形成する工程と、第2炭化シリコン膜を形成する工程と、を少なくとも1回有することを特徴とする。
この製造方法によれば、シリコン膜を形成する工程と、シリコン膜を炭化処理して炭化シリコン膜を形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができる。また、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。また、シリコン膜を所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い(緻密でない)ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、シリコン膜を所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜を成膜することが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
この製造方法によれば、シリコン膜を形成する工程と、シリコン膜を炭化処理して炭化シリコン膜を形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができる。また、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。また、シリコン膜を所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い(緻密でない)ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、シリコン膜を所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜を成膜することが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
本製造方法においては、前記第1シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、酸化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、酸化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、酸化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、酸化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
本製造方法においては、前記第1シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、窒化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、窒化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、窒化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、窒化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
本製造方法においては、前記基板がシリコンからなり、前記第1炭化シリコン膜を形成する工程と前記第2炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、ランプアニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
本製造方法においては、前記基板が石英もしくはシリコンからなり、前記第1炭化シリコン膜を形成する工程と前記第2炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、炉アニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
本製造方法においては、前記第1シリコン膜と前記第2シリコン膜との少なくとも一方をCVD法を用いて形成してもよい。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、CVD法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、CVD法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
本製造方法においては、前記第1シリコン膜と前記第2シリコン膜との少なくとも一方の膜厚を100nm以下にすることが望ましい。
本願発明者は、シリコン膜の膜厚を100nm以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
本願発明者は、シリコン膜の膜厚を100nm以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
本製造方法においては、前記第2炭化シリコン膜を形成する工程の後に、前記第2炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
本製造方法においては、前記第1炭化シリコン膜を形成する工程の前に、前記第1シリコン膜をパターニングする工程を有していてもよい。
この製造方法によれば、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。これにより、パターニングされた炭化シリコン膜上に多種材料の積層構造を形成することが容易になり、MEMSを製造する際の設計の幅を広げることができる。
この製造方法によれば、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。これにより、パターニングされた炭化シリコン膜上に多種材料の積層構造を形成することが容易になり、MEMSを製造する際の設計の幅を広げることができる。
本製造方法においては、前記第2炭化シリコン膜を形成する工程の前に、前記第2シリコン膜をパターニングする工程を有していてもよい。
この製造方法によれば、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。これにより、パターニングされた炭化シリコン膜上に多種材料の積層構造を形成することが容易になり、MEMSを製造する際の設計の幅を広げることができる。
この製造方法によれば、エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を容易に得ることができる。これにより、パターニングされた炭化シリコン膜上に多種材料の積層構造を形成することが容易になり、MEMSを製造する際の設計の幅を広げることができる。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
(第1実施形態)
図1は、本発明の第1実施形態における炭化シリコン膜13を有する半導体基板10の構成を模式的に示す図である。図1に示すように、半導体基板10は、シリコンからなる基板(シリコン基板)11と、酸化シリコン膜12と、炭化シリコン膜13と、を備えて構成されている。
図1は、本発明の第1実施形態における炭化シリコン膜13を有する半導体基板10の構成を模式的に示す図である。図1に示すように、半導体基板10は、シリコンからなる基板(シリコン基板)11と、酸化シリコン膜12と、炭化シリコン膜13と、を備えて構成されている。
シリコン基板11は、酸化シリコン膜12及び炭化シリコン膜13の下地となる基板である。このシリコン基板11は、例えば、CZ法(チョクラルスキー法)やFZ法(フローティングゾーン法)を用いて形成されたシリコンインゴットをスライス、研磨して形成される。
炭化シリコン膜13は、酸化シリコン膜12上に、図2及び図3に示すアモルファスシリコンを含むシリコン膜14a,14b(以下、アモルファスシリコン膜という。)を形成する工程と、アモルファスシリコン膜14a,14bを炭化して炭化シリコン膜13a,13bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化されて形成されている。炭化シリコン膜13は、バンドギャップ値が高く、絶縁破壊電界が強いので高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れている。このため、半導体基板10を用いると、良好な高耐圧パワーデバイスや良好なMEMSを製造することが可能である。
酸化シリコン膜12は、シリコン基板11と炭化シリコン膜13との間に形成されている。酸化シリコンの膜厚T1は、例えば100nm程度の膜厚である。酸化シリコン膜12によって、シリコン基板11と炭化シリコン膜13とが当接しないようになっている。酸化シリコン膜12は、シリコン基板11と炭化シリコン膜13との格子定数や熱膨張係数の違いを緩和する緩衝層として機能する。
(半導体基板の製造方法)
次に、本実施形態に係る炭化シリコン膜13を有する半導体基板10の製造方法を説明する。図2及び図3は、半導体基板10の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板11上に、酸化シリコン膜12を介してアモルファスシリコン膜14a,14bを形成する工程と、アモルファスシリコン膜14a,14bを炭化処理して炭化シリコン膜13a,13bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化された炭化シリコン膜13を形成する。
次に、本実施形態に係る炭化シリコン膜13を有する半導体基板10の製造方法を説明する。図2及び図3は、半導体基板10の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板11上に、酸化シリコン膜12を介してアモルファスシリコン膜14a,14bを形成する工程と、アモルファスシリコン膜14a,14bを炭化処理して炭化シリコン膜13a,13bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化された炭化シリコン膜13を形成する。
半導体基板10を製造する際は、先ず、図2(a)に示すように、従来と同様の手法により製造されたシリコン基板11を用意する。次に、図2(b)に示すように、シリコン基板11の表層を熱酸化する。これにより、図2(c)に示すように、シリコン基板11の表層に酸化シリコン膜12が形成される。酸化シリコン膜の膜厚T1は、例えば100nm程度の膜厚にする。
次に、図2(d)に示すように、酸化シリコン膜12上に、第1アモルファスシリコン膜(第1シリコン膜)14aをCVD法を用いて形成する。CVD法において基板温度を低くするほど、得られる膜の結晶性が低くなり、アモルファスシリコン膜が得られる。CVD法によれば、高精度な膜厚の第1アモルファスシリコン膜14aを形成することができる。
本実施形態では、第1アモルファスシリコン膜の膜厚(第1シリコン膜の膜厚)T2を、30nm程度にする。これにより、炭化されずに残留した第1アモルファスシリコン膜14aと第1炭化シリコン膜13aとでの格子定数や熱膨張係数が異なることによる第1炭化シリコン膜13aの結晶欠陥が生じることがない。これは、本願発明者が、第1アモルファスシリコン膜の膜厚T2を100nm以下にすることで、炭化処理で第1アモルファスシリコン膜14aをほとんど残留させずに第1炭化シリコン膜13aに変成できることを見出したことによる。
次に、図3(a)に示すように、第1アモルファスシリコン膜14aを炭化処理する。これにより、図3(b)に示すように、酸化シリコン膜12上に第1炭化シリコン膜13aが形成される。第1アモルファスシリコン膜14aの炭化処理は、赤外線加熱方式のランプアニール装置を用いて行う。炭化処理は、例えば、プロパンガス(C3H8)等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度800〜1400℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板裏面から基板温度をモニタリングして、基板温度1160℃、処理時間60秒の条件で行う。ランプアニール装置により加熱すれば、第1炭化シリコン膜13aを形成する際の基板温度の昇温レートを高くすることができ、シリコン基板11に比べて第1アモルファスシリコン膜14aを高温にすることができるので、第1炭化シリコン膜13aの結晶性を良好にすることができる。
また、第1アモルファスシリコン膜14aは非結晶であるので、第1アモルファスシリコン膜14a中に炭素を単結晶からなる膜よりも均一に拡散させることができる。また、第1アモルファスシリコン膜の膜厚T2を100nm以下(ここでは30nm)にしているので、第1アモルファスシリコン膜14a中に炭素を行き渡らせることができ、第1アモルファスシリコン膜14aをほぼ完全に炭化することができる。以上のように、第1アモルファスシリコン膜14aが高精度な膜厚に形成されるので、所望の膜厚の第1炭化シリコン膜13aが得られる。また、第1アモルファスシリコン膜14aを良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質の第1炭化シリコン膜13aが得られる。
次に、図3(c)に示すように、第1炭化シリコン膜13a上に、第2アモルファスシリコン膜(第2シリコン膜)14bを、上述の第1アモルファスシリコン膜14aと同様に、CVD法を用いて形成する。第2アモルファスシリコン膜の膜厚(第2シリコン膜の膜厚)T3は、上述の第1アモルファスシリコン膜の膜厚T2と同様に、30nm程度の厚さにする。次に、図3(d)に示すように、第2アモルファスシリコン膜14bを炭化処理する。第2アモルファスシリコン膜14bの炭化処理は、上述の第1アモルファスシリコン膜14aと同様に、ランプアニール装置を用いて行う。
これにより、図3(e)に示すように、第1炭化シリコン膜13a上に第2炭化シリコン膜13bが形成される。そして、第1炭化シリコン膜13aと、第2炭化シリコン膜13bと、がこの順に積層され、所望の膜厚に厚膜化された炭化シリコン膜13が形成される。以上の工程により、本実施形態の炭化シリコン膜13を有する半導体基板10を製造することができる。
本実施形態の炭化シリコン膜13の製造方法によれば、アモルファスシリコン膜14a,14bを形成する工程と、アモルファスシリコン膜14a,14bを炭化処理して炭化シリコン膜13a,13bを形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜13を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜13を容易に得ることができる。また、アモルファスシリコン膜の膜厚T2,T3に応じた膜厚の炭化シリコン膜13が得られる。アモルファスシリコン膜14a,14bを所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜13を容易に製造することができる。また、アモルファスシリコンは、単結晶シリコンに比べて結晶構造が粗い(緻密でない)ので、炭化処理においてアモルファスシリコン膜14a,14bに炭素を均一に拡散させることができ、アモルファスシリコン膜14a,14bを均一かつ良好に炭化することができる。このため、アモルファスシリコン膜14a,14bの一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がアモルファスシリコン膜14a,14bと炭化シリコン膜13a,13bとで異なることにより結晶欠陥を生じることが防止される。また、単結晶シリコン膜よりも膜厚が厚いアモルファスシリコン膜14a,14bを採用することができ、膜厚誤差を相対的に小さくすることができる。したがって、アモルファスシリコン膜14a,14bを所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜13を成膜することが可能となる。また、特許文献3のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いるシリコン基板11の口径まで大口径化に対応することが可能である。
また、本製造方法によれば、第1アモルファスシリコン膜14aを形成する工程の前に、シリコン基板11上に酸化シリコン膜12を形成する工程を有しているので、第1炭化シリコン膜13aがシリコン基板11と当接しなくなり、酸化シリコン膜12をシリコン基板11と第1炭化シリコン膜13aとの格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜13a,13bの結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜13を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜13に素子を形成してデバイスを製造すると、酸化シリコン膜12を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
また、本製造方法によれば、シリコン基板11を下地基板に用いて、炭化シリコン膜13a,13bを形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行っている。これにより、炭化シリコン膜13a,13bを形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜13の結晶性を良好にすることができる。
また、本製造方法によれば、アモルファスシリコン膜14a,14bをCVD法を用いて形成しているので、アモルファスシリコン膜14a,14bを形成する工程における成膜温度を低く設定することにより、アモルファスシリコン膜14a,14bの結晶性を低下させることができ、容易にアモルファスシリコン膜14a,14bを形成することができる。また、CVD法によれば高精度な膜厚のアモルファスシリコン膜14a,14bを形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜13を製造することが可能となる。
また、本製造方法によれば、アモルファスシリコン膜の膜厚T2,T3を100nm以下にしているので、炭化されずに残留したアモルファスシリコン膜14a,14bと炭化シリコン膜13a,13bとでの格子定数や熱膨張係数が異なることによる炭化シリコン膜13a,13bの結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚T2,T3を100nm以下にすることで、炭化処理でアモルファスシリコン膜14a,14bをほとんど残留させずに炭化シリコン膜13a,13bに変成できることを見出したことによる。したがって、炭化シリコン膜13a,13bの結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜13を製造することが可能となる。
なお、本実施形態では、第1炭化シリコン膜13aを形成する工程の後に、第2アモルファスシリコン膜14bを形成する工程と、第2アモルファスシリコン膜14bを炭化処理して第2炭化シリコン膜13bを形成する工程と、を1回有しているが、これに限らない。例えば、第1炭化シリコン膜13aを形成する工程の後に、第2アモルファスシリコン膜14bを形成する工程と、第2アモルファスシリコン膜14bを炭化処理して第2炭化シリコン膜13bを形成する工程と、を2回以上有していてもよい。これにより、炭化シリコン膜13をさらに厚膜化することが可能となる。
なお、本実施形態に係る炭化シリコン膜13a,13bを形成する工程は、ランプアニールによる熱処理を用いて行っているが、これに限らない。例えば、炭化シリコン膜13a,13bを形成する工程は、熱アニールやレーザーアニールによる熱処理を用いて行ってもよい。
なお、本製造方法では、第1シリコン膜を形成する工程の前に、酸化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、酸化シリコン膜に代えて窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成してもよい。
(第2実施形態)
次に、本発明の第2実施形態に係る炭化シリコン膜23を有する半導体基板20の構成について、第1実施形態に係る半導体基板10と同様に図1を用いて説明する。図1に示すように、半導体基板20は、石英からなる基板(石英基板)21と、酸化シリコン膜12と、炭化シリコン膜23と、を備えて構成されている。本実施形態の半導体基板20は、基板21が石英からなる点、炭化シリコン膜23が図2及び図3に示すポリシリコンを含むシリコン膜24a,24b(以下、ポリシリコン膜という。)を炭化して形成されている点、で上述の第1実施形態で説明した半導体基板10と異なっている。
次に、本発明の第2実施形態に係る炭化シリコン膜23を有する半導体基板20の構成について、第1実施形態に係る半導体基板10と同様に図1を用いて説明する。図1に示すように、半導体基板20は、石英からなる基板(石英基板)21と、酸化シリコン膜12と、炭化シリコン膜23と、を備えて構成されている。本実施形態の半導体基板20は、基板21が石英からなる点、炭化シリコン膜23が図2及び図3に示すポリシリコンを含むシリコン膜24a,24b(以下、ポリシリコン膜という。)を炭化して形成されている点、で上述の第1実施形態で説明した半導体基板10と異なっている。
(半導体基板の製造方法)
次に、本実施形態に係る炭化シリコン膜23を有する半導体基板20の製造方法について、第1実施形態に係る製造工程と同様に図2及び図3を用いて説明する。本実施形態では、石英基板21上に、酸化シリコン膜12を介してポリシリコン膜24a,24bを形成する工程と、ポリシリコン膜24a,24bを炭化処理して炭化シリコン膜23a,23bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化された炭化シリコン膜23を形成する。
次に、本実施形態に係る炭化シリコン膜23を有する半導体基板20の製造方法について、第1実施形態に係る製造工程と同様に図2及び図3を用いて説明する。本実施形態では、石英基板21上に、酸化シリコン膜12を介してポリシリコン膜24a,24bを形成する工程と、ポリシリコン膜24a,24bを炭化処理して炭化シリコン膜23a,23bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化された炭化シリコン膜23を形成する。
半導体基板20を製造するには、先ず、図2(a)に示すように、従来と同様の手法により製造された石英基板21を用意する。次に、図2(b)に示すように、石英基板21上に、例えば熱CVD法を用いてシリコンの酸化された膜を成膜する。これにより、図2(c)に示すように、石英基板21上に酸化シリコン膜12が形成される。酸化シリコン膜の膜厚T1は、例えば100nm程度の膜厚にする。
次に、図2(d)に示すように、酸化シリコン膜12上に、第1アモルファスシリコン膜14aを熱アニールやレーザーアニールを用いて結晶化して第1ポリシリコン膜(第1シリコン膜)24aを形成する。このように、ポリシリコンを第1シリコン膜24aとして用いることにより、単結晶シリコンに比べて成膜しやすくなるので、膜厚制御が容易となる。
本実施形態では、第1ポリシリコン膜の膜厚(第1シリコン膜の膜厚)T2を、30nm程度にする。これにより、炭化されずに残留した第1ポリシリコン膜24aと第1炭化シリコン膜23aとでの格子定数や熱膨張係数が異なることによる第1炭化シリコン膜23aの結晶欠陥が生じることがない。これは、本願発明者が、第1ポリシリコン膜の膜厚T2を100nm以下にすることで、炭化処理で第1ポリシリコン膜24aをほとんど残留させずに第1炭化シリコン膜23aに変成できることを見出したことによる。
次に、図3(a)に示すように、第1ポリシリコン膜24aを炭化処理する。これにより、図3(b)に示すように、酸化シリコン膜12上に第1炭化シリコン膜23aが形成される。第1ポリシリコン膜24aの炭化処理は、電気炉等を用いた炉アニールで行う。炭化処理は、例えば、C3H8等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度800〜1400℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板温度1250℃、処理時間15分の条件で行う。炉アニールにより加熱すれば、多数の石英基板21を一括して熱処理することができるので、多数の石英基板21上に形成された多数の第1ポリシリコン膜24aを一括して炭化処理することができる。
また、第1ポリシリコン膜の膜厚T2を100nm以下(ここでは30nm)にしているので、第1ポリシリコン膜24a中に炭素を行き渡らせることができ、第1ポリシリコン膜24aをほぼ完全に炭化することができる。以上のように、第1ポリシリコン膜24aが高精度な膜厚に形成されるので、所望の膜厚の第1炭化シリコン膜23aが得られる。また、第1ポリシリコン膜24aを良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質の第1炭化シリコン膜23aが得られる。
次に、図3(c)に示すように、第1炭化シリコン膜23a上に、第2ポリシリコン膜(第2シリコン膜)24bを、上述の第1ポリシリコン膜24aと同様に、第2アモルファスシリコン膜14bを熱アニールやレーザーアニールを用いて結晶化して形成する。第2ポリシリコン膜の膜厚(第2シリコン膜の膜厚)T3は、上述の第1ポリシリコン膜の膜厚T2と同様に、30nm程度の厚さにする。次に、図3(d)に示すように、第2ポリシリコン膜24bを炭化処理する。第2ポリシリコン膜24bの炭化処理は、上述の第1ポリシリコン膜24aと同様に、電気炉等を用いた炉アニールで行う。
これにより、図3(e)に示すように、第1炭化シリコン膜23a上に第2炭化シリコン膜23bが形成される。そして、第1炭化シリコン膜23aと、第2炭化シリコン膜23bと、がこの順に積層され、所望の膜厚に厚膜化された炭化シリコン膜23が形成される。以上の工程により、本実施形態の炭化シリコン膜23を有する半導体基板20を製造することができる。
本実施形態の炭化シリコン膜23の製造方法によれば、ポリシリコン膜24a,24bを形成する工程と、ポリシリコン膜24a,24bを炭化処理して炭化シリコン膜23a,23bを形成する工程と、を複数回繰り返して行うことにより炭化シリコン膜23を厚膜化できるので、高温で長時間の処理が必要なエピタキシャル成長を用いる必要がない。したがって、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜23を容易に得ることができる。また、ポリシリコン膜の膜厚T2,T3に応じた膜厚の炭化シリコン膜23が得られる。また、ポリシリコン膜24a,24bを所定の膜厚に成膜することは、例えばSOI基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜23を容易に製造することができる。このため、ポリシリコン膜24a,24bの一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がポリシリコン膜24a,24bと炭化シリコン膜23a,23bとで異なることにより結晶欠陥を生じることが防止される。また、単結晶シリコン膜よりも膜厚が厚いポリシリコン膜24a,24bを採用することができ、膜厚誤差を相対的に小さくすることができる。したがって、ポリシリコン膜24a,24bを所望の膜厚に制御して炭化処理する工程を複数回繰り返すことにより、緻密で均一な、所望の膜厚に厚膜化された炭化シリコン膜23を成膜することが可能となる。
また、本製造方法によれば、石英基板21を下地基板に用いて、炭化シリコン膜23a,23bを形成する工程の炭化処理は、炉アニールによる熱処理を用いて行っている。炉アニールにより多数の石英基板21を一括して熱処理することができるので、多数の石英基板21上に形成された多数のポリシリコン膜24a,24bを一括して炭化処理することができる。したがって、一括して炭化処理する石英基板21の数を増やすほど石英基板21一枚当たりの炭化シリコン膜23の成膜時間を短くすることができ、製造効率を高めることができる。
(第3実施形態)
次に、本発明の第3実施形態に係る炭化シリコン膜33を有する半導体基板30の構成について、図4を用いて説明する。本実施形態の半導体基板30は、炭化シリコン膜33が所定の幅Wにパターニングされている点で、上述の第1実施形態で説明した半導体基板10と異なっている。その他の点は第1実施形態と同様であるので、図1と同様の要素には同一の符号を付し、詳細な説明は省略する。
次に、本発明の第3実施形態に係る炭化シリコン膜33を有する半導体基板30の構成について、図4を用いて説明する。本実施形態の半導体基板30は、炭化シリコン膜33が所定の幅Wにパターニングされている点で、上述の第1実施形態で説明した半導体基板10と異なっている。その他の点は第1実施形態と同様であるので、図1と同様の要素には同一の符号を付し、詳細な説明は省略する。
図4に示すように、半導体基板30は、シリコン基板11と、酸化シリコン膜12と、炭化シリコン膜33と、を備えて構成されている。炭化シリコン膜33は、酸化シリコン膜12上に、シリコン膜34a,34bを形成する工程と、シリコン膜34a,34bをエッチングすることにより所定の幅Wにパターニングする工程と、所定の幅Wにパターニングされたシリコン膜34a,34bを炭化処理して炭化シリコン膜33a,33bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化されるとともに、所定の幅Wにパターニングされて形成されている。このようにしてパターニングされた炭化シリコン膜33を有する半導体基板30を用いると、良好な高耐圧パワーデバイスや良好なMEMSを製造することが可能である。
なお、本実施形態では、シリコン膜34a,34bを、第1実施形態と同様にアモルファスシリコンを含むシリコン膜(アモルファスシリコン膜)34a,34bとして説明するが、これに限らない。シリコン膜34a,34bを、第2実施形態と同様にポリシリコンを含むシリコン膜(ポリシリコン膜)34a,34bとしてもよい。
(半導体基板の製造方法)
次に、本実施形態に係る炭化シリコン膜33を有する半導体基板30の製造方法について、図5及び図6を用いて説明する。図5及び図6は、半導体基板30の製造工程を順を追って示す工程図である。本実施形態では、酸化シリコン膜12上に、シリコン膜34a,34bを形成する工程と、シリコン膜34a,34bをエッチングすることにより所定の幅Wにパターニングする工程と、所定の幅Wにパターニングされたシリコン膜34a,34bを炭化処理して炭化シリコン膜33a,33bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化され、かつ所定の幅Wにパターニングされた炭化シリコン膜33を形成する。なお、酸化シリコン膜12上に第1シリコン膜34aを形成するまでの工程(図2(a)〜(d)参照)は、上述の第1実施形態と同様であるので、その詳細な説明は省略する。
次に、本実施形態に係る炭化シリコン膜33を有する半導体基板30の製造方法について、図5及び図6を用いて説明する。図5及び図6は、半導体基板30の製造工程を順を追って示す工程図である。本実施形態では、酸化シリコン膜12上に、シリコン膜34a,34bを形成する工程と、シリコン膜34a,34bをエッチングすることにより所定の幅Wにパターニングする工程と、所定の幅Wにパターニングされたシリコン膜34a,34bを炭化処理して炭化シリコン膜33a,33bを形成する工程と、を複数回繰り返して、所望の膜厚に厚膜化され、かつ所定の幅Wにパターニングされた炭化シリコン膜33を形成する。なお、酸化シリコン膜12上に第1シリコン膜34aを形成するまでの工程(図2(a)〜(d)参照)は、上述の第1実施形態と同様であるので、その詳細な説明は省略する。
半導体基板30を製造するには、先ず、図5(a)に示すように、第1シリコン膜34aの一部をエッチングする。第1シリコン膜34aのエッチングは、例えば、ドライエッチングを用いることができる。具体的には、従来のフォトリソ技術を用いてマスク(図示略)を所定の幅Wにパターニングし、この所定の幅Wにパターニングされたマスクを用いて、第1シリコン膜34aをドライエッチングする。このとき、下地の酸化シリコン膜12がエッチングストッパーとなる。これにより、図5(b)に示すように、酸化シリコン膜12上に、所定の幅Wにパターニングされた第1ポリシリコン膜34aが形成される。
次に、図5(c)に示すように、パターニングされた第1シリコン膜34aを炭化処理する。これにより、図5(d)に示すように、酸化シリコン膜12上に、所定の幅Wにパターニングされた第1炭化シリコン膜33aが形成される。第1シリコン膜34aの炭化処理は、上述の第1実施形態と同様に、赤外線加熱方式のランプアニール装置を用いて行う。
次に、図6(a)に示すように、第1炭化シリコン膜33a上に、第2シリコン膜34bを、上述の第1実施形態と同様に、CVD法を用いて形成する。第2シリコン膜の膜厚T3は、上述の第1実施形態と同様に、30nm程度の厚さにする。次に、図6(b)に示すように、第2シリコン膜34bを、上述の第1シリコン膜34aと同様に、所定の幅Wにパターニングされたマスクを用いてドライエッチングを行い、所定の幅Wにパターニングする。これにより、図6(c)に示すように、第1炭化シリコン膜33a上に、第1シリコン膜34aと同様に所定の幅Wにパターニングされた第2シリコン膜34bが形成される。
次に、図6(d)に示すように、パターニングされた第2シリコン膜34bを炭化処理する。第2シリコン膜34bの炭化処理は、上述の第1シリコン膜34aと同様に、ランプアニール装置を用いて行う。これにより、図6(e)に示すように、所定の幅Wにパターニングされた第1炭化シリコン膜33a上に、第1シリコン膜34aと同様に所定の幅Wにパターニングされた第2炭化シリコン膜33bが形成される。そして、第1炭化シリコン膜33aと、第2炭化シリコン膜33bと、がこの順に積層され、所望の膜厚に厚膜化されるとともに、所定の幅Wにパターニングされた炭化シリコン膜33が得られる。以上の工程により、本実施形態のパターニングされた炭化シリコン膜33を有する半導体基板30を製造することができる。
本実施形態の炭化シリコン膜33の製造方法によれば、エッチングが困難な炭化シリコン膜33をエッチングすることなく、パターニングされた炭化シリコン膜33を容易に得ることができる。これにより、パターニングされた炭化シリコン膜33上に多種材料の積層構造を形成することが容易になり、MEMSを製造する際の設計の幅を広げることができる。
なお、本実施形態に係る基板は、シリコン基板11を用いているが、これに限らず、シリコン基板11に代えて石英基板21を用いてもよい。このとき、シリコン膜34a,34bの炭化処理は、上述の第2実施形態と同様に、電気炉等を用いた炉アニールで行う。
なお、本実施形態に係る炭化シリコン膜33は、所定の幅Wにパターニングされて形成されているが、これに限らない。例えば、図7(a)及び図7(b)に示す変形例のように、複数の段差を有してパターニングされた炭化シリコン膜43,53を形成してもよい。
(変形例1)
図7(a)は、本実施形態に係る第1変形例の炭化シリコン膜43を有する半導体基板40の構成を示す模式図である。本変形例の半導体基板40は、炭化シリコン膜43が第1炭化シリコン膜43a、第2炭化シリコン膜43b、第3炭化シリコン膜43cで構成されている点、第1炭化シリコン膜43a、第2炭化シリコン膜43b、第3炭化シリコン膜43cが、それぞれ異なる幅Wa,Wb,Wcでパターニングされている点で、上述の第3実施形態の半導体基板30と異なっている。その他の点は第3実施形態と同様であるので、図4と同様の要素には同一の符号を付し、詳細な説明は省略する。
図7(a)は、本実施形態に係る第1変形例の炭化シリコン膜43を有する半導体基板40の構成を示す模式図である。本変形例の半導体基板40は、炭化シリコン膜43が第1炭化シリコン膜43a、第2炭化シリコン膜43b、第3炭化シリコン膜43cで構成されている点、第1炭化シリコン膜43a、第2炭化シリコン膜43b、第3炭化シリコン膜43cが、それぞれ異なる幅Wa,Wb,Wcでパターニングされている点で、上述の第3実施形態の半導体基板30と異なっている。その他の点は第3実施形態と同様であるので、図4と同様の要素には同一の符号を付し、詳細な説明は省略する。
図7(a)に示すように、第1炭化シリコン膜43a上には、第2炭化シリコン膜43bが形成されている。第2炭化シリコン膜43bの幅Wbは、第1炭化シリコン43aの幅Waより小さくなっている。第2炭化シリコン膜43b上には、第3炭化シリコン膜43cが形成されている。第3炭化シリコン膜43cの幅Wcは、第2炭化シリコン43bの幅Wbより小さくなっている。第2炭化シリコン膜43b及び第3炭化シリコン膜43cは、第1炭化シリコン膜43aの一方の端部(図7(a)中左側)を基準にして、それぞれ所定の幅Wb,Wcで形成されている。
本変形例によれば、炭化シリコン膜43の一方の端部を基準にして、複数の段差を有してパターニングされた炭化シリコン膜43を得ることができる。これにより、パターニングされた炭化シリコン膜43の複数の段差を用いて多種材料の積層構造を形成することができ、MEMSを製造する際の設計の幅を格段に広げることができる。
なお、本変形例に係る第1炭化シリコン膜43aは、所定の幅Waにパターニングされて形成されているが、これに限らない。例えば、第1炭化シリコン膜43aが所定の幅Waにパターニングされていなくてもよい。つまり、パターニングされていない第1炭化シリコン膜43a上に、所定の幅Wbにパターニングされた第2炭化シリコン膜43bが形成され、この第2炭化シリコン膜43b上に所定の幅Wcにパターニングされた第3炭化シリコン膜43cが形成されていてもよい。
(変形例2)
図7(b)は、本実施形態に係る第2変形例の炭化シリコン膜53を有する半導体基板50の構成を示す模式図である。本変形例の半導体基板50は、炭化シリコン膜53を構成する第1炭化シリコン膜53a、第2炭化シリコン膜53b、第3炭化シリコン膜53cが、それぞれ異なる幅Wa,Wb,Wcでパターニングされ、炭化シリコン膜53が凸形状に形成されている点で、上述の第1変形例の半導体基板40と異なっている。その他の点は第1変形例と同様であるので、図7(a)と同様の要素には同一の符号を付し、詳細な説明は省略する。
図7(b)は、本実施形態に係る第2変形例の炭化シリコン膜53を有する半導体基板50の構成を示す模式図である。本変形例の半導体基板50は、炭化シリコン膜53を構成する第1炭化シリコン膜53a、第2炭化シリコン膜53b、第3炭化シリコン膜53cが、それぞれ異なる幅Wa,Wb,Wcでパターニングされ、炭化シリコン膜53が凸形状に形成されている点で、上述の第1変形例の半導体基板40と異なっている。その他の点は第1変形例と同様であるので、図7(a)と同様の要素には同一の符号を付し、詳細な説明は省略する。
図7(b)に示すように、第1炭化シリコン膜53a上には、第2炭化シリコン膜53bが形成されている。第2炭化シリコン膜53bの幅Wbは、第1炭化シリコン53aの幅Waより小さくなっている。第2炭化シリコン膜53b上には、第3炭化シリコン膜53cが形成されている。第3炭化シリコン膜53cの幅Wcは、第2炭化シリコン53bの幅Wbより小さくなっている。第2炭化シリコン膜53b及び第3炭化シリコン膜53cは、第1炭化シリコン膜53aの中央部を基準にして、それぞれ所定の幅Wb,Wcで形成されている。
本変形例によれば、炭化シリコン膜53の中央部を基準にして、複数の段差を有してパターニングされた炭化シリコン膜53を得ることができる。これにより、パターニングされた炭化シリコン膜53の複数の段差を用いて多種材料の積層構造を形成することができ、MEMSを製造する際の設計の幅を格段に広げることができる。
なお、本製造方法において、炭化シリコン膜を形成する工程の後に、炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。化合物半導体膜の形成材料としては、例えば窒化ガリウム(GaN)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、窒化ホウ素(BN)、アルミニウム窒化ガリウム(AlGaN)を用いることができる。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
なお、本製造方法では、基板上に、アモルファスシリコンまたはポリシリコンを含むシリコン膜を形成しているが、これに限らない。例えば、アモルファスシリコン膜とポリシリコン膜との積層膜をシリコン膜として形成してもよい。すなわち、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成すればよい。
なお、本製造方法では、第1シリコン膜を形成する工程の前に、酸化シリコン膜または窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、基板と炭化シリコン膜との間に緩衝層を形成せずに、基板上面に炭化シリコン膜を形成してもよい。
なお、本製造方法では、シリコン膜をCVD法を用いて形成しているが、これに限らない。例えば、シリコン膜をスパッタ法や塗布を用いて形成してもよい。
なお、本製造方法では、シリコン膜の膜厚は30nm程度の膜厚にしているが、これに限らず、100nm以下にすることができる。これは、本願発明者が、シリコン膜の膜厚を100nm以下にすることで、炭化処理工程でシリコンが残留することなく、シリコン膜をすべて炭化シリコン膜に変成できることを見出したことによる。
なお、本製造方法では、アモルファスシリコンまたはポリシリコンを含むシリコン膜を炭化処理するときに、処理温度800〜1400℃の条件で行っている。これにより、アモルファスシリコンまたはポリシリコンが、再結晶して結晶化が進む。その結果、炭化シリコン膜を、炭化処理前のシリコン膜より結晶性をよくすることができると本願発明者は推測している。
11…シリコン基板(基板)、12…酸化シリコン膜、13,23,33,43,53…炭化シリコン膜、13a,23a,33a,43a,53a…第1炭化シリコン膜、13b,23b,33b,43b,53b…第2炭化シリコン膜、14a…第1アモルファスシリコン膜(第1シリコン膜)、14b…第2アモルファスシリコン膜(第2シリコン膜)、21…石英基板(基板)、24a…第1ポリシリコン膜(第1シリコン膜)、24b…第2ポリシリコン膜(第2シリコン膜)、34…シリコン膜、34a…第1シリコン膜、34b…第2シリコン膜、43c,53c…第3炭化シリコン膜、T2…第1アモルファスシリコン膜の膜厚、第1ポリシリコン膜の膜厚(第1シリコン膜の膜厚)、T3…第2アモルファスシリコン膜の膜厚、第2ポリシリコン膜の膜厚(第2シリコン膜の膜厚)
Claims (10)
- 基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第1シリコン膜を形成する工程と、
前記第1シリコン膜を炭化処理し第1炭化シリコン膜を形成する工程と、
前記第1炭化シリコン膜を形成した後に、第2シリコン膜を形成する工程と、第2炭化シリコン膜を形成する工程と、を少なくとも1回有することを特徴とする炭化シリコン膜の製造方法。 - 前記第1シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有することを特徴とする請求項1に記載の炭化シリコン膜の製造方法。
- 前記第1シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有することを特徴とする請求項1に記載の炭化シリコン膜の製造方法。
- 前記基板がシリコンからなり、前記第1炭化シリコン膜を形成する工程と前記第2炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記基板が石英もしくはシリコンからなり、前記第1炭化シリコン膜を形成する工程と前記第2炭化シリコン膜を形成する工程との少なくとも一方の工程の炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記第1シリコン膜と前記第2シリコン膜との少なくとも一方をCVD法を用いて形成することを特徴とする請求項1〜5のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記第1シリコン膜と前記第2シリコン膜との少なくとも一方の膜厚を100nm以下にすることを特徴とする請求項1〜6のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記第2炭化シリコン膜を形成する工程の後に、前記第2炭化シリコン膜上に化合物半導体膜を形成する工程を有することを特徴とする請求項1〜7のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記第1炭化シリコン膜を形成する工程の前に、前記第1シリコン膜をパターニングする工程を有することを特徴とする請求項1〜8のいずれか1項に記載の炭化シリコン膜の製造方法。
- 前記第2炭化シリコン膜を形成する工程の前に、前記第2シリコン膜をパターニングする工程を有することを特徴とする請求項1〜9のいずれか1項に記載の炭化シリコン膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129042A JP2010278215A (ja) | 2009-05-28 | 2009-05-28 | 炭化シリコン膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129042A JP2010278215A (ja) | 2009-05-28 | 2009-05-28 | 炭化シリコン膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278215A true JP2010278215A (ja) | 2010-12-09 |
Family
ID=43424912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129042A Pending JP2010278215A (ja) | 2009-05-28 | 2009-05-28 | 炭化シリコン膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010278215A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021180225A (ja) * | 2020-05-12 | 2021-11-18 | 信越半導体株式会社 | 半導体基板の製造方法、soiウェーハの製造方法及びsoiウェーハ |
-
2009
- 2009-05-28 JP JP2009129042A patent/JP2010278215A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021180225A (ja) * | 2020-05-12 | 2021-11-18 | 信越半導体株式会社 | 半導体基板の製造方法、soiウェーハの製造方法及びsoiウェーハ |
JP7290135B2 (ja) | 2020-05-12 | 2023-06-13 | 信越半導体株式会社 | 半導体基板の製造方法及びsoiウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5218047B2 (ja) | 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ | |
JP6051524B2 (ja) | 半導体基板及び半導体基板の製造方法 | |
JP6085371B2 (ja) | 半導体デバイス用基板 | |
JP6324654B2 (ja) | GaN薄膜構造物、その製造方法、及びそれを含む半導体素子 | |
JP2006191073A (ja) | エピタキシャルウェーハの製造方法 | |
JP2006203196A (ja) | エピタキシャルウェーハの製造方法 | |
JP6123408B2 (ja) | 単結晶4H−SiC基板及びその製造方法 | |
JP2005123619A (ja) | シリコン基板上に形成された窒化物半導体及びその製造方法 | |
TWI440073B (zh) | 電路結構的製造方法 | |
TW200933740A (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
JP2007326771A (ja) | 形成方法および化合物半導体ウェハ | |
JP2009270200A (ja) | 半導体をその基板から分離する方法 | |
JP4331773B2 (ja) | 半導体装置及びその製造方法 | |
US9337029B2 (en) | Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate | |
JP2012028494A (ja) | 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法 | |
JP2002050585A (ja) | 半導体の結晶成長方法 | |
KR102161547B1 (ko) | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 | |
JP2010278215A (ja) | 炭化シリコン膜の製造方法 | |
JP2010278211A (ja) | 炭化シリコン膜の製造方法 | |
JP4976647B2 (ja) | 炭化珪素半導体基板の製造方法 | |
JP2012204602A (ja) | 立方晶炭化珪素膜の製造方法 | |
JP3754294B2 (ja) | 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法 | |
JP4546982B2 (ja) | 半導体装置の製造方法 | |
JP2010278210A (ja) | 炭化シリコン膜の製造方法 | |
CN115428120A (zh) | 半导体结构的制作方法及半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120127 |