JP2005123619A - シリコン基板上に形成された窒化物半導体及びその製造方法 - Google Patents

シリコン基板上に形成された窒化物半導体及びその製造方法 Download PDF

Info

Publication number
JP2005123619A
JP2005123619A JP2004297529A JP2004297529A JP2005123619A JP 2005123619 A JP2005123619 A JP 2005123619A JP 2004297529 A JP2004297529 A JP 2004297529A JP 2004297529 A JP2004297529 A JP 2004297529A JP 2005123619 A JP2005123619 A JP 2005123619A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
silicon substrate
intermediate layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004297529A
Other languages
English (en)
Inventor
Suk-Ho Yoon
▲せき▼ 胡 尹
Cheul-Ro Lee
▲てつ▼ 魯 李
Jeong-Wook Lee
庭 旭 李
Sung-Sook Lee
成 淑 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005123619A publication Critical patent/JP2005123619A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ｓｉ基板上に形成された窒化物半導体及びその製造方法を提供する。
【解決手段】シリコン基板２０と、前記シリコン基板２０上に形成されたバッファ層２１と、前記バッファ層２１上に形成され、ボイド（ｖｏｉｄ）２２を含有した中間層２３と、前記中間層２３上に形成された平坦化層２４と、前記平坦化層２４上に形成された窒化物半導体層２５と、を含む窒化物半導体及びその製造方法である。これにより、内部の結晶欠陥、転位又はクラックの発生を大きく減少させた窒化物の半導体を低コストで大量生産が可能である。
【選択図】図２

Description

本発明は、シリコン基板上に窒化物系化合物の半導体及びその成長させる方法に係り、より詳しくは、シリコン基板と窒化物系化合物の半導体層との間に中間層を成長させて、前記シリコン基板上に形成される窒化物系化合物の半導体層の格子欠陥、クラックの発生を阻止する窒化物半導体及びその製造方法に関する。
従来の青緑色発光素子は、ＧａＮ基板の製造が難しくて、サファイア又はＳｉＣ基板を用いて、その上部に化合物半導体層を形成させてきた。しかし、前記サファイア又はＳｉＣ基板を使用する場合には、そのコストが高価であり、電気伝導度及び熱伝導度が低く、大面積の成長が不可能にして素子の大量生産が難しい短所がある。又、そのままで絶縁体なので、光電子特性を持つ素子にのみその応用が可能にして光電特性及び電気電子複合特性を有するＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ マイクロエレクトロメカニカルシステム）、ＮＥＭＳ（Ｎａｎｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ ナノエレクトロメカニカルシステム）及びｍｉｃｒｏ−ＯＥＩＣ（Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：光・電子集積回路）素子の製作が不可能である。これに比べてシリコン（Ｓｉ）基板の場合、こうした短所を補完することができて最先端光電子素子以外の多様な素子の基板として使用されうる。
しかしながら、前記のような長所にもかかわらず、前記Ｓｉ基板上にＧａＮのようなＩＩＩ族窒化物系半導体層を形成させる場合に問題が発生する。すなわち、Ｓｉ基板とＧａＮとの熱伝達係数の差異（ＧａＮ：５．５９×１０−６／Ｋ，Ｓｉ：３．５９×１０−６／Ｋ）により、高温で成長させた後で、冷却時に、引っ張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）が発生して成長されたＧａＮ層内に結晶欠陥、転位、クラック等が発生する。特に、こうしたクラックは、結晶の内部構造を脆弱にして結局素子特性を弱化させて、Ｓｉ基板をＩＩＩ族窒化物半導体成長に使用することが難しくなる。
こうした短所を補完するための努力として低温ＡｌＮバッファ層成長（ＬＴ−ＡｌＮ）（例えば、非特許文献１参照）、低温ＧａＮバッファ層成長（ＬＴ−ＧａＮ）（例えば、非特許文献２参照）、組成が異なるバッファ層を連続的に多数反復的に成長させて超格子を形成してクラックを減らす等の試みがあったが、クラックの完全な制御は不可能である。
また、ＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ ＧａＮ）やＰＥＮＤＥＯのようなｅｘ ｓｉｔｕ方法（例えば、非特許文献３参照）が試されたが、クラック形成の完全な制御が不可能であり、又素子の製造工程が複雑になってコスト面でも不利な短所がある。
図１Ａでは、従来技術によりＳｉ基板上にＩＩＩ族窒化物系半導体層を形成させたものを示した。すなわち、Ｓｉ基板１０上にバッファ層（緩衝層）１１を形成させ、前記バッファ層１１上に高温でＧａＮ １２を形成させた。こうしたバッファ層１１は、前記Ｓｉ基板１０及びＧａＮ １２の熱伝導及び結晶構造を考慮した物質が選択されてＧａＮ １２をより安定的に成長させるため使用された。しかしながら、こうした場合にも前記ＧａＮ １２の内部に発生する格子欠陥、転位及びクラック１３の完全な制御が難しくなる。これを図１Ｂに示した。図１Ｂは、前記図１Ａのように形成させたＧａＮ １２の表面に対するＳＥＭ写真である。図面を参照し、その表面に数多い結晶欠陥１３が生じたことが分かる。こうした結晶欠陥は、結果的に完成された半導体素子の性質を弱化させる原因になる。
Ａ． Ｗａｔａｎａｂｅ ｅｔ ａｌ．、 Ｊ． Ｃｒｙｓｔ．Ｇｒｏｗｔｈ １２８．３９１（１９９３） Ｈ．Ｉｓｈｉｋａｗａ ｅｔ ａｌ．、 Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ １８９／１９０、 １７８（１９９８） Ｙ．Ｋａｗａｇｕｃｈｉ ｅｔ ａｌ．、 Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３７、Ｌ９６６（１９９８）
本発明の技術的課題は、製造工程の途中でＳｉ基板と窒化物半導体との間に発生しうる引っ張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を減少させるか、或いは消滅させることにより、前記窒化物半導体内部の結晶欠陥、転位又はクラックの発生を大きく減少させた窒化物半導体及びその製造方法を提供するところにある。
前記技術的課題を達成するために本発明は、シリコン基板と、前記シリコン基板上に形成され、ボイド（ｖｏｉｄ；空洞、空隙ないし空間））を含有した中間層と、前記中間層上に形成された平坦化層と、前記平坦化層上に形成された窒化物半導体層と、を含むシリコン基板上に形成された窒化物半導体を提供する。
本発明において、前記基板及び前記中間層の間に形成されたバッファ層をさらに含むことが望ましい。
本発明において、前記中間層、平坦化層及び窒化物半導体層は、ＩＩＩ族窒化物系化合物の半導体物質を含む。
本発明において、前記平坦化層は、約１００ｎｍ乃至５００ｎｍの厚さに形成されることが望ましい。
また、本発明では、シリコン基板と、前記シリコン基板上に形成され、ｖｏｉｄを含有した中間層と、前記中間層上に形成された平坦化層と、前記平坦化層上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層の一部位に順次形成された活性層、第２の窒化物半導体層、第１の電極層と、前記第１の窒化物半導体層の活性層が形成されていない部位に形成された第２の電極層と、を含む発光素子を提供する。
また、本発明では、シリコン基板上への窒化物系半導体の形成方法であって、（イ）シリコン基板上にボイド（ｖｏｉｄ；空洞、空隙ないし空間）が含まれた中間層を形成させる段階と、（ロ）前記中間層上に平坦化層を形成させる段階と、（ハ）前記平坦化層上に窒化物系半導体層を形成させる段階と、を含むシリコン基板上の窒化物半導体の製造方法を提供する。
本発明において、シリコン基板及び前記中間層の間にバッファ層を形成する段階をさらに含むことが望ましい。
本発明において、前記段階（イ）は、約７００℃乃至９００℃よりなされ、前記段階（ロ）は、約５００℃乃至７００℃よりなされ、前記段階（ハ）は、約９００℃乃至１２００℃よりなされうる。
前記平坦化層は、約１００ｎｍ乃至５００ｎｍの厚さに形成されうる。また、前記の各段階は、ＭＯＣＶＤ工程によりなされうる。
本発明によると、製造工程の途中でＳｉ基板と窒化物半導体との間に発生しうる引っ張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を弛緩させて、前記窒化物半導体の内部の結晶欠陥、転位又はクラックの発生を大きく減少させた窒化物半導体を提供することができる。
これにより、１）低価のＳｉ基板を技術的な不利益なしで使用することができるため製造コストが減少し、２）大面積のＳｉ基板を使用することができるため、製造コストが減少し、３）電気伝導度及び熱伝導度が優秀なＳｉ基板を使用することにより素子の静電耐圧向上及び耐熱特性が向上されて信頼度と寿命とが向上し、４）光電特性及び電気電子複合特性を持った最先端情報光電素子への応用可能性が大きくなる。
以下、添付した図面に基づき本発明に係るシリコン基板上に形成させた窒化物系半導体についてより詳細に発明する。
図２は、本発明によりＳｉ基板上に成長させた窒化物半導体を示した図面である。図２を参照すれば、Ｓｉ基板２０上にバッファ層２１が形成されており、前記バッファ層２１上にボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２を含む中間層２３が形成される。そして、前記ボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２を含む中間層２３上に平坦化層２４が形成され、最後に前記平坦化層２４上に窒化物系化合物（窒化物半導体層）２５が形成された構造を有する。
本発明において、前記バッファ層２１は、前記窒化物半導体層２５の形成に使用された窒化物半導体物質（窒化物系化合物）、例えば、ＧａＮが前記Ｓｉ基板２０についてのウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性が不足するので、これを補完するために形成させたものである。ここで、ウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性とは、一つの物質（基地物質）の上部に異なる物質を形成させる場合、どれほど一定した面密度を有して形成されるかを示したものであり、ウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性が不足した場合には、基地物質上で特定部位にのみ成長が起こるので平坦化が易しくない。一般に、Ｓｉ基板２０上にＧａＮのような窒化物系化合物を直ちに形成させる時、それらの間に緩衝層の役割を果たすバッファ層２１を形成させる。こうしたバッファ層２１は限定されず、形成される化合物半導体の種類により選択されうる。
前記バッファ層２１上には、ボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２を含む中間層２３が形成されている。前記中間層２３はＩＩＩ族窒化物系物質より成る。前記中間層２３は、ボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２を含んでおり、これは、人為的に前記中間層２３の形成条件を調節して成されたものである。
前記中間層２３上には平坦化層２４が形成される。平坦化層２４もやはり、前記中間層２３と同様に窒化物半導体物質より成る。こうした平坦化層２４は、その上部に形成される窒化物半導体層２５が均等な分布の安定な状態で形成されるためのものであり、その下部に形成された中間層２３とは違って、相対的に大きいボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２を含まないが、微小な大きさのｖｏｉｄが含まれうる。
前記平坦化層２４上に窒化物半導体層２５が形成されている。このように形成させた構造の窒化物半導体は、図１Ａの従来技術による窒化物半導体とは違って、窒化物半導体層２５が結晶欠陥、転位及びクラック等の発生が抑制される。これは、前記中間層２３内に形成されたボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２がＳｉ基板２０と窒化物半導体層２５との間で発生しうる引っ張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を減少させ、前記バッファ層２３及び前記平坦化層２４が緩衝的な役割を果たすので、窒化物半導体層２５が非常に安定的に成長することができる。
前記のような構造のＳｉ基板上に形成された窒化物系半導体の形成方法を説明すれば、次の通りである。
まず、Ｓｉ基板２０上にバッファ層２１を形成させる。前記バッファ層２１は、前記Ｓｉ基板２０についてのウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性を向上させるためのものであり、前記バッファ層２１を構成する物質により適切な厚さに成長させる。
次に、前記バッファ層２１の上部にボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２を含む中間層２３を形成させる。前記中間層２３は、ＩＩＩ族窒化物系物質より成る。前記中間層２３を構成する物質がＧａＮである場合には、約７００℃乃至約９００℃の間の温度で形成させることが望ましい。この場合、前記中間層２３は、前記Ｓｉ基板２０についてのウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性が不足する関係で図２に示したように、ピラミッド状で成長される。また、その表面は、屈曲が非常にはなはだしくて粗度が非常に大きい状態に成長される。従って、前記中間層２３の内部に多数のボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２が形成される。
次に、前記中間層２３の上部に平坦化層２４を形成させる。前記平坦化層２４は、ＩＩＩ族窒化物系物質を含んで形成される。前記平坦化層２４を構成する物質がＧａＮの場合には、約５００℃乃至約７００℃の間の温度で形成させることが望ましい。この際、前記平坦化層２４の厚さは、約１００乃至５００ｎｍに成長させ、より望ましくは、約２００乃至４００ｎｍの厚さに成長させる。前記中間層２３上にこうした平坦化層２４を成長させることにより、その表面の屈曲が次第に消え、最終的に平坦化された表面を得ることができる。
最後に、前記平坦化層２４の上部に窒化物半導体層２５を形成させる。前記窒化物半導体層２５は、その用途により形成される厚さを調節でき、一般に数μｍに成長させる。前記窒化物半導体層２５を構成する物質がＧａＮの場合に成長温度は、約９００℃乃至１２００℃に維持することが望ましい。このように成長された窒化物半導体層２５は、Ｓｉ基板２０の間の界面で形成された引っ張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）がその間に形成された中間層２３の内部のボイド（ｖｏｉｄ；空洞、空隙ないし空間）２２により減少されて、前記工程後冷却する過程で発生する結晶欠陥、転位又はクラックを抑制することができる。
前記のような方法により本発明に係るシリコン基板上に窒化物半導体をＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程で形成させる過程について段階別にＳＥＭ写真を撮影した。
図３Ａ及び図３Ｂを参照すれば、Ｓｉ基板３０上にＧａＮ ３５（図５Ａ参照のこと）を形成させる前に前記ＧａＮ ３５の前記Ｓｉ基板３０についてのウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性を向上させるためのバッファ層３１を形成させる。次に、約８００℃で中間層３３にＧａＮを成長させる。成長させた厚さは約３００ｎｍである。この場合、中間層３３に成長させたＧａＮは、前記Ｓｉ基板３０（上のバッファ層３１）に対するウェッティング（ｗｅｔｔｉｎｇ；濡れ、湿潤）性が不足してエピタキシャル成長は、難しくなって図３Ａに示したようなピラミッド状構造を示し、表面粗度が非常にはなはだしい形態を示す。従って、中間層３３の内部にボイド（ｖｏｉｄ；空洞、空隙ないし空間）３２が形成される。
図３Ｂでは、このように中間層３３を形成させた後、その表面について撮影したＳＥＭ写真を示したものである。写真に示したように、中間層３３の表面は、非常に粗くなり、暗い部分に示されたボイド（ｖｏｉｄ；空洞、空隙ないし空間）３２の密度が非常に高いことが分かる。そして、前記中間層３３まで形成させた後、その断面に対して撮ったＳＥＭ写真を図３Ｃに示した。図３Ｃを参照すれば、Ｓｉ基板３０上に形成させたボイド（ｖｏｉｄ；空洞、空隙ないし空間）３２を含む中間層３３が他の層より明るい形態で認識することができる。
次に、図４Ａに示したように、前記中間層３３の上部に平坦化層３４にＧａＮを成長させる。この際の温度は、前記中間層３３の成長温度より低い約５６０℃程度であり、その厚さは約３００ｎｍ程度である。前記中間層３３の形成温度より低い温度で形成される平坦化層３４は、その下部の中間層３３内に形成されたボイド（ｖｏｉｄ；空洞、空隙ないし空間）３２を完全に充填できない状態で成長する。このように成長させる平坦化層３４の表面について撮影したＳＥＭ写真を図４Ｂに示した。図４Ｂを参照すればボイド（、ｖｏｉｄ；空洞、空隙ないし空間）３２を含んだ中間層３３上に平坦化層３４が次第に成長されることがうかがわれる。
最後に、図５Ａに示したように、前記平坦化層３４の上部に窒化物半導体層３５を形成させる。この際の成長温度は、高温の約１０５０℃であり、成長厚さも数μｍであった。窒化物半導体層３５を形成させた後、その表面について撮影したＳＥＭ写真を図５Ｂに示した。図５Ｂを参照すれば、本発明によりクラックの形成が抑制されたことが分かる。前記中間層３３に形成されたボイド（ｖｏｉｄ；空洞、空隙ないし空間）３２の影響で窒化物半導体層３５の内部の引っ張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）は弛緩されて安定した構造を示す。そして、前記窒化物半導体層３５を形成させた後、その断面についてのＳＥＭ写真を撮影した。これを図５Ｃに示した。図５Ｃを参照すれば、前記図３Ｃのように明確に観察されないが、シリコン基板３０と窒化物半導体層３５との間にボイド（ｖｏｉｄ；空洞、空隙ないし空間）３２が形成された中間層３３を確認することができる。なお、図３Ｃおよび図５Ｃでは、バッファ層３１を指していない。それは、通常Ｓｉ基板３０上にバッファ層３１としては主に２０〜３０ｎｍ程の薄膜のＡＩＮを使用しているため、ＳＥＭ写真解像度の限界によりその上部のＧａＮ層との視覚的な区別が容易でないからである。
前記の過程を経て製造された構造についての分析のために、ＨＲＸＲＤ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ：高分解能Ｘ−ｒａｙ回折）実験を実施して、前記図１Ａの従来技術による半導体構造と比較した。これを図６Ａ及び図６Ｂに示した。図６Ａ及び図６Ｂを参照すれば、従来技術により成長されたＧａＮの（００２）方向のＸ−ｒａｙ回折強度は５８０００ｃｐｓ（図６Ａ）であり、本発明により成長されたＧａＮの（００２）方向のＸ−ｒａｙ回折強度は８２０００ｃｐｓ（図６Ｂ）である。そして、ＦＷＨＭ（Ｆｕｌｌ Ｗｉｄｔｈ Ｈａｌｆ Ｍａｘｉｍｕｍ）値も従来技術の図６Ａの場合１１５５ａｒｃｓｅｃであり、本発明である図６ｂの場合６９０ａｒｃｓｅｃであって本発明により成長されたＧａＮの結晶成長が従来技術に比べて非常に安定的に成されて結晶性が向上されることが分かる。
図７は、本発明による窒化物半導体を発光素子に応用した実施例を示す。これを説明すれば、次の通りである。基板７０上にバッファ層７１が形成されており、前記バッファ層７１上にボイド（ｖｏｉｄ；空洞、空隙ないし空間）７２を含む中間層７３が形成される。そして、前記中間層７３上に平坦化層７４が形成され、前記平坦化層７４上に安定化された窒化物系化合物（からなる窒化物半導体層）７５が形成される。ここで、前記窒化物系化合物がｎ型（ｎ−ｔｙｐｅ）に形成された場合、前記ｎ−窒化物系化合物層７５の上部の一部位に活性層７６、ｐ−窒化物系化合物層７７及びｐ−電極層７８が順次形成される。そして、前記ｎ−窒化物系化合物層７５の上部の前記活性層が形成されていない部位にｎ−電極層７９が形成される。前記ボイド（ｖｏｉｄ；空洞、空隙ないし空間）７２を含む中間層７３上にクラックがなく、格子欠陥及び転位密度が減少して結晶性が向上された窒化物系化合物の半導体層を形成させることにより高性能、高収率の窒化物系化合物の半導体素子を実現することができる。
前記の発明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものであるより、望ましい実施例の例示と解釈されなければ成らない。本発明の範囲は、発明された実施例により決められるものではなく、特許請求の範囲の技術的思想により決められなければならない。
本発明は、窒化物系化合物の半導体及びその製造方法に係り、その化合物内の欠陥を大きく抑制させた半導体素子を製造することができて半導体工程分野で有用に使用されうる。
図１Ａは、従来技術によりシリコン基板上に窒化物の半導体を成長させることを示した図面である。 図１Ｂは、前記図１Ａで成長させた窒化物の半導体表面に対するＳＥＭ写真である。 本発明によりシリコン基板上に窒化物の半導体を成長させたことを示した図面である。 図３Ａは、シリコン基板上にバッファ層及び中間層を形成させたものを示した図面である。 図３ＢＣは、シリコン基板上にバッファ層及び中間層を形成させた後、その表面に対して撮ったＳＥＭ写真である。 図３Ｃはシリコン基板上にバッファ層及び中間層を形成させた後、その断面に対して撮ったＳＥＭ写真である。 図４Ａは、シリコン基板上にバッファ層、中間層及び平坦化層を形成させたことを示した図面である。 図４Ｂは、シリコン基板上にバッファ層、中間層及び平坦化層を形成させた後、その表面に対して撮ったＳＥＭ写真である。 図５Ａは、シリコン基板上にバッファ層、中間層、平坦化層及び窒化物の半導体層を形成させたことを示した図面である。 図５Ｂは、シリコン基板上にバッファ層、中間層、平坦化層及び窒化物半導体層を形成させた後、その表面に対して撮ったＳＥＭ写真である。 図５Ｃは、シリコン基板上にバッファ層、中間層、平坦化層及び窒化物半導体層を形成させた後、その断面に対して撮ったＳＥＭ写真である。 図６Ａは、従来技術により成長させた窒化物半導体の構造についてＨＲＸＲＤ分析を行ったグラフである。 図６Ｂは、本発明により成長させた窒化物半導体の構造についてＨＲＸＲＤ分析を行ったグラフである。 本発明により製造された発光素子の構造を示した図面である。
符号の説明
１０、２０、３０、７０ Ｓｉ基板、
１１、２１、３１、７１ バッファ層、
１２、２５、３５、７５ 窒化物半導体層、
１３ クラック（内部欠陥）、
２２、３２、７２ ボイド（ｖｏｉｄ；空洞、空隙ないし空間）、
２３、３３、７３ 中間層、
２４、３４、７４ 平坦化層、
２５、３５、７５、７７ 窒化物半導体層、
７６ 活性層、
７８、７９ 電極層。

Claims (16)

  1. シリコン基板と、
    前記シリコン基板上に形成され、ボイド（ｖｏｉｄ）を含有した中間層と、
    前記中間層上に形成された平坦化層と、
    前記平坦化層上に形成された窒化物半導体層と、を含むことを特徴とするシリコン基板上に形成された窒化物半導体。
  2. 前記シリコン基板及び前記中間層の間に形成されたバッファ層をさらに含むことを特徴とする請求項１に記載のシリコン基板上に形成された窒化物半導体。
  3. 前記中間層、平坦化層及び窒化物半導体層は、ＩＩＩ族窒化物系化合物の半導体物質を含むことを特徴とする請求項１に記載のシリコン基板上に形成された窒化物半導体。
  4. 前記中間層、平坦化層及び窒化物半導体層は、ＧａＮを含むことを特徴とする請求項３に記載のシリコン基板上に形成された窒化物半導体。
  5. 前記平坦化層は、約１００ｎｍ乃至５００ｎｍの厚さに形成されたことを特徴とする請求項１に記載のシリコン基板上に形成された窒化物半導体。
  6. シリコン基板と、
    前記シリコン基板上に形成され、ボイド（ｖｏｉｄ）を含有した中間層と、
    前記中間層上に形成された平坦化層と、
    前記平坦化層上に形成された第１の窒化物半導体層と、
    前記第１の窒化物半導体層の一部位に順次形成された活性層、第２の窒化物半導体層、第１の電極層と、
    前記第１の窒化物半導体層の前記活性層が形成されていない部位に形成された第２の電極層と、を含むことを特徴とする発光素子。
  7. 前記シリコン基板及び前記中間層の間に形成されたバッファ層をさらに含むことを特徴とする請求項６に記載の発光素子。
  8. シリコン基板上への窒化物系半導体の形成方法であって、
    （イ） 前記シリコン基板上にボイド（ｖｏｉｄ）が含まれた中間層を形成させる段階と、
    （ロ） 前記中間層上に平坦化層を形成させる段階と、
    （ハ） 前記平坦化層上に窒化物系半導体層を形成させる段階と、を含むことを特徴とするシリコン基板上の窒化物半導体の製造方法。
  9. 前記シリコン基板及び前記中間層の間にバッファ層を形成する段階をさらに含むことを特徴とする請求項８に記載のシリコン基板上の窒化物半導体の製造方法。
  10. 前記中間層、平坦化層及び窒化物系半導体層は、ＩＩＩ族窒化物系化合物の半導体を含むことを特徴とする請求項８に記載のシリコン基板上の窒化物半導体の製造方法。
  11. 前記ＩＩＩ族窒化物系化合物の半導体は、ＧａＮであることを特徴とする請求項１０に記載のシリコン基板上の窒化物半導体の製造方法。
  12. 前記段階（イ）は、約７００℃乃至９００℃よりなされることを特徴とする請求項１１に記載のシリコン基板上の窒化物半導体の製造方法。
  13. 前記段階（ロ）は、約５００℃乃至７００℃よりなされることを特徴とする請求項１１に記載のシリコン基板上の窒化物半導体の製造方法。
  14. 前記平坦化層は、約１００ｎｍ乃至５００ｎｍの厚さで形成されたことを特徴とする請求項１１に記載のシリコン基板上の窒化物半導体の製造方法。
  15. 前記段階（ハ）は、約９００℃乃至１２００℃よりなされることを特徴とする請求項１１に記載のシリコン基板上の窒化物半導体の製造方法。
  16. 前記段階（イ）〜（ハ）は、ＭＯＣＶＤ工程によりなされることを特徴とする請求項１１に記載のシリコン基板上の窒化物半導体の製造方法。
JP2004297529A 2003-10-13 2004-10-12 シリコン基板上に形成された窒化物半導体及びその製造方法 Pending JP2005123619A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070984A KR100744933B1 (ko) 2003-10-13 2003-10-13 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2005123619A true JP2005123619A (ja) 2005-05-12

Family

ID=34420627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004297529A Pending JP2005123619A (ja) 2003-10-13 2004-10-12 シリコン基板上に形成された窒化物半導体及びその製造方法

Country Status (4)

Country Link
US (1) US20050077512A1 (ja)
JP (1) JP2005123619A (ja)
KR (1) KR100744933B1 (ja)
CN (1) CN100452449C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087901B1 (ko) 2009-08-11 2011-11-30 한국광기술원 질화물 반도체 발광소자 및 그 제조방법
WO2012050888A2 (en) * 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
US8729670B2 (en) 2008-04-16 2014-05-20 Lumigntech Co., Ltd. Semiconductor substrate and method for manufacturing the same
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
KR101046144B1 (ko) * 2008-10-21 2011-07-01 삼성엘이디 주식회사 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
KR101020473B1 (ko) 2008-11-26 2011-03-08 한국광기술원 발광소자 및 그의 제조방법
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101220433B1 (ko) 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
WO2011025149A2 (ko) 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101082788B1 (ko) 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5570838B2 (ja) 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR20120032329A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
KR101638975B1 (ko) * 2010-10-26 2016-07-12 삼성전자주식회사 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
US20120105385A1 (en) * 2010-11-02 2012-05-03 Qualcomm Mems Technologies, Inc. Electromechanical systems apparatuses and methods for providing rough surfaces
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
KR20120079393A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
KR101761309B1 (ko) * 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
KR101466037B1 (ko) * 2011-12-15 2014-11-28 서울대학교산학협력단 반도체 소자용 기판, 이를 이용한 질화물 박막 구조 및 그 형성 방법
US20140158976A1 (en) 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
KR102122846B1 (ko) * 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
CN103928583B (zh) * 2014-04-29 2017-06-13 中国科学院上海微系统与信息技术研究所 一种GaN单晶自支撑衬底的制备方法
US9337023B1 (en) * 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices
CN114207847B (zh) * 2019-08-13 2022-09-02 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法
CN113508467A (zh) * 2021-03-30 2021-10-15 英诺赛科(苏州)科技有限公司 在图案化衬底上的iii族氮化物半导体器件
US20230197841A1 (en) * 2021-12-16 2023-06-22 Wolfspeed, Inc. Group iii-nitride high-electron mobility transistors with a buried conductive material layer and process for making the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
CA2276335C (en) * 1997-01-09 2006-04-11 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6294159B1 (en) * 1998-10-09 2001-09-25 Colgate Palmolive Company Volumizing hair care compositions
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001223165A (ja) 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003046199A (ja) 2001-07-27 2003-02-14 Canon Inc 多孔質膜を用いたｉｉ−ｖｉ族デバイスの作製法および構成
JP2003086508A (ja) 2001-09-12 2003-03-20 Canon Inc 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087901B1 (ko) 2009-08-11 2011-11-30 한국광기술원 질화물 반도체 발광소자 및 그 제조방법
WO2012050888A2 (en) * 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
WO2012050888A3 (en) * 2010-09-28 2012-08-09 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication

Also Published As

Publication number Publication date
CN100452449C (zh) 2009-01-14
CN1607683A (zh) 2005-04-20
KR20050035565A (ko) 2005-04-19
US20050077512A1 (en) 2005-04-14
KR100744933B1 (ko) 2007-08-01

Similar Documents

Publication Publication Date Title
JP2005123619A (ja) シリコン基板上に形成された窒化物半導体及びその製造方法
JP5135501B2 (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
JP4740903B2 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
KR101374090B1 (ko) 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
TW202305205A (zh) 用於功率裝置之氮化鎵磊晶結構
JP2008266064A (ja) 半導体素子用基板、及びその製造方法
JP2008034834A6 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
JP2009152610A (ja) 窒化ガリウム基板の製造方法
KR100593936B1 (ko) 비극성 ａ면 질화갈륨 단결정 제조방법
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP5043363B2 (ja) 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
CN109728138B (zh) 氮化铝自支撑衬底及其制备方法
KR101189399B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2015097265A (ja) Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2009054864A (ja) 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
KR101439064B1 (ko) 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법
JP5291499B2 (ja) 半導体複合装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714