CN1607683A - 硅衬底上的氮化物半导体及其制造方法 - Google Patents

硅衬底上的氮化物半导体及其制造方法 Download PDF

Info

Publication number
CN1607683A
CN1607683A CN200410085022.9A CN200410085022A CN1607683A CN 1607683 A CN1607683 A CN 1607683A CN 200410085022 A CN200410085022 A CN 200410085022A CN 1607683 A CN1607683 A CN 1607683A
Authority
CN
China
Prior art keywords
nitride
intermediate layer
silicon substrate
layer
levelling blanket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410085022.9A
Other languages
English (en)
Other versions
CN100452449C (zh
Inventor
尹皙胡
李喆鲁
李庭旭
李成淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1607683A publication Critical patent/CN1607683A/zh
Application granted granted Critical
Publication of CN100452449C publication Critical patent/CN100452449C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种在硅衬底上形成的氮化物半导体及其制造方法。该方法包括：在硅衬底上形成缓冲层，以及在缓冲层上形成具有空隙的中间层。在中间层上形成平整层，和在平整层上形成氮化物半导体层。因此，可以以很低的成本大规模地制造出充分减少了晶体缺陷、位错或裂纹的产生的氮化物半导体。

Description

硅衬底上的氮化物半导体及其制造方法
技术领域
本发明涉及一种以氮化物为基的化合物半导体及在硅衬底上生长氮化物化合物半导体的方法，更具体地，涉及一种因为在硅衬底和氮化物基化合物半导体层之间的中间层而没有晶格缺陷和裂纹的、在硅衬底上形成的氮化物基化合物半导体及其制造方法。
背景技术
在常规的蓝和绿发光器件中，用于在其上形成化合物半导体层的衬底是蓝宝石或SiC衬底，而不使用GaN衬底，因为GaN衬底制造困难。但是，蓝宝石或SiC衬底的使用导致成本增高、导电率和导热率降低，以及因为不能大面积生长，所以不可能实现器件的批量生产。此外，因为蓝宝石和SiC衬底是绝缘体，所以这些衬底仅应用于具有光电子性能的器件。亦即，这些衬底不能应用于具有光电性能和电气-电子复合性能的MEMS、NEWS和微OEIC器件。但是，通过使用硅(Si)衬底可以克服这些缺点。结果，硅衬底可以用于包括上述器件的各种器件。
尽管具有这些优点，但是，当在硅衬底上形成III族氮化物基半导体层如GaN层时产生问题。由于硅衬底和GaN热膨胀系数的差异(GaN：5.59×10-6/K，Si：3.59×10-6/K)，因此当在高温生长III族氮化物基半导体层后冷却时，产生拉伸应力。因此，在生长的GaN层中产生晶体缺陷、位错、裂纹等。具体地，裂纹使得晶体的内部结构易碎，降低器件性能。由此，硅衬底不能用于III族氮化物半导体的生长。
为了防止裂纹进行了许多努力。例如，重复地和顺序地生长具有不同组分的缓冲层以形成超晶格以便防止裂纹。这些方法的例子包括低温AlN缓冲层生长(LT-AlN)(A.Watanabe等人，J.Cryst.Growth 128.391(1993))和低温GaN缓冲层生长(LT-GaN)(H.Ishikawa等人，J.Cryst.Growth 189/190，178(1998))。但是，在这些情况中，不能完全防止裂纹。
尽管已使用了离位方法(ex situ method)(Y.Kawaguchi等，Jpn.J.Appl.Phys.37，L966(1998))如ELOG或PENDO，但是不可能防止裂纹，且使用这些方法的器件的制造工艺是复杂的，导致制造成本增高。
图1A图示了根据现有技术在硅衬底上形成的III族氮化物半导体。在硅衬底10上形成缓冲层11，然后在高温下在缓冲层11上形成GaN 12。考虑到硅衬底10和GaN 12的导热性和晶体结构，仔细地选择用于缓冲层11的材料，以稳定地生长GaN 12。但是，即使在此情况下，也不可能防止晶格缺陷、位错和裂纹13，图1B图示了这种情况。图1B是根据图1A所示的方法形成的GaN 12表面的SEM图像。参考图1B，在GaN12的表面上形成许多晶体缺陷13。该晶体缺陷最终导致完成的半导体器件的性能降低。
发明内容
本发明提供一种氮化物半导体及其制造方法，在该氮化物半导体中，因为减轻或除去在硅衬底和氮化物半导体之间可能产生的拉伸应力，所以充分地减少晶体缺陷、位错或裂纹的产生。
根据本发明的一方面，提供一种在硅衬底上形成的氮化物半导体，该氮化物半导体包括：硅衬底；在硅衬底上形成的中间层，该中间层具有多个空隙；在中间层上形成的平整层；以及在平整层上形成的氮化物半导体。
该氮化物半导体还可以包括在硅衬底和中间层之间插入的缓冲层。
中间层、平整层和氮化物半导体层可以包括III族氮化物基化合物半导体材料。
该平整层可以具有100-500nm的厚度。
根据本发明的一个方面，提供一种发光器件，该发光器件包括：硅衬底；在硅衬底上形成的中间层；该中间层具有多个空隙；在中间层上形成的平整层；在平整层上形成的第一氮化物半导体层；在第一氮化物半导体层的一部分上顺序地形成的有源层、第二氮化物半导体层以及第一电极层；以及在其上没有形成有源层的第一氮化物半导体层部分上形成的第二电极层。
根据本发明的一个方面，提供一种在硅衬底上形成的氮化物半导体的制造方法，该方法包括：在硅衬底上形成具有空隙的中间层，在中间层上形成平整层，以及在平整层上形成氮化物基半导体层。
一种在硅衬底上形成的氮化物半导体的制造方法，还可以包括在硅衬底上形成缓冲层。
可以在约700-900℃的温度下形成中间层，可以在约500-700℃的温度下形成平整层，以及可以在900-1200℃的温度下形成氮化物基半导体层。
平整层可以形成至100-500nm的厚度，以及可以使用MOCVD工艺执行各个步骤。
附图说明
通过参考附图对其示例性实施例的详细描述将使本发明的上述及其他特点和优点变得更明显，其中：
图1A是示出根据现有技术在硅衬底上生长氮化物半导体的剖面图，以及图1B是图1A所示的氮化物半导体的表面的SEM图像；
图2是示出根据本发明实施例在硅衬底上生长氮化物半导体的剖面图；
图3A是在硅衬底上形成的缓冲层和中间层的剖面图，图3B是中间层的表面的SEM图像，以及图3C是在衬底上形成的缓冲层和中间层的断面SEM图像；
图4A是在硅衬底上形成的缓冲层、中间层和平整层的剖面图，以及图4B是平整层的SEM图像；
图5A是缓冲层、中间层、平整层和氮化物半导体层的剖面图，图5B是氮化物半导体层的表面的SEM图像，以及图5C是缓冲层、中间层、平整层、氮化物半导体层和硅衬底的截面；
图6A和6B图示了根据现有技术和根据本发明生长的氮化物半导体结构的高分辨率X射线衍射分析结果的曲线图；以及
图7示出了根据本发明实施例的发光器件的剖面图。
具体实施方式
图2图示了根据本发明的实施例在硅衬底上生长的氮化物半导体的剖面图。参考图2，在硅衬底上形成缓冲层21，以及在缓冲层21上形成具有多个空隙22的中间层23。在中间层23上形成平整层24，然后在平整层24上形成氮化物化合物层25。
因为氮化物半导体材料25(例如GaN)相对于硅衬底缺乏湿润性，所以缓冲层21补偿了湿润性。湿润性表示由基体形成的材料的面积密度的均匀性。当湿润性差时，因为仅部分基体可以生长，所以不能容易地实现平整化。当在硅衬底20上形成氮化物基化合物如GaN时，在其间插入了缓冲层21。缓冲层21不局限于特定的材料，且可以根据所形成的化合物半导体来选择。
在缓冲层21上形成具有空隙22的中间层23。中间层23由III族氮化物基材料构成。通过控制形成中间层23时的条件来形成空隙22。
在中间层23上形成平整层24。平整层24由氮化物半导体材料构成，中间层23也由该氮化物半导体材料构成。平整层24促进形成具有均匀和稳定性能的氮化物半导体层25，且不具有较大的空隙。但是，平整层24可以具有较小的空隙。
在平整层24上形成氮化物半导体层25。与图1A所示的现有技术氮化物半导体相反，防止了在氮化物半导体层25中产生晶体缺陷、位错和裂纹。这是因为在中间层23中形成的空隙22减小了在硅衬底20和氮化物半导体层25之间可能产生的拉伸应力。此外，缓冲层21和平整层24用作缓冲器，因此氮化物半导体层25稳定地生长。
现在描述根据本发明的实施例形成在硅衬底上的氮化物基半导体的形成方法。
首先，在硅衬底20上形成缓冲层21。缓冲层21改善了氮化物半导体材料在硅衬底20上的湿润性，以及根据构成缓冲层21的材料，缓冲层21可以生长至适当的厚度。
接下来，在缓冲层21上形成具有空隙22的中间层23。中间层23由III族氮化物基材料组成。如果中间层23由GaN构成，它可以在700-900℃的温度下形成。在此情况下，由于缺乏湿润性，中间层23生长有金字塔形。此外，由于其严重弯曲的表面，中间层23生长为具有粗糙表面。因此，在中间层23中形成空隙22。
接下来，在中间层23的上部形成平整层24。平整层24由III族氮化物基材料构成。如果平整层24由GaN构成，它可以在500-700℃的温度下形成。平整层24的厚度是100-500nm，优选是200-400nm。当在中间层23上生长平整层24时，在中间层23的表面上形成的曲线逐渐消失，由此获得平整层。
然后，在平整层24的上表面形成氮化物半导体层25。可以根据其目的来控制氮化物半导体层25的厚度，且一般该厚度是几微米。如果氮化物半导体层25由GaN构成，那么它可以在900-1200℃的温度下生长。在如上所述生长的氮化物半导体层25中，由于中间层23中的空隙22，减小了在硅衬底20和氮化物半导体层25之间的区域中的拉伸应力。因此，可以防止在上述工序完成之后的冷却工序中可能形成的如晶体缺陷、位错或裂纹的问题。
下面参考SEM图像描述使用金属有机化学气相淀积(metal-organicchemical vapor deposition，MOCVD)根据本发明实施例在硅衬底上形成氮化物半导体的工艺。
参考图3A，在于硅衬底30上形成氮化物半导体层35之前，形成缓冲层31，以增加氮化物半导体层35相对于硅衬底30的湿润性。接下来，在大约800℃下生长GaN，以形成中间层33至约300nm的厚度。用于中间层33生长的GaN相对于硅衬底30缺乏湿润性，因此不能执行外延生长。结果，如图3A所示，GaN具有粗糙表面的金字塔形状，导致在中间层33中产生多个空隙32。
图3B是如上所述生长中间层33时中间层33的表面SEM图像。参考图3B，中间层33的表面非常粗糙，通过阴暗部分图示的空隙密度非常高。图3C是在形成中间层33之后的结构截面的SEM图像。参考图3C，在衬底30上形成的具有空隙32的中间层33比其他层亮许多。
参考图4A，在中间层33上生长GaN，以形成平整层34。用于生长的温度约为560℃，该温度低于中间层33的生长温度，以及平整层34的厚度约为300nm。平整层34填充中间层33中的部分空隙32而没有完全填充。图4B是如上所述生长的平整层34的表面SEM图像。参考图4B，中间层33上的平整层34具有逐渐生长的空隙32。
如图5A所示，在约1050℃的温度下，在平整层34的上部上形成氮化物半导体层35，且生长至几微米的厚度。图5B中图示了氮化物半导体层35的表面SEM图像。参考图5B，氮化物半导体层中裂纹的生成被抑制。由于在中间层33中形成空隙32，缓和了氮化物半导体层35中的拉伸应力，且获得稳定的结构。在形成氮化物半导体层35之后，拍摄其截面的SEM图像。图5C图示了SEM图像。参考图5C，可以看到在硅衬底30和氮化物半导体层35之间插入的、具有空隙32的中间层33。
为了分析通过上述工艺制造的半导体结构，使用高分辨率X射线衍射(High Resolution X-Ray Diffraction，HRXRD)来比较根据本发明实施例和根据现有技术的半导体结构。图6A和6B中图示了该比较。参考图6A和6B，根据现有技术生长的GaN的(002)面的X射线衍射强度是58000cps(图6A)，以及根据本发明实施例生长的GaN的(002)面的X射线衍射强度是82000cps(图6B)。图6A曲线的半最大全宽(full width half maximum，FWHM)值是1155arcsec，而图6B曲线的半最大全宽(FWHM)值是690arcsec。因此，与现有技术相比，根据本发明的实施例生长的GaN的晶体生长非常稳定。
图7图示了根据本发明实施例的发光器件。缓冲层71形成在衬底70上。在缓冲层71上形成具有多个空隙72的中间层73。在中间层73上形成平整层74。在平整层74上形成稳定的氮化物基化合物层75。如果氮化物基化合物层75由n型氮化物基化合物构成，那么在n型氮化物基化合物层75的部分上表面上顺序地形成有源层76、p型氮化物基化合物层77和p型电极层78。在未形成有源层的上表面部分上形成n型电极层79。因为由于在具有空隙72的中间层73中不存在裂纹和减少了晶格缺陷和位错而使得氮化物基化合物层75具有提高的晶体性能，所以可以制造出具有高性能和高成品率的氮化物基化合物半导体器件。
如上所述，根据本发明的实施例，由于减轻了可能出现在硅衬底和氮化物半导体之间的拉伸应力，所以可防止在氮化物半导体中产生晶体缺陷、位错或裂纹。
因此，因为可以使用廉价的硅衬底而没有任何技术缺点，所以减低了制造成本。具有大面积的硅衬底可用来降低制造成本，以及使用具有高导电性和导热性的硅衬底导致器件的中断内部压力(stoppage inner pressure)和内部性能增强，由此改善了器件的可靠性和使用寿命。该氮化物半导体可以应用于具有光电性能和电气-电子复合性能的现代化信息光电器件。
尽管参考其示例性实施例已经具体展示和描述了本发明，但是本领域的普通技术人员应当明白，在不脱离附加权利要求所限定的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (16)

1、一种氮化物半导体，包括：
硅衬底；
在所述硅衬底上形成的中间层，该中间层具有多个空隙；
在所述中间层上形成的平整层；以及
在所述平整层上形成的氮化物半导体。
2、根据权利要求1的氮化物半导体，还包括在所述硅衬底和所述中间层之间插入的缓冲层。
3、根据权利要求1的氮化物半导体，其中所述中间层、所述平整层和所述氮化物半导体层包括III族氮化物基化合物半导体材料。
4、根据权利要求3的氮化物半导体，其中所述中间层、所述平整层和所述氮化物半导体层包括GaN。
5、根据权利要求1的氮化物半导体，其中所述平整层具有100-500nm的厚度。
6、一种发光器件，包括：
硅衬底；
在所述硅衬底上形成的中间层，该中间层具有多个空隙；
在所述中间层上形成的平整层；
在所述平整层上形成的第一氮化物半导体层；
在部分所述第一氮化物半导体层上顺序形成的有源层、第二氮化物半导体层以及第一电极层；以及
在其上没有形成有源层的第一氮化物半导体层部分上形成的第二电极层。
7、根据权利要求6的发光器件，还包括在所述硅衬底和所述中间层之间插入的缓冲层。
8、一种在硅衬底上形成氮化物半导体的方法，该方法包括：
在所述硅衬底上形成具有空隙的中间层；
在所述中间层上形成平整层；以及
在所述平整层上形成氮化物基半导体层。
9、根据权利要求8的方法，还包括在所述硅衬底上形成缓冲层。
10、根据权利要求8的方法，其中所述中间层、所述平整层和所述氮化物基半导体层包括III族氮化物基化合物半导体。
11、根据权利要求10的方法，其中所述III族氮化物基化合物半导体是GaN。
12、根据权利要求11的方法，其中所述形成中间层在约700-900℃的温度下进行。
13、根据权利要求11的方法，其中所述形成平整层在约500-700℃的温度下进行。
14、根据权利要求11的方法，其中所述平整层形成至100-500nm的厚度。
15、根据权利要求11的方法，其中所述形成氮化物基半导体层在约900-1200℃的温度下进行。
16、根据权利要求11的方法，其中使用MOCVD工艺执行所述形成各个层。
CNB2004100850229A 2003-10-13 2004-10-13 硅衬底上的氮化物半导体及其制造方法 Expired - Fee Related CN100452449C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030070984A KR100744933B1 (ko) 2003-10-13 2003-10-13 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
KR70984/2003 2003-10-13
KR70984/03 2003-10-13

Publications (2)

Publication Number Publication Date
CN1607683A true CN1607683A (zh) 2005-04-20
CN100452449C CN100452449C (zh) 2009-01-14

Family

ID=34420627

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100850229A Expired - Fee Related CN100452449C (zh) 2003-10-13 2004-10-13 硅衬底上的氮化物半导体及其制造方法

Country Status (4)

Country Link
US (1) US20050077512A1 (zh)
JP (1) JP2005123619A (zh)
KR (1) KR100744933B1 (zh)
CN (1) CN100452449C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150286A (zh) * 2008-09-08 2011-08-10 财团法人首尔大学校产学协力团 氮化物薄膜结构及其形成方法
CN102376830A (zh) * 2010-08-19 2012-03-14 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102420278A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体器件及其制造方法
CN102751180A (zh) * 2011-04-19 2012-10-24 三星电子株式会社 GaN膜结构及其制造方法和包括其的半导体器件
CN103928583A (zh) * 2014-04-29 2014-07-16 中国科学院上海微系统与信息技术研究所 一种GaN单晶自支撑衬底的制备方法
WO2021026751A1 (zh) * 2019-08-13 2021-02-18 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
WO2009128646A2 (en) * 2008-04-16 2009-10-22 Lumigntech Co., Ltd. Semiconductor substrate and method for manufacturing the same
KR101046144B1 (ko) * 2008-10-21 2011-07-01 삼성엘이디 주식회사 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
KR101020473B1 (ko) 2008-11-26 2011-03-08 한국광기술원 발광소자 및 그의 제조방법
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
KR101220433B1 (ko) 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101087901B1 (ko) 2009-08-11 2011-11-30 한국광기술원 질화물 반도체 발광소자 및 그 제조방법
CN104795313B (zh) 2009-08-26 2017-12-08 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
KR101082788B1 (ko) 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5570838B2 (ja) 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2012050888A2 (en) * 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
KR101638975B1 (ko) * 2010-10-26 2016-07-12 삼성전자주식회사 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
US20120105385A1 (en) * 2010-11-02 2012-05-03 Qualcomm Mems Technologies, Inc. Electromechanical systems apparatuses and methods for providing rough surfaces
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
KR20120079393A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
KR101466037B1 (ko) * 2011-12-15 2014-11-28 서울대학교산학협력단 반도체 소자용 기판, 이를 이용한 질화물 박막 구조 및 그 형성 방법
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
KR102122846B1 (ko) * 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
US9337023B1 (en) * 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices
WO2022204913A1 (en) * 2021-03-30 2022-10-06 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor devices on patterned substrates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
KR100660152B1 (ko) * 1997-01-09 2006-12-21 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6294159B1 (en) * 1998-10-09 2001-09-25 Colgate Palmolive Company Volumizing hair care compositions
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001223165A (ja) 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003046199A (ja) 2001-07-27 2003-02-14 Canon Inc 多孔質膜を用いたｉｉ−ｖｉ族デバイスの作製法および構成
JP2003086508A (ja) 2001-09-12 2003-03-20 Canon Inc 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847362B2 (en) 2008-09-08 2014-09-30 Snu R&Db Foundation Structure of thin nitride film and formation method thereof
CN102150286A (zh) * 2008-09-08 2011-08-10 财团法人首尔大学校产学协力团 氮化物薄膜结构及其形成方法
CN102150286B (zh) * 2008-09-08 2015-09-23 海瑟解决方案股份有限公司 氮化物薄膜结构及其形成方法
CN102376830A (zh) * 2010-08-19 2012-03-14 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
US9449817B2 (en) 2010-09-28 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN102420278B (zh) * 2010-09-28 2015-11-25 三星电子株式会社 半导体器件及其制造方法
CN102420278A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体器件及其制造方法
CN102751180A (zh) * 2011-04-19 2012-10-24 三星电子株式会社 GaN膜结构及其制造方法和包括其的半导体器件
CN102751180B (zh) * 2011-04-19 2017-04-12 三星电子株式会社 GaN膜结构及其制造方法和包括其的半导体器件
CN103928583A (zh) * 2014-04-29 2014-07-16 中国科学院上海微系统与信息技术研究所 一种GaN单晶自支撑衬底的制备方法
CN103928583B (zh) * 2014-04-29 2017-06-13 中国科学院上海微系统与信息技术研究所 一种GaN单晶自支撑衬底的制备方法
WO2021026751A1 (zh) * 2019-08-13 2021-02-18 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法
US11699586B2 (en) 2019-08-13 2023-07-11 Enkris Semiconductor, Inc. Method of manufacturing nitride semiconductor substrate
TWI808339B (zh) * 2019-08-13 2023-07-11 中國商蘇州晶湛半導體有限公司 氮化物半導體基板的製作方法

Also Published As

Publication number Publication date
KR100744933B1 (ko) 2007-08-01
CN100452449C (zh) 2009-01-14
JP2005123619A (ja) 2005-05-12
KR20050035565A (ko) 2005-04-19
US20050077512A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
CN100452449C (zh) 硅衬底上的氮化物半导体及其制造方法
CN100350639C (zh) 氮化物半导体led和其制造方法
TW558845B (en) III-Nitride light emitting devices with low driving voltage
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US8475588B2 (en) Wafer structure and epitaxial growth method for growing the same
KR100773997B1 (ko) 질화 갈륨계 디바이스 및 그 제조 방법
CN1364309A (zh) 半导体晶片及其制造方法
CN1436365A (zh) 氮化镓层的制备方法
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
US9741560B2 (en) Method of growing nitride semiconductor layer
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
CN1751379A (zh) 用于修正硅衬底的缓冲结构
CN1905222A (zh) 一种避免或减少蓝绿光发光二极管材料的v－型缺陷的方法
US20120183767A1 (en) Hexagonal reo template buffer for iii-n layers on silicon
CN1656603A (zh) 形成晶格调谐的半导体衬底
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
CN1828835A (zh) 晶态氮化镓基化合物的生长方法以及包含氮化镓基化合物的半导体器件
CN1820353A (zh) 氮化物半导体外延层的生长方法
CN100352002C (zh) 氮化物单晶生长方法及应用
CN100350638C (zh) 氮化物半导体及其制备方法
CN116565003A (zh) 一种外延片及其制备方法、高电子迁移率晶体管
WO2018092689A1 (ja) 化合物半導体基板の製造方法および化合物半導体基板
CN1697134A (zh) 一种利用SiN膜原位制备图形衬底的方法
CN1414644A (zh) 一种单/多层异质量子点结构的制作方法
US6555167B2 (en) Method for growing high quality group-III nitride thin film by metal organic chemical vapor deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG LED CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRO-MECHANICS CO., LTD.

Effective date: 20100919

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: GYEONGGI, SOUTH KOREA TO: SUWON CITY, GYEONGGI, SOUTH KOREA

TR01 Transfer of patent right

Effective date of registration: 20100919

Address after: Gyeonggi Do Korea Suwon

Patentee after: Samsung LED Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electro-Mechanics Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121205

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung LED Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20211013

CF01 Termination of patent right due to non-payment of annual fee