CN116565003A - 一种外延片及其制备方法、高电子迁移率晶体管 - Google Patents

一种外延片及其制备方法、高电子迁移率晶体管 Download PDF

Info

Publication number
CN116565003A
CN116565003A CN202310811657.5A CN202310811657A CN116565003A CN 116565003 A CN116565003 A CN 116565003A CN 202310811657 A CN202310811657 A CN 202310811657A CN 116565003 A CN116565003 A CN 116565003A
Authority
CN
China
Prior art keywords
layer
sub
alingan
epitaxial wafer
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310811657.5A
Other languages
English (en)
Inventor
文国昇
侯合林
谢志文
张铭信
陈铭胜
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310811657.5A priority Critical patent/CN116565003A/zh
Publication of CN116565003A publication Critical patent/CN116565003A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种外延片及其制备方法、高电子迁移率晶体管，外延片包括衬底、依次层叠在衬底上的缓冲层、沟道层、插入层、势垒层以及盖帽层，其特征在于，缓冲层与沟道层之间设有过渡层，过渡层包括依次层叠在缓冲层上的第一子层、第二子层、第三子层；其中，第一子层为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层为周期性交替生长的Si3N4层和AlInGaN层、沟道层为InGaN层，AlInGaN层的Al组分由靠近缓冲层一端向另一端逐渐降低，AlInGaN层的In组分由靠近缓冲层一端向另一端逐渐升高。本发明解决了现有技术中的外延片二维电子气浓度低的问题。

Description

一种外延片及其制备方法、高电子迁移率晶体管
技术领域
本发明涉及半导体技术领域，特别涉及一种外延片及其制备方法、高电子迁移率晶体管。
背景技术
常规AlGaN/GaN异质结构的高电子迁移率晶体管，其外延结构包括衬底、成核层、缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层。
AlGaN/GaN异质结构中，GaN沟道层因其有限的势阱深度，使其限制二维电子能力有限，二维电子气浓度相对较低，且电子迁移率能力相对较弱，器件的短沟道效应较明显，影响了器件的工作频率以及输出功率。并且GaN材料在异质的Si衬底、蓝宝石衬底或SiC衬底上外延生长，存在较大的晶格失配，会在缓冲层中引入大量的晶格缺陷，这些缺陷会延伸至AlGaN/GaN异质结、更甚者将延伸至外延层的表面，影响外延层晶体质量的同时，形成漏电通道，这不仅降低了沟道层的二维电子气浓度，也使得缓冲层产生大量的漏电流，进而影响器件的性能。
发明内容
基于此，本发明的目的是提供一种外延片及其制备方法、高电子迁移率晶体管，旨在解决现有技术中的外延片存在二维电子气浓度低的问题。
本发明实施例是这样实现的：
一方面，本发明实施例提出一种外延片，包括衬底、依次层叠在所述衬底上的缓冲层、过渡层、沟道层、插入层、势垒层以及盖帽层，所述缓冲层与沟道层之间设有过渡层，所述过渡层包括依次层叠在所述缓冲层上的第一子层、第二子层、第三子层；
其中，所述第一子层为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层为周期性交替生长的Si3N4层和AlInGaN层、沟道层为InGaN层，所述AlInGaN层的Al组分由靠近所述缓冲层一端向另一端逐渐降低，所述AlInGaN层的In组分由靠近所述缓冲层一端向另一端逐渐升高。
另外，根据上述提出的外延片，至少还可以具有如下的附加技术特征：
进一步的，单个周期内，所述碳掺杂GaN层和AlGaN层的厚度均为50nm-300nm，所述非掺杂GaN层、AlGaN层以及AlInGaN层的厚度均为20nm-100nm，所述Si3N4层的厚度为50nm-150nm。
进一步的，所述碳掺杂GaN层的碳掺杂浓度为1×1020cm-3-5×1020cm-3。
进一步的，所述第一子层和第二子层的生长周期均为2-7，所述第三子层的生长周期为2-5。
进一步的，所述AlInGaN层的Al组分为0-0.2、In组分为0.1-0.3。
另一方面，本发明实施例提出一种外延片的制备方法，用于制备上述任一项所述的多外延片，所述方法包括：
提供一衬底；
在所述衬底上生长缓冲层，并在所述缓冲层依次生长第一子层、第二子层以及第三子层以形成过渡层；
在所述过渡层上依次生长沟道层、插入层、势垒层以及盖帽层；
其中，所述第一子层为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层为周期性交替生长的Si3N4层和AlInGaN层、沟道层为InGaN层，所述AlInGaN层的Al组分由靠近所述缓冲层一端向另一端逐渐降低，所述AlInGaN层的In组分由靠近所述缓冲层一端向另一端逐渐升高。
进一步的，上述外延片的制备方法，其中，所述第一子层、第二子层以及第三子层的生长温度均为800℃-1200℃。
进一步的，上述外延片的制备方法，其中，所述碳掺杂GaN层以及非掺杂GaN层的生长压力均为150torr-250torr、第一子层的AlGaN层的生长压力为50torr-200torr、第二子层的AlGaN层的生长压力为50torr-150torr、Si3N4层的生长压力为150torr-300torr、AlInGaN层的生长压力为100torr-250torr。
进一步的，上述外延片的制备方法，其中，所述沟道层的生长温度为650℃-950℃、生长压力为50torr-250torr、生长厚度为50nm-300nm。
再一方面，本发明实施例提出一种高电子迁移率晶体管，包括上述任一项所述的外延片。
与现有技术相比，本发明实施例具有以下有益效果：
通过将InGaN层设置成沟道层，相对于AlGaN/GaN异质结构，AlGaN/InGaN异质结构，因其强极化作用可产生更高浓度的二维电子气，且InGaN层的沟道层相对于GaN层的沟道层具有更深的势阱，对于二维电子气的限制能力更强，可有效提升沟道层二维电子气浓度，且沟道层的In的并入使得其具有更高的电子迁移率，抑制器件的短沟道效应；
而第一子层周期性结构中碳掺杂GaN层可提高所在过渡层的电阻，降低缓冲层的泄漏电流，第一子层周期性结构中AlGaN层可减少缓冲层、衬底与过渡层间的晶格失配，第二子层周期性结构中非掺杂GaN层可降低过渡层因高碳掺杂而引入的深能级缺陷，避免器件输出电流下降、提高器件稳定性，第二子层周期性结构中AlGaN层可阻断沟道层电子向缓冲层迁移，降低缓冲层漏电流，第三子层周期性结构中的Si3N4层可阻断缓冲层以及第一子层以及第二子层位错的延伸，第三子层周期性结构中的AlInGaN层，由靠近所述缓冲层一端向另一端，其Al组分逐渐减少，In组分逐渐升高，可使得第三子层与第二子层以及沟道层间的晶格失配减小，且可为沟道层提供高晶体质量的生长平台，提升沟道层的晶体质量，进而防止电子向缓冲层泄漏，进一步的提高沟道层二维电子气浓度，降低缓冲层漏电流，解决了现有技术中的外延片存在二维电子气浓度低的问题。
附图说明
图1为本发明一实施例当中的外延片的结构示意图；
图2为本发明一实施例当中的外延片制备方法的流程图；
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对现有的外延片二维电子气浓度低的问题，提出了一种外延片及其制备方法、高电子迁移率晶体管，其中：
请参阅图1，所示为本发明一实施例当中提出的外延片的结构示意图，该外延片包括：
衬底1，依次层叠在衬底1上的缓冲层2、过渡层3、沟道层4、插入层5、势垒层6以及盖帽层7。
其中，过渡层3包括依次层叠在所述缓冲层2上的第一子层31、第二子层32、第三子层33。
具体的，第一子层31为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层32为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层33为周期性交替生长的Si3N4层和AlInGaN层、沟道层4为InGaN层，AlInGaN层的Al组分由靠近缓冲层2一端向另一端逐渐降低，AlInGaN层的In组分由靠近缓冲层2一端向另一端逐渐升高。
可以理解的，通过将InGaN层设置成沟道层4，相对于AlGaN/GaN异质结构，AlGaN/InGaN异质结构，因其强极化作用可产生更高浓度的二维电子气，且InGaN层的沟道层4相对于GaN层的沟道层4具有更深的势阱，对于二维电子气的限制能力更强，可有效提升沟道层4的二维电子气浓度，且沟道层4的In的并入使得其具有更高的电子迁移率，抑制器件的短沟道效应；
而第一子层31周期性结构中碳掺杂GaN层可提高所在过渡层3的电阻，降低缓冲层2的泄漏电流，第一子层31周期性结构中AlGaN层可减少缓冲层2、衬底1与过渡层3间的晶格失配，第二子层32周期性结构中非掺杂GaN层可降低过渡层3因高碳掺杂而引入的深能级缺陷，避免器件输出电流下降、提高器件稳定性，第二子层32周期性结构中AlGaN层可阻断沟道层4电子向缓冲层2迁移，降低缓冲层2漏电流，第三子层33周期性结构中的Si3N4层可阻断缓冲层2以及第一子层31以及第二子层32位错的延伸，第三子层33周期性结构中的AlInGaN层，由靠近所述缓冲层2一端向另一端，其Al组分逐渐减少，In组分逐渐升高，可使得第三子层33与第二子层32以及沟道层4间的晶格失配减小，且可为沟道层4提供高晶体质量的生长平台，提升沟道层4的晶体质量，进而防止电子向缓冲层2泄漏，进一步的提高沟道层4的二维电子气浓度，降低缓冲层2的漏电流，解决了现有技术中的外延片存在二维电子气浓度低的问题。
进一步的，单个周期内，所述碳掺杂GaN层和AlGaN层的厚度均为50nm-300nm，所述非掺杂GaN层、AlGaN层以及AlInGaN层的厚度均为20nm-100nm，所述Si3N4层的厚度为50nm-150nm；第一子层31和第二子层32的生长周期均为2-7，第三子层33的生长周期为2-5。
其中，非掺杂GaN层和AlGaN层交替生长的周期数较少，厚度偏薄时，不利于阻挡沟道层4的电子向缓冲层2泄漏，会使得漏电通道的形成，导致缓冲层2漏电流增加，器件的耐击穿性能降低，而因为AlN与GaN间存在较高的晶格失配，当交替生长周期数过多、沉积厚度过厚时、将使得第二子层32内产生大量位错，反而影响其降低缓冲层漏电流的能力；
第三子层33生长周期数较少，生长厚度偏薄，不利于阻断位错的延伸，另一方面沉积过多周期以及过厚的Si3N4层和AlInGaN层，会使得所沉积的Si3N4层和AlInGaN层晶体质量下降，不利于制备高质量的第三子层33，影响器件性能。
更进一步的，碳掺杂GaN层的碳掺杂浓度为1×1020cm-3-5×1020cm-3；需要说明的是，碳掺杂GaN层的碳掺杂浓度过低时，所增加的电阻率有限，影响其阻挡漏电流的能力，而当碳掺杂GaN层的碳掺杂浓度过高时，易因过度掺杂而使得所在GaN层产生大量缺陷；第一子层31中AlGaN层的Al组分范围为0.15-0.35，Al组分过低时不利于降低衬底、缓冲层与过渡层间的晶格失配，且相对于Ga原子，Al原子具有相对更小的直径，相对高的Al组分可更好的填平的GaN层中的缺陷，但过高的Al组分，会使得AlGaN层和GaN层产生较大的晶格失配，降低过渡层的晶体质量。
在本实施例当中，AlInGaN层的Al组分为0-0.2、In组分为0.1-0.3，AlInGaN层目的在于减少第二子层32与沟道层4之间的晶格失配， AlInGaN层的Al组分相对偏高时，其晶格常数与第二子层32更加匹配，In组分相对偏高时，其晶格常数与沟道层4则更匹配，为保证其取得良好的过渡效果， AlInGaN层中Al组分控制在0-0.2，In组分控制在0.1-0.3较佳。
示例性的，本发明实施例当中的外延片除过渡层3的其他层的结构对应如下：
其中，衬底1包括但不限于硅衬底、蓝宝石衬底、碳化硅衬底、GaN衬底，作为本发明的一个示例，采用硅衬底作为本示例的外延层生长衬底1；
其中，缓冲层2包括但不限于AlN、AlGaN、GaN中任意一种或其组合，作为本发明的一个示例，缓冲层2为AlGaN层的缓冲层2，生长厚度可为1.5um-3.5um，具体的，AlGaN层的缓冲层2厚度可为2.1um；
其中，沟道层4为InGaN层，生长厚度可为50nm-300nm，具体的，作为本发明的一个示例，InGaN层的沟道层4的生长厚度可为170nm；
其中，插入层5可以为AlN层，生长厚度可为1nm-6nm，具体的，AlN层的插入层5的生长厚度可为3nm；
其中，势垒层6为AlGaN层，AlGaN层的势垒层6生长厚度可为5nm-40nm，具体的，势垒层6的生长厚度可为25nm；
其中，盖帽层7为GaN层，生长厚度可为5nm-50nm，具体的，盖帽层7的生长厚度可为30nm；
请参阅图2，另一方面，本发明实施例提出的外延片的制备方法，用于制备上述的外延片，所述方法包括步骤S10~S12。
步骤S10，提供一衬底。
其中，衬底包括但不限于硅衬底、蓝宝石衬底、碳化硅衬底、GaN衬底，作为本发明的一个示例，采用硅衬底作为本示例的外延层生长衬底。
步骤S11，在所述衬底上生长缓冲层，并在所述缓冲层依次生长第一子层、第二子层以及第三子层以形成过渡层。
其中，第一子层为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层为周期性交替生长的Si3N4层和AlInGaN层、沟道层为InGaN层，AlInGaN层的Al组分由靠近缓冲层一端向另一端逐渐降低，AlInGaN层的In组分由靠近缓冲层一端向另一端逐渐升高。
具体的，缓冲层为AlGaN缓冲层，N（氮）源可为NH3，Ga（镓）源可为TMGa，Al（铝）源可为TMAl，具体沉积工艺为，反应腔温度可为750℃-1100℃，腔体压力可为100torr-250torr。
更具体的，第一子层、第二子层以及第三子层的生长温度均为800℃-1200℃，碳掺杂GaN层以及非掺杂GaN层的生长压力均为150torr-250torr、第一子层的AlGaN层的生长压力为50torr-200torr、第二子层的AlGaN层的生长压力为50torr-150torr、Si3N4层的生长压力为150torr-300torr、AlInGaN层的生长压力为100torr-250torr。
在具体实施时，向反应腔内通入NH3提供生长所需N（氮）源，通入TMGa（三甲基镓）提供Ga（镓）源，反应腔温度为800℃-1200℃，反应腔压力可为150torr-250torr，生长碳掺杂浓度为1×1020cm-3-5×1020cm-3，单层厚度50nm-300nm的碳掺杂GaN层，随后通入TMAl（三甲基铝）提供Al（铝）源，反应腔压力可为50-200torr，生长单层厚度为50nm-300nm的AlGaN层，使得生长出的第一子层为2-7个周期性交替生长的碳掺杂GaN层和AlGaN层组成；
向反应腔内通入NH3提供生长所需N（氮）源，通入TEGa（三乙基镓）提供Ga（镓）源，反应腔温度为800℃-1200℃，反应腔压力可为150torr-250torr，生长单层厚度20nm-100nm的非掺杂GaN层，随后停止通入TEGa（三乙基镓），保持腔体压力至50torr-150torr，通入TMAl（三甲基铝）提供Al（铝）源，生长单层厚度为20nm-100nm的AlGaN层，使得生长出的第二子层为2-7个周期性交替生长的非掺杂GaN层和AlGaN层组成；
向反应腔内通入NH3提供生长所需N（氮）源，通入SiH4提供生长所需Si（硅）源，反应腔温度为800℃-1200℃，反应腔压力可为150torr-300torr，生长单层厚度50nm-150nm的Si3N4层，随后停止通入SiH4，保持反应腔温度至650℃-1000℃，反应腔压力为100torr-250torr，通入TEGa（三乙基镓）提供Ga（镓）源，TMAl（三甲基铝）提供Al（铝）源，TMIn（三甲基铟）提供铟（铝）源，生长单层厚度为20nm-100nm的AlInGaN层，使得生长出的第三子层为2-5个周期性交替生长的Si3N4层和AlInGaN层组成。
步骤S12,在所述过渡层上依次生长沟道层、插入层、势垒层以及盖帽层。
其中，沟道层为InGaN层，沟道层的具体沉积工艺为，反应腔温度可为650℃-950℃，反应腔压力可为50torr-250torr，N（氮）源可为NH3，Ga（镓）源可为TEGa，In（铟）源可为TMIn；
插入层可以为AlN层，N（氮）源可为NH3，Al（铝）源可为TMAl，AlN插入层的具体沉积工艺为，反应腔温度可为700℃-1100℃，反应腔压力可为100torr-200torr；
势垒层为AlGaN势垒层，N（氮）源可为NH3，Al（铝）源可为TMAl，Ga（镓）源可为TEGa，反应腔温度可为800℃-1200℃，反应腔压力可为100torr-200torr；
盖帽层为GaN层，N（氮）源可为NH3，Ga（镓）源可为TEGa，反应腔温度可为700℃-1100℃，反应腔压力可为100torr-200torr。
另一方面，本发明实施例提出的高电子迁移率晶体管，包括上述的外延片。
为了便于理解本发明，下面将参照相关实施例对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
本发明实施例一提供一种外延片制备方法，包括：
提供一衬底；
依次生长缓冲层、过渡层、沟道层、插入层、势垒层以及盖帽层；
生长过渡层包括，依次生长第一子层、第二子层以及第三子层以形成过渡层。
其中，沟道层为InGaN沟道层，第一子层包括4个周期的交替层叠的碳掺杂GaN层和AlGaN层，其中，碳掺杂浓度为2×1020cm-3，碳掺杂GaN层的单层厚度为100nm，AlGaN层的单层厚度为100nm；
第二子层包括4个周期的交替层叠的非掺杂GaN层和AlGaN层，其中，非掺杂GaN层的单层厚度为50nm，AlGaN层的单层厚度为40nm；
第三子层包括3个周期的交替层叠的Si3N4层和AlInGaN层，其中Si3N4层的单层厚度为60nm，AlInGaN层的单层厚度为40nm，3个周期中Al组分取值分别为0.2、0.15、0.1，In组分取值为0.1、0.2、0.3。
实施例二
本发明实施例二也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第一子层包括2个周期的交替层叠的碳掺杂GaN层和AlGaN层。
实施例三
本发明实施例三也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第一子层包括6个周期的交替层叠的碳掺杂GaN层和AlGaN层。
实施例四
本发明实施例四也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第一子层中碳掺杂GaN层碳掺杂浓度为1×1020cm-3。
实施例五
本发明实施例五也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第一子层中碳掺杂GaN层碳掺杂浓度为4×1020cm-3。
实施例六
本发明实施例六也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第二子层包括2个周期的交替层叠的非掺杂GaN层和AlGaN层。
实施例七
本发明实施例七也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第二子层包括6个周期的交替层叠的非掺杂GaN层和AlGaN层。
实施例八
本发明实施例八也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第三子层包括2个周期的交替层叠的Si3N4层和AlInGaN层，2个周期中Al组分取值分别为0.2、0.1，In组分取值为0.1、0.3。
实施例九
本发明实施例九也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
第三子层包括5个周期的交替层叠的Si3N4层和AlInGaN层，5个周期中Al组分取值分别为0.2、0.15、0.1、0.05、0，In组分取值为0.1、0.15、0.2、0.25、0.3。
为了与本发明上述实施例进行对比，本发明实施例还提出以下对照例。
对照例一
本发明对照例一也提出一种外延片制备方法，本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
不设有包含第一层、第二子层、第三子层的过渡层。
对照例二
本发明对照例二也提出一种外延片制备方法，本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
不设有包含第一层、第二子层、第三子层的过渡层；沟道层为GaN层。
请参阅下表一，所示为本发明上述实施例一至实施例九及对照例一和二对应的参数。
表一
其中，在实际应用当中，分别采用本发明上述实施例一至实施例九、及对照例一、二所对应的制备方法及参数制备得到对应的外延片，并对各实施例制备得到的外延片以及对照例中制备的外延片分别进行性能测试，测试数据如下表二所示。
需要说明的是，为了保证验证结果的可靠性，本发明上述实施例一至实施例九、及对照例一、二对应制备外延片时除上述参数不同以外、其它都应当相同，例如外延片的每一层的制备工艺及参数都应当保持一致。
表二
结合上述表一和表二的数据可以明显看出，通过将InGaN层设置成沟道层，相对于AlGaN/GaN异质结构，AlGaN/InGaN异质结构，因其强极化作用可产生更高浓度的二维电子气，且InGaN层的沟道层相对于GaN层的沟道层具有更深的势阱，对于二维电子气的限制能力更强，可有效提升沟道层二维电子气浓度，且沟道层的In的并入使得其具有更高的电子迁移率，抑制器件的短沟道效应；
而第一子层周期性结构中碳掺杂GaN层可提高所在过渡层的电阻，降低缓冲层的泄漏电流，第一子层周期性结构中AlGaN层可减少缓冲层、衬底与过渡层间的晶格失配，第二子层周期性结构中非掺杂GaN层可降低过渡层因高碳掺杂而引入的深能级缺陷，避免器件输出电流下降、提高器件稳定性，第二子层周期性结构中AlGaN层可阻断沟道层电子向缓冲层迁移，降低缓冲层漏电流，第三子层周期性结构中的Si3N4层可阻断缓冲层以及第一子层以及第二子层位错的延伸，第三子层周期性结构中的AlInGaN层，由靠近所述缓冲层一端向另一端，其Al组分逐渐减少，In组分逐渐升高，可使得第三子层与第二子层以及沟道层间的晶格失配减小，且可为沟道层提供高晶体质量的生长平台，提升沟道层的晶体质量，进而防止电子向缓冲层泄漏，进一步的提高沟道层二维电子气浓度，降低缓冲层漏电流。
另外，结合实施例一、二、三可以明显看出，合适的第一子层的生长周期对外延片的二维电子气浓度有明显的提升，那是由于生长周期较少时或较多时不利于降低衬底、缓冲层与过渡层间的晶格失配；
结合实施例四、五可以明显看出，合适的碳掺杂GaN层碳掺杂浓度对外延片的二维电子气浓度有明显的提升，那是由于碳掺杂浓度过低时，所增加的电阻率有限，影响其阻挡漏电流的能力，而当碳掺杂GaN层的碳掺杂浓度过高时，易因过度掺杂而使得所在GaN层产生大量缺陷。
结合实施例六、七以及实施例八、九可以明显看出，合适的碳生长周期对外延片的二维电子气浓度有明显的提升，那是由于第二子层非掺杂GaN层和AlGaN层交替生长的周期数较少，厚度偏薄时，不利于阻挡沟道层的电子向缓冲层泄漏，会使得漏电通道的形成，导致缓冲层漏电流增加，器件的耐击穿性能降低，而因为AlN与GaN间存在较高的晶格失配，当交替生长周期数过多、沉积厚度过厚时、将使得第二子层内产生大量位错，反而影响其降低缓冲层漏电流的能力。
第三子层生长周期数较少，不利于阻断位错的延伸，另一方面沉积过多周期以及过厚的Si3N4层和AlInGaN层，会使得所沉积的Si3N4层和AlInGaN层晶体质量下降，不利于制备高质量的第三子层，影响器件性能。
第三子层中AlInGaN层Al组分相对偏高时，其晶格常数与第二子层更加匹配，In组分相对偏高时，其晶格常数与InGaN沟道层则更匹配，为保证其取得良好的过渡效果，第三子层中AlInGaN层中Al组分控制在0-0.2，In组分控制在0.1-0.3较佳，且沿外延层生长方向，其Al组分逐渐减少，In组分逐渐升高，可使得第三子层中AlInGaN层的过渡效果更佳，即当第三子层生长周期为2时，第一个周期Al组分为0.2、第二周期Al组分为0.1，第一周期In组分为0.1.第二周期In组分为0.3，生长周期为其他时，以此类推。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种外延片，包括衬底、依次层叠在所述衬底上的缓冲层、沟道层、插入层、势垒层以及盖帽层，其特征在于，所述缓冲层与沟道层之间设有过渡层，所述过渡层包括依次层叠在所述缓冲层上的第一子层、第二子层、第三子层；
其中，所述第一子层为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层为周期性交替生长的Si3N4层和AlInGaN层、沟道层为InGaN层，所述AlInGaN层的Al组分由靠近所述缓冲层一端向另一端逐渐降低，所述AlInGaN层的In组分由靠近所述缓冲层一端向另一端逐渐升高。
2.根据权利要求1所述的外延片，其特征在于，单个周期内，所述碳掺杂GaN层和AlGaN层的厚度均为50nm-300nm，所述非掺杂GaN层、AlGaN层以及AlInGaN层的厚度均为20nm-100nm，所述Si3N4层的厚度为50nm-150nm。
3.根据权利要求1所述的外延片，其特征在于，所述碳掺杂GaN层的碳掺杂浓度为1×1020cm-3-5×1020cm-3。
4.根据权利要求1所述的外延片，其特征在于，所述第一子层和第二子层的生长周期均为2-7，所述第三子层的生长周期为2-5。
5.根据权利要求1所述的外延片，其特征在于，所述AlInGaN层的Al组分为0-0.2、In组分为0.1-0.3。
6.一种外延片的制备方法，其特征在于，用于制备权利要求1至5中任一项所述的外延片，所述方法包括：
提供一衬底；
在所述衬底上生长缓冲层，并在所述缓冲层依次生长第一子层、第二子层以及第三子层以形成过渡层；
在所述过渡层上依次生长沟道层、插入层、势垒层以及盖帽层；
其中，所述第一子层为周期性交替生长的碳掺杂GaN层和AlGaN层、第二子层为周期性交替生长的非掺杂GaN层和AlGaN层、第三子层为周期性交替生长的Si3N4层和AlInGaN层、沟道层为InGaN层，所述AlInGaN层的Al组分由靠近所述缓冲层一端向另一端逐渐降低，所述AlInGaN层的In组分由靠近所述缓冲层一端向另一端逐渐升高。
7.根据权利要求6所述的外延片的制备方法，其特征在于，所述第一子层、第二子层以及第三子层的生长温度均为800℃-1200℃。
8.根据权利要求6所述外延片的制备方法，其特征在于，所述碳掺杂GaN层以及非掺杂GaN层的生长压力均为150torr-250torr、第一子层的AlGaN层的生长压力为50torr-200torr、第二子层的AlGaN层的生长压力为50torr-150torr、Si3N4层的生长压力为150torr-300torr、AlInGaN层的生长压力为100torr-250torr。
9.根据权利要求6~8中任一项所述的外延片的制备方法，其特征在于，所述沟道层的生长温度为650℃-950℃、生长压力为50torr-250torr、生长厚度为50nm-300nm。
10.一种高电子迁移率晶体管，其特征在于，包括权利要求1至5中任一项所述的外延片。
CN202310811657.5A 2023-07-04 2023-07-04 一种外延片及其制备方法、高电子迁移率晶体管 Pending CN116565003A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310811657.5A CN116565003A (zh) 2023-07-04 2023-07-04 一种外延片及其制备方法、高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310811657.5A CN116565003A (zh) 2023-07-04 2023-07-04 一种外延片及其制备方法、高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN116565003A true CN116565003A (zh) 2023-08-08

Family

ID=87502135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310811657.5A Pending CN116565003A (zh) 2023-07-04 2023-07-04 一种外延片及其制备方法、高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN116565003A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
CN117637819A (zh) * 2024-01-26 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847046B1 (en) * 2003-10-31 2005-01-25 Epitech Corporation, Ltd. Light-emitting device and method for manufacturing the same
CN108695385A (zh) * 2018-07-17 2018-10-23 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
US20210057562A1 (en) * 2019-08-20 2021-02-25 Vanguard International Semiconductor Corporation High electron mobility transistor device and methods for forming the same
CN114937688A (zh) * 2022-05-17 2022-08-23 徐州金沙江半导体有限公司 一种氮化镓外延结构及半导体器件及制备方法
CN116072523A (zh) * 2021-10-29 2023-05-05 环球晶圆股份有限公司 半导体外延结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847046B1 (en) * 2003-10-31 2005-01-25 Epitech Corporation, Ltd. Light-emitting device and method for manufacturing the same
CN108695385A (zh) * 2018-07-17 2018-10-23 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
US20210057562A1 (en) * 2019-08-20 2021-02-25 Vanguard International Semiconductor Corporation High electron mobility transistor device and methods for forming the same
CN116072523A (zh) * 2021-10-29 2023-05-05 环球晶圆股份有限公司 半导体外延结构
CN114937688A (zh) * 2022-05-17 2022-08-23 徐州金沙江半导体有限公司 一种氮化镓外延结构及半导体器件及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
CN116978944B (zh) * 2023-09-15 2023-12-01 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
CN117637819A (zh) * 2024-01-26 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件
CN117637819B (zh) * 2024-01-26 2024-05-10 英诺赛科（珠海）科技有限公司 一种氮化镓器件

Similar Documents

Publication Publication Date Title
CN116565003A (zh) 一种外延片及其制备方法、高电子迁移率晶体管
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN114927601B (zh) 一种发光二极管及其制备方法
CN115101585A (zh) 氮化镓基高电子迁移率晶体管及其制备方法
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN109473521B (zh) 一种发光二极管外延片及其制备方法
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN115036367A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN115632061A (zh) 一种GaN基HEMT外延结构及其制备方法
CN114855273A (zh) 一种外延片制备方法、外延片以及发光二极管
CN116581018B (zh) 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
CN116936631B (zh) 一种氮化镓基晶体管的外延结构及制备方法
CN115050817B (zh) 一种晶体管及其制备方法
CN117727782B (zh) 一种高电子迁移率晶体管的外延结构及其制备方法
CN116544327B (zh) 一种发光二极管及制备方法
CN116705942B (zh) 发光二极管及其制备方法
CN112928162B (zh) 高电子迁移率晶体管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination