CN116581018B - 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管 - Google Patents

复合缓冲层及其制备方法、外延片、高电子迁移率晶体管 Download PDF

Info

Publication number
CN116581018B
CN116581018B CN202310850811.XA CN202310850811A CN116581018B CN 116581018 B CN116581018 B CN 116581018B CN 202310850811 A CN202310850811 A CN 202310850811A CN 116581018 B CN116581018 B CN 116581018B
Authority
CN
China
Prior art keywords
layer
buffer
sub
composite
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310850811.XA
Other languages
English (en)
Other versions
CN116581018A (zh
Inventor
文国昇
侯合林
谢志文
张铭信
陈铭胜
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310850811.XA priority Critical patent/CN116581018B/zh
Publication of CN116581018A publication Critical patent/CN116581018A/zh
Application granted granted Critical
Publication of CN116581018B publication Critical patent/CN116581018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明提供一种复合缓冲层及其制备方法、外延片、高电子迁移率晶体管,复合缓冲层包括依次层叠的第一缓冲第一子层以及第一缓冲第二子层组成的第一缓冲层,第二缓冲第一子层以及第二缓冲第二子层周期性交替组成的第二缓冲层,第三缓冲第一子层以及第三缓冲第二子层周期性交替组成的第三缓冲层;其中,第一缓冲第一子层为AlN层、第一缓冲第二子层为SiN层、第二缓冲第一子层为ScxAl1‑xN层、第二缓冲第二子层为AlGaN层、第三缓冲第一子层为ScyAl1‑yN子层、第三缓冲第二子层为碳掺杂的GaN层,ScxAl1‑xN层中的Sc组分低于ScyAl1‑yN子层的Sc组分。

Description

复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
技术领域
本发明涉及半导体技术领域,特别涉及一种复合缓冲层及其制备方法、外延片、高电子迁移率晶体管。
背景技术
宽禁带氮化镓单晶薄膜衬底上生长时,由于存在晶格失配和热失配,一般会在衬底上生长缓冲层,缓冲层一般为AlN层、AlGaN层、GaN层或及其组合,尽管如此,生长的外延层仍存在较多的位错和缺陷,进而影响氮化镓基高电子迁移率晶体管的晶体质量,影响器件的性能。
并且,缓冲层的出现会存在漏电流的情况发生,为了减少缓冲层漏电流,俘获从源极注入缓冲层内的电子,通常会在外延结构中生长高阻层,常用方法为在氮化镓材料内进行高碳、铁、锌等元素的掺杂,这虽然在一定程度上降低缓冲层的泄漏电流,但高碳、铁等杂质会引入大量的深能级陷阱,导致器件输出电流下降、反应速度下降等缺点,影响器件稳定性。
发明内容
基于此,本发明的目的是提供一种复合缓冲层及其制备方法、外延片、高电子迁移率晶体管,旨在解决现有技术中的高电子迁移率晶体管性能差的问题。
本发明实施例是这样实现的:
一方面,本发明实施例提出一种复合缓冲层,包括依次层叠的第一缓冲层、第二缓冲层以及第三缓冲层,所述第一缓冲层包括依次层叠的第一缓冲第一子层以及第一缓冲第二子层,所述第二缓冲层包括在所述第一缓冲第二子层上周期性交替生长的第二缓冲第一子层以及第二缓冲第二子层,所述第三缓冲层包括在最后一个所述第二缓冲第二子层上周期性交替生长的第三缓冲第一子层以及第三缓冲第二子层;
其中,所述第一缓冲第一子层为AlN层、第一缓冲第二子层为SiN层、第二缓冲第一子层为ScxAl1-xN层、第二缓冲第二子层为AlGaN层、第三缓冲第一子层为ScyAl1-yN子层、第三缓冲第二子层为碳掺杂的GaN层,所述ScxAl1-xN层中的Sc组分含量低于所述ScyAl1-yN子层的Sc组分含量。
另外,根据上述提出的复合缓冲层,至少还可以具有如下的附加技术特征:
进一步的,所述第一缓冲第二子层的厚度为50nm-300nm、第二缓冲第一子层的厚度为50nm-500nm、第三缓冲第一子层厚度为20nm-200nm。
进一步的,所述第二缓冲第一子层以及第二缓冲第二子层、第三缓冲第一子层以及第三缓冲第二子层的生长周期均为2-6。
进一步的,所述ScxAl1-xN层中,0.05≤x≤0.2,所述ScyAl1-yN层,0.2≤y≤0.5。
进一步的,所述碳掺杂的GaN层的碳掺杂浓度为1×1018cm-3-1×1019cm-3
另一方面,本发明实施例提出一种复合缓冲层的制备方法,用于制备上述任一项所述的复合缓冲层,所述方法包括:
依次生长第一缓冲第一子层以及第一缓冲第二子层以形成第一缓冲层;
在所述第一缓冲第二子层上依次生长周期性交替生长的第二缓冲第一子层以及第二缓冲第二子层以在所述第一缓冲层上生长第二缓冲层;
在最后一个所述第二缓冲第二子层上周期性交替生长的第三缓冲第一子层以及第三缓冲第二子层以在所述第二缓冲层上生长第三缓冲层;
其中,所述第一缓冲第一子层为AlN层、第一缓冲第二子层为SiN层、第二缓冲第一子层为ScxAl1-xN层、第二缓冲第二子层为AlGaN层、第三缓冲第一子层为ScyAl1-yN子层、第三缓冲第二子层为碳掺杂的GaN层,所述ScxAl1-xN层中的Sc组分含量低于所述ScyAl1-yN子层的Sc组分含量。
进一步的,上述复合缓冲层的制备方法,其中,所述第一缓冲层、第二缓冲层以及第三缓冲层的生长温度均为800℃-1200℃。
进一步的,上述复合缓冲层的制备方法,其中,所述第一缓冲层的生长压力为100torr-200torr,第二缓冲层和第三缓冲层的生长压力均为100torr-250torr。
再一方面,本发明实施例提出一种外延片,包括:
衬底,依次层叠在所述衬底上的复合缓冲层、高阻层、沟道层、插入层、势垒层、盖帽层;
其中,所述复合缓冲层为上述任一项所述的复合缓冲层。
再一方面,本发明实施例提出一种高电子迁移率晶体管,包括上述任一项所述的外延片。
与现有技术相比,本发明实施例具有以下有益效果:
AlN层和SiN层构成第一缓冲层,SiN层可以有效的阻断衬底与AlN层间因晶格失配而产生的位错,且具有更小原子半径的Si原子可以更好的填平AlN层表面,提高第一缓冲层的晶体质量,并为第二缓冲层提供高质量的生长平台;
周期性交替生长的低Sc组分的ScxAl1-xN层和AlGaN层构成第二缓冲层,低Sc组分的ScxAl1-xN层与AlN层以及AlGaN层具有较小的晶格失配,可起到良好的过渡作用,且低Sc组分的ScxAl1-xN层与AlGaN层间的超晶格结构,可进一步阻断位错延伸,以提高晶体质量,提高器件性能;
周期性交替生长的高Sc组分ScyAl1-yN层和碳掺杂的GaN层构成第三缓冲层,由于半径更大的Sc离子进入AlN的纤锌结构晶格,导致晶粒尺寸变大,晶界变少,且Sc的电负性要小于Al,二者形成ScAlN合金后,形成共价键和离子键共存的混合态,使得高Sc组分ScyAl1-yN子层拥有更高的电阻率,而碳掺杂的GaN层同样具备一定的高电阻,两者结合的超晶格结构可提高缓冲层的电阻,降低缓冲层的漏电流,同时因未在氮化镓材料内进行高碳、铁、锌等元素的掺杂,避免了外延薄膜产生大量的深能级陷阱,影响器件稳定性的问题。
附图说明
图1为本发明一实施例当中的外延片的结构示意图;
图2为本发明一实施例当中的外延片中的复合缓冲层的结构示意图
图3为本发明一实施例当中的复合缓冲层的制备方法的流程图;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例针对现有的晶体管器件性能差的问题,提出了一种复合缓冲层及其制备方法、外延片、高电子迁移率晶体管,其中:
请参阅图1,所示为本发明一实施例当中提出的外延片的结构示意图,该外延片包括:
衬底1,依次层叠在衬底1上的复合缓冲层2、高阻层3、沟道层4、插入层5、势垒层6、盖帽层7。
其中,复合缓冲层2包括依次层叠的第一缓冲层21、第二缓冲层22以及第三缓冲层23,第一缓冲层21包括依次层叠的第一缓冲第一子层210以及第一缓冲第二子层211,第二缓冲层22包括在第一缓冲第二子层211上周期性交替生长的第二缓冲第一子层220以及第二缓冲第二子层221,第三缓冲层23包括在最后一个第二缓冲第二子层221上周期性交替生长的第三缓冲第一子层230以及第三缓冲第二子层231。
具体的,第一缓冲第一子层210为AlN层、第一缓冲第二子层211为SiN层、第二缓冲第一子层220为ScxAl1-xN层、第二缓冲第二子层221为AlGaN层、第三缓冲第一子层230为ScyAl1-yN子层、第三缓冲第二子层231为碳掺杂的GaN层,所述ScxAl1-xN层中的Sc组分含量低于所述ScyAl1-yN子层的Sc组分含量。
可以理解的,AlN层和SiN层构成第一缓冲层21,SiN层可以有效的阻断衬底1与AlN层间因晶格失配而产生的位错,且具有更小原子半径的Si原子可以更好的填平AlN层表面,提高第一缓冲层21的晶体质量,并为第二缓冲层22提供高质量的生长平台;
周期性交替生长的低Sc组分的ScxAl1-xN层和AlGaN层构成第二缓冲层22,低Sc组分的ScxAl1-xN层与AlN层以及AlGaN层具有较小的晶格失配,可起到良好的过渡作用,且低Sc组分的ScxAl1-xN层与AlGaN层间的超晶格结构,可进一步阻断位错延伸,以提高晶体质量,提高器件性能;
周期性交替生长的高Sc组分ScyAl1-yN层和碳掺杂的GaN层构成第三缓冲层23,由于半径更大的Sc离子进入AlN的纤锌结构晶格,导致晶粒尺寸变大,晶界变少,且Sc的电负性要小于Al,二者形成ScAlN合金后,形成共价键和离子键共存的混合态,使得高Sc组分ScyAl1-yN子层拥有更高的电阻率,而碳掺杂的GaN层同样具备一定的高电阻,两者结合的超晶格结构可提高缓冲层的电阻,降低缓冲层的漏电流,同时因未在氮化镓材料内进行高碳、铁、锌等元素的掺杂,避免了外延薄膜产生大量的深能级陷阱,影响器件稳定性的问题;
进一步的,单个周期内,第一缓冲第二子层211的厚度为50nm-300nm、第二缓冲第一子层220的厚度为50nm-500nm、第三缓冲第一子层230厚度为20nm-200nm。第二缓冲第一子层220以及第二缓冲第二子层221、第三缓冲第一子层230以及第三缓冲第二子层231的生长周期均为2-6。
其中,第二缓冲层22的交替生长的周期数较少,厚度偏薄时,不利于阻挡阻断位错延伸,当交替生长周期数过多、沉积厚度过厚时、将使得第二缓冲层22晶体质量下降;
第三缓冲层23生长周期数较少,生长厚度偏薄,不利于降低缓冲层的漏电流,另一方面沉积过多周期以及过厚的第三缓冲层23,会导致第三缓冲层23晶体质量下降,影响器件性能。
更进一步的,碳掺杂的GaN层的碳掺杂浓度为1×1018cm-3-1×1019cm-3;ScxAl1-xN层中,0.05≤x≤0.2,所述ScyAl1-yN层,0.2≤y≤0.5,需要说明的是,碳掺杂的GaN层的碳掺杂浓度过低时,所增加的电阻率有限,影响其阻挡漏电流的能力,而当碳掺杂GaN层的碳掺杂浓度过高时,易因过度掺杂而使得所在GaN层内产生大量缺陷;低Sc组分的ScxAl1-xN层与AlN层以及AlGaN层具有较小的晶格失配,可起到良好的过渡,高Sc组分ScyAl1-yN层与低碳掺杂的GaN层,可以形成共价键和离子键共存的混合态,使得ScxAl1-xN层拥有更高的电阻率。
示例性的,本发明实施例当中的外延片除复合缓冲层2的其他层的结构对应如下:
其中,衬底1包括但不限于硅衬底、蓝宝石衬底1、碳化硅衬底、GaN衬底,作为本发明的一个示例,采用硅衬底作为本示例的外延层生长衬底1;
其中,沟道层4为InGaN层,生长厚度可为50nm-300nm,具体沉积工艺为,反应腔温度可为650℃-950℃,反应腔压力可为50torr-250torr,N(氮)源可为NH3,Ga(镓)源可为TEGa,In(铟)源可为TMIn;
其中,插入层5可以为AlN层,生长厚度可为1nm-6nm,具体的,AlN插入层5的具体沉积工艺为,反应腔温度可为700℃-1100℃,反应腔压力可为100torr-200torr,N(氮)源可为NH3,Al(铝)源可为TMGa;
其中,势垒层6为AlGaN势垒层6,AlGaN层的势垒层6生长厚度可为5nm-40nm,具体的,势垒层6厚度可为25nm;
其中,盖帽层7为GaN盖帽层7,N(氮)源可为NH3,Ga(镓)源可为TEGa,反应腔温度可为700℃-1100℃,反应腔压力可为100torr-200torr,生长厚度可为5nm-50nm。
请参阅图3,另一方面,本发明实施例提出的复合缓冲层的制备方法,用于制备上述的复合缓冲层,所述方法包括步骤S10~S12。
步骤S10,依次生长第一缓冲第一子层以及第一缓冲第二子层以形成第一缓冲层。
其中,作为本发明的一个示例,沉积第一缓冲层具体工艺为,向反应腔内通入N(氮)源、Al(铝)源,反应腔温度为800℃-1200℃,反应腔压力可为100torr-200torr,生长单层厚度50nm-300nm的AlN层的第一缓冲第一子层,随后停止通入Al(铝)源,并通入Si(硅)源,生长单层厚度为50nm-300nm的SiN层的第一缓冲第二子层。
步骤S11,在所述第一缓冲第二子层上依次生长周期性交替生长的第二缓冲第一子层以及第二缓冲第二子层以在所述第一缓冲层上生长第二缓冲层。
其中,在第一缓冲层上沉积第二缓冲层,具体工艺为,向反应腔内通入N(氮)源、Al(铝)源、Sc(钪)源、反应腔温度为800℃-1200℃,反应腔压力可为100torr-250torr,生长单层厚度为50-500nm的ScxAl1-xN层的第二缓冲第一子层,其中x取值范围为:0.05≤x≤0.2,随后停止通入Sc(钪)源,并通入Ga(镓)源,生长单层厚度为50nm-500nm的AlGaN层的第二缓冲第二子层,依次交替生长使得生长出的第二缓冲层为2-6个周期性交替生长的第二缓冲第一子层和第二缓冲第二子层。
步骤S12,在最后一个所述第二缓冲第二子层上周期性交替生长的第三缓冲第一子层以及第三缓冲第二子层以在所述第二缓冲层上生长第三缓冲层。
其中,在第二缓冲层上沉积第三缓冲层,具体工艺为,向反应腔内通入N(氮)源、Al(铝)源、Sc(钪)源、反应腔温度为800℃-1200℃,反应腔压力可为100torr-250torr,生长单层厚度20nm-200nm的ScyAl1-yN层的第三缓冲第一子层,其中y取值范围为:0.2≤y≤0.5,随后停止通入Al(铝)源,Sc(钪)源,并通入Ga(镓)源,生长单层厚度20nm-200nm的低碳掺杂GaN层第三缓冲第二子层,依次交替生长使得生长出的第三缓冲层为2-6个周期性交替生长的第三缓冲第一子层和第三缓冲第二子层。
另一方面,本发明实施例提出的高电子迁移率晶体管,包括上述的外延片。
为了便于理解本发明,下面将参照相关实施例对本发明进行更全面的描述。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
本发明实施例一提供一种外延片制备方法,包括:
提供一衬底;
在衬底上依次生长复合缓冲层、高阻层、沟道层、插入层、势垒层以及盖帽层;
生长复合缓冲层包括,依次生长第一缓冲第一子层以及第一缓冲第二子层以形成第一缓冲层;
在所述第一缓冲第二子层上依次生长周期性交替生长的第二缓冲第一子层以及第二缓冲第二子层以在所述第一缓冲层上生长第二缓冲层;
在最后一个所述第二缓冲第二子层上周期性交替生长的第三缓冲第一子层以及第三缓冲第二子层以在所述第二缓冲层上生长第三缓冲层。
其中第一缓冲第一子层为AlN层,厚度为200nm,第一缓冲第二子层为SiN层100nm。第二缓冲第一子层为ScxAl1-xN层,x取值为0.13,生长厚度为200nm,第二缓冲第二子层为AlGaN层,生长厚度为200nm,第二缓冲层中ScxAl1-xN层和AlGaN层交替生长的周期为4。第三缓冲第一子层为ScyAl1-yN层,y取值为0.35,生长厚度为100nm,第三缓冲第二子层为碳掺杂GaN层,碳掺杂浓度为5×1018cm-3,生长厚度为100nm,第三缓冲层中ScyAl1-yN层和碳掺杂GaN层交替生长的周期为4。
实施例二
本发明实施例二也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第二缓冲第一子层为ScxAl1-xN层,x取值为0.05。
实施例三
本发明实施例三也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第二缓冲第一子层为ScxAl1-xN层,x取值为0.2。
实施例四
本发明实施例四也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第二缓冲层中ScxAl1-xN层和AlGaN层交替生长的周期为2。
实施例五
本发明实施例五也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第二缓冲层中ScxAl1-xN层和AlGaN层交替生长的周期为6。
实施例六
本发明实施例六也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第三缓冲第一子层为ScyAl1-yN层,y取值为0.2。
实施例七
本发明实施例七也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第三缓冲第一子层为ScyAl1-yN层,y取值为0.5。
实施例八
本发明实施例八也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第三缓冲第二子层为碳掺杂GaN层,碳掺杂浓度为1×1018cm-3
实施例九
本发明实施例九也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第三缓冲第二子层为碳掺杂GaN层,碳掺杂浓度为1×1019cm-3
实施例十
本发明实施例十也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第三缓冲层中ScyAl1-yN层和碳掺杂GaN层交替生长的周期为2。
实施例十一
本发明实施例十一也提出一种外延片制备方法,本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于第三缓冲层中ScyAl1-yN层和碳掺杂GaN层交替生长的周期为6。
为了与本发明上述实施例进行对比,本发明实施例还提出以下对照例。
对照例一
本发明对照例一也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
缓冲层采用单层的AlGaN层。
对照例二
本发明对照例二也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
不设有第一缓冲层。
对照例三
本发明对照例二也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
不设有第二缓冲层。
对照例四
本发明对照例二也提出一种外延片制备方法,本对照例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于:
不设有第三缓冲层。
请参阅下表一,所示为本发明上述实施例一至实施例十一及对照例一至对照例四对应的参数。
表一
其中,在实际应用当中,分别采用本发明上述实施例一至实施例十一、及对照例一至对照例四所对应的制备方法及参数制备得到对应的外延片,并对各实施例制备得到的外延片以及对照例中制备的外延片分别进行性能测试,测试数据如下表二所示。
需要说明的是,为了保证验证结果的可靠性,本发明上述实施例一至实施例十一、及对照例一至对照例四对应制备外延片时除上述参数不同以外、其它都应当相同,例如外延片的每一层的制备工艺及参数都应当保持一致。
表二
外延片通常以其(1012)面的HRXRD(高分辨X射线衍射)摇摆曲线峰值半高宽(FWHM)的大小来表征外延片的晶体质量,即以表中“1012FWHM”值大小表征晶体质量,“1012FWHM”越小,晶体质量越好。
结合上述表一和表二的数据可以明显看出,AlN层和SiN层构成第一缓冲层,SiN层可以有效的阻断衬底与AlN层间因晶格失配而产生的位错,且具有更小原子半径的Si原子可以更好的填平AlN层表面,提高第一缓冲层的晶体质量,并为第二缓冲层提供高质量的生长平台;
周期性交替生长的低Sc组分的ScxAl1-xN层和AlGaN层构成第二缓冲层,低Sc组分的ScxAl1-xN层与AlN层以及AlGaN层具有较小的晶格失配,可起到良好的过渡作用,且低Sc组分的ScxAl1-xN层与AlGaN层间的超晶格结构,可进一步阻断位错延伸,以提高晶体质量,提高器件性能;
周期性交替生长的高Sc组分ScyAl1-yN层和碳掺杂的GaN层构成第三缓冲层,由于半径更大的Sc离子进入AlN的纤锌结构晶格,导致晶粒尺寸变大,晶界变少,且Sc的电负性要小于Al,二者形成ScAlN合金后,形成共价键和离子键共存的混合态,使得高Sc组分ScyAl1-yN子层拥有更高的电阻率,而碳掺杂的GaN层同样具备一定的高电阻,两者结合的超晶格结构可提高缓冲层的电阻,降低缓冲层的漏电流,同时因未在氮化镓材料内进行高碳、铁、锌等元素的掺杂,避免了外延薄膜产生大量的深能级陷阱,影响器件稳定性的问题。
另外,结合实施例一至三可以明显看出,适当低Sc组分的ScxAl1-xN层与AlN层以及AlGaN层具有较小的晶格失配,可起到良好的过渡;
结合实施例四、五可以明显看出,适当的第二缓冲层的生长周期,利于阻挡阻断位错延伸,即晶体质量的提升;
结合实施例八、九可以明显看出,适当的碳掺杂GaN层的碳掺杂浓度,可以有效的提升阻挡漏电流的能力。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种复合缓冲层,应用于高电子迁移率晶体管当中,其特征在于,包括依次层叠在衬底上的第一缓冲层、第二缓冲层以及第三缓冲层,所述第一缓冲层包括依次层叠的第一缓冲第一子层以及第一缓冲第二子层,所述第二缓冲层包括在所述第一缓冲第二子层上周期性交替生长的第二缓冲第一子层以及第二缓冲第二子层,所述第三缓冲层包括在最后一个所述第二缓冲第二子层上周期性交替生长的第三缓冲第一子层以及第三缓冲第二子层,所述复合缓冲层上层叠有用于制作所述高电子迁移率晶体管的高阻层;
其中,所述第一缓冲第一子层为AlN层、第一缓冲第二子层为SiN层、第二缓冲第一子层为ScxAl1-xN层、第二缓冲第二子层为AlGaN层、第三缓冲第一子层为ScyAl1-yN子层、第三缓冲第二子层为碳掺杂的GaN层,所述ScxAl1-xN层中的Sc组分含量低于所述ScyAl1-yN子层的Sc组分含量。
2.根据权利要求1所述的复合缓冲层,其特征在于,所述第一缓冲第二子层的厚度为50nm-300nm、第二缓冲第一子层的厚度为50nm-500nm、第三缓冲第一子层厚度为20nm-200nm。
3.根据权利要求1所述的复合缓冲层,其特征在于,所述第二缓冲第一子层以及第二缓冲第二子层、第三缓冲第一子层以及第三缓冲第二子层的生长周期均为2-6。
4.根据权利要求1所述的复合缓冲层,其特征在于,所述ScxAl1-xN层中,0.05≤x≤0.2,所述ScyAl1-yN层,0.2≤y≤0.5。
5.根据权利要求1至4中任一项所述的复合缓冲层,其特征在于,所述碳掺杂的GaN层的碳掺杂浓度为1×1018cm-3-1×1019cm-3
6.一种复合缓冲层的制备方法,其特征在于,用于制备权利要求1至5中任一项所述的复合缓冲层,所述方法包括:
依次生长第一缓冲第一子层以及第一缓冲第二子层以形成第一缓冲层;
在所述第一缓冲第二子层上依次生长周期性交替生长的第二缓冲第一子层以及第二缓冲第二子层以在所述第一缓冲层上生长第二缓冲层;
在最后一个所述第二缓冲第二子层上周期性交替生长的第三缓冲第一子层以及第三缓冲第二子层以在所述第二缓冲层上生长第三缓冲层;
其中,所述第一缓冲第一子层为AlN层、第一缓冲第二子层为SiN层、第二缓冲第一子层为ScxAl1-xN层、第二缓冲第二子层为AlGaN层、第三缓冲第一子层为ScyAl1-yN子层、第三缓冲第二子层为碳掺杂的GaN层,所述ScxAl1-xN层中的Sc组分含量低于所述ScyAl1-yN子层的Sc组分含量。
7.根据权利要求6所述的复合缓冲层的制备方法,其特征在于,所述第一缓冲层、第二缓冲层以及第三缓冲层的生长温度均为800℃-1200℃。
8.根据权利要求6所述的复合缓冲层的制备方法,其特征在于,所述第一缓冲层的生长压力为100torr-200torr,第二缓冲层和第三缓冲层的生长压力均为100torr-250torr。
9.一种外延片,其特征在于,包括:
衬底,依次层叠在所述衬底上的复合缓冲层、高阻层、沟道层、插入层、势垒层、盖帽层;
其中,所述复合缓冲层为权利要求1至8中任一项所述的复合缓冲层。
10.一种高电子迁移率晶体管,其特征在于,包括权利要求9中所述的外延片。
CN202310850811.XA 2023-07-12 2023-07-12 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管 Active CN116581018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310850811.XA CN116581018B (zh) 2023-07-12 2023-07-12 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310850811.XA CN116581018B (zh) 2023-07-12 2023-07-12 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管

Publications (2)

Publication Number Publication Date
CN116581018A CN116581018A (zh) 2023-08-11
CN116581018B true CN116581018B (zh) 2023-10-20

Family

ID=87541677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310850811.XA Active CN116581018B (zh) 2023-07-12 2023-07-12 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN116581018B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899403A (zh) * 2018-07-20 2018-11-27 西安电子科技大学 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法
CN109087977A (zh) * 2018-07-25 2018-12-25 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN112204708A (zh) * 2018-05-11 2021-01-08 雷神Bbn技术公司 公共层上的光子器件和电子器件
CN112420813A (zh) * 2020-11-19 2021-02-26 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
CN114093757A (zh) * 2021-10-14 2022-02-25 江苏第三代半导体研究院有限公司 提高面电子浓度的氮化镓晶体管外延结构及其制备方法
CN114937721A (zh) * 2022-07-21 2022-08-23 江西兆驰半导体有限公司 一种硅衬底GaN基LED外延片及其制备方法
CN115280525A (zh) * 2020-01-21 2022-11-01 阿库斯蒂斯有限公司 与包括共用压电/缓冲层的高电子迁移率晶体管集成的rf声波谐振器及其形成方法
TW202247461A (zh) * 2021-02-12 2022-12-01 美商雷森公司 稀土iii族氮化物氮極性高電子遷移率電晶體
WO2023070428A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 集成电路、其制备方法、功率放大器及电子设备
CN116314278A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204708A (zh) * 2018-05-11 2021-01-08 雷神Bbn技术公司 公共层上的光子器件和电子器件
CN108899403A (zh) * 2018-07-20 2018-11-27 西安电子科技大学 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法
CN109087977A (zh) * 2018-07-25 2018-12-25 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN115280525A (zh) * 2020-01-21 2022-11-01 阿库斯蒂斯有限公司 与包括共用压电/缓冲层的高电子迁移率晶体管集成的rf声波谐振器及其形成方法
CN112420813A (zh) * 2020-11-19 2021-02-26 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
TW202247461A (zh) * 2021-02-12 2022-12-01 美商雷森公司 稀土iii族氮化物氮極性高電子遷移率電晶體
CN114093757A (zh) * 2021-10-14 2022-02-25 江苏第三代半导体研究院有限公司 提高面电子浓度的氮化镓晶体管外延结构及其制备方法
WO2023070428A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 集成电路、其制备方法、功率放大器及电子设备
CN114937721A (zh) * 2022-07-21 2022-08-23 江西兆驰半导体有限公司 一种硅衬底GaN基LED外延片及其制备方法
CN116314278A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件

Also Published As

Publication number Publication date
CN116581018A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN114975704B (zh) 一种led外延片及制备方法
CN115101585B (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
CN109509817A (zh) 一种发光二极管外延片及其制备方法
CN109888068B (zh) 近紫外发光二极管外延片及其制备方法
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN116825913A (zh) 一种发光二极管外延片及制备方法、led
CN116565003A (zh) 一种外延片及其制备方法、高电子迁移率晶体管
CN117525232B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN111613698B (zh) 石墨烯插层iii族氮化物半导体复合薄膜及其制备方法
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116581018B (zh) 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN114725256B (zh) 一种iii族氮化物外延结构及其制备方法
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN109904287B (zh) 发光二极管外延片及其生长方法
CN109873063B (zh) 发光二极管外延片及其生长方法
CN116936631B (zh) 一种氮化镓基晶体管的外延结构及制备方法
CN109411575B (zh) 一种发光二极管外延片及其制备方法
CN109860357B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN116544327B (zh) 一种发光二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant