CN116741822A - 高电子迁移率晶体管外延结构及制备方法、hemt器件 - Google Patents

高电子迁移率晶体管外延结构及制备方法、hemt器件 Download PDF

Info

Publication number
CN116741822A
CN116741822A CN202310664312.1A CN202310664312A CN116741822A CN 116741822 A CN116741822 A CN 116741822A CN 202310664312 A CN202310664312 A CN 202310664312A CN 116741822 A CN116741822 A CN 116741822A
Authority
CN
China
Prior art keywords
layer
component
insertion layer
sub
balgan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310664312.1A
Other languages
English (en)
Inventor
文国昇
侯合林
谢志文
张铭信
陈铭胜
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310664312.1A priority Critical patent/CN116741822A/zh
Publication of CN116741822A publication Critical patent/CN116741822A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供高电子迁移率晶体管外延结构及制备方法、HEMT器件,该外延结构包括复合插入层,复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层,第一插入层由元素掺杂的GaN子层和BAlGaN子层周期性交替生长而成,第二插入层为BAlN层,第三插入层由BAlGaN子层和Si掺杂的GaN子层周期性交替生长而成,其中,第二插入层中的B组分和Al组分大于第一插入层和第三插入层中的,第三插入层中的B组分和Al组分大于第一插入层中的,具体的,复合插入层的引入,可有效解决器件漏电流大、耐击穿电压能力低,二维电子气浓度低的问题,提高了器件的可靠性能,解决了高频、高功率器件输出被限制的问题。

Description

高电子迁移率晶体管外延结构及制备方法、HEMT器件
技术领域
本发明涉及半导体技术领域,特别涉及高电子迁移率晶体管外延结构及制备方法、HEMT器件。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)是一种异质结场效应晶体管(HFET),又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。这种器件及其集成电路都能够工作于超高频(毫米波)、超高速领域,原因就在于它采用了异质结及其中的具有很高迁移率的所谓二维电子气来工作的。
需要说明的是,由于高电子迁移率晶体管的异质外延结构,使得外延层存在较高密度的位错缺陷,这些缺陷会形成漏电通道,加上缓冲层势垒较低,导致外延层中的GaN沟道层电子容易泄漏至缓冲层,引起电流崩塌效应,也使得GaN沟道层的二维限制特性减弱,二维电子气浓度降低,从而限制了高频、高功率器件的输出,降低了器件被击穿电压,影响了器件的可靠性。
发明内容
基于此,本发明的目的是提供高电子迁移率晶体管外延结构及制备方法、HEMT器件,旨在解决现有技术中,GaN沟道层二维电子气浓度低,以及缓冲层存在较大漏电流的问题。
根据本发明实施例当中的一种高电子迁移率晶体管外延结构,包括复合插入层,所述复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层,所述第一插入层包括周期性交替生长的元素掺杂的GaN子层和BAlGaN子层,所述第二插入层为BAlN层,所述第三插入层包括周期性交替生长的BAlGaN子层和Si掺杂的GaN子层,其中,所述第二插入层中的B组分和Al组分大于所述第一插入层和所述第三插入层中的B组分和Al组分,所述第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分。
进一步的,所述高电子迁移率晶体管外延结构还包括衬底、缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层;
其中,在所述衬底上沿外延生长方向依次沉积所述缓冲层、所述复合插入层、所述GaN沟道层、所述AlN插入层、所述AlGaN势垒层、所述GaN盖帽层。
进一步的,元素掺杂的GaN子层中的掺杂元素为碳、铁或锌中的任意一种。
进一步的,所述第一插入层中BAlGaN子层的B组分为0.02~0.06,Al组分为0.1~0.25。
进一步的,所述第二插入层中B组分为0.15~0.25。
进一步的,所述第三插入层中BAlGaN子层的B组分为0.07~0.11,Al组分为0.30~0.45。
进一步的,所述第三插入层中Si掺杂GaN子层的Si掺杂浓度为1×1016atmos/cm3~1×1018atmos/cm3
进一步的,所述第一插入层中单层元素掺杂的GaN子层的厚度为0.05μm~0.5μm,所述第一插入层中单层BAlGaN子层的厚度为0.05μm~0.5μm,所述第二插入层的厚度为5nm~20nm,所述第三插入层中单层BAlGaN子层的厚度为5nm~30nm,所述第三插入层中Si掺杂的GaN子层的厚度为5nm~30nm。
根据本发明实施例当中的一种高电子迁移率晶体管外延结构的制备方法,用于制备上述的高电子迁移率晶体管外延结构,所述制备方法包括:
生长复合插入层,所述复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层,所述第一插入层包括周期性交替生长的元素掺杂的GaN子层和BAlGaN子层,所述第二插入层为BAlN层,所述第三插入层包括周期性交替生长的BAlGaN子层和Si掺杂的GaN子层;
在生长所述复合插入层的过程中,控制所述第二插入层中的B组分和Al组分大于所述第一插入层和所述第三插入层中的B组分和Al组分,所述第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分。
根据本发明实施例当中的一种HEMT器件,包括上述的高电子迁移率晶体管外延结构。
本发明的有益效果为:
(1)第一插入层中元素掺杂的GaN子层与BAlGaN子层周期性交替生长的超晶格结构,可提高插入层的电阻率,减小器件电流泄漏,第三插入层中BAlGaN子层和Si掺杂的GaN子层周期性交替生长的超晶格结构,增加了GaN沟道层二维电子气浓度,另外,BAlGaN子层的B原子以及Al原子具有更小的原子半径,能更好的填平GaN中的缺陷,且BAlGaN子层也可降低第一插入层、第三插入层中GaN子层与第二插入层间的晶格失配,提高复合插入层的晶体质量;
(2)第一插入层中元素掺杂的GaN子层和BAlGaN子层周期性交替生长而成的超晶格结构和第三插入层中BAlGaN子层和Si掺杂的GaN子层周期性交替生长而成的超晶格结构,可有效的阻断缓冲层中的位错向GaN沟道层延伸,获得更高晶体质量的外延层,提升器件的性能;
(3)B、Al的禁带宽度要远大于Ga的禁带宽度,复合插入层中第二插入层中的B组分和Al组分大于第一插入层和第三插入层中的B组分和Al组分,第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分,可限制GaN沟道层以及第三插入层中Si掺杂的GaN子层的电子向缓冲层泄漏,从而提高GaN沟道层二维电子气浓度浓度,抑制电流崩塌效应。
附图说明
图1为本发明实施例提供的一种高电子迁移率晶体管外延结构的结构示意图;
图2为本发明实施例提供的一种高电子迁移率晶体管外延结构的制备方法的流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参考图1,为本发明实施例提供的一种高电子迁移率晶体管外延结构的结构示意图,该高电子迁移率晶体管外延结构包括衬底和依次设于衬底上的缓冲层、复合插入层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层。
在本实施例当中,衬底1可以为硅衬底、蓝宝石衬底、碳化硅衬底或GaN衬底,其中,硅衬底具有导热性好,成本低,工艺成熟,容易剥离等有点,具体的,缓冲层包括但不限于AlN、AlGaN、GaN中任意一种或其组合,作为本发明的一个示例,缓冲层为AlGaN缓冲层,AlGaN缓冲层的厚度为1.5μm~3.5μm,示例性的,AlGaN缓冲层的厚度为1.5μm、2μm、2.2μm、3μm或3.5μm等等,但不限于此;GaN沟道层的厚度为50nm~300nm,示例性的,GaN沟道层的厚度为50nm、100nm、180nm、240nm或300nm等等,但不限于此;AlN插入层的厚度为1nm~6nm,示例性的,AlN插入层的厚度为1nm、2nm、3nm、4nm或5nm等等,但不限于此;AlGaN势垒层的厚度为5nm~40nm,示例性的,AlGaN势垒层的厚度为5nm、20nm、25nm、30nm或35nm等等,但不限于此;GaN盖帽层的厚度为5nm~50nm示例性的,GaN盖帽层的厚度为5nm、20nm、30nm、40nm或50nm等等,但不限于此。
需要说明的是,第一插入层中元素掺杂的GaN子层中的掺杂元素为碳、铁或锌中的任意一种,第一插入层中单层元素掺杂的GaN子层的厚度为0.05μm~0.5μm,示例性的,第一插入层中单层元素掺杂的GaN子层的厚度为0.05μm、0.1μm、0.2μm、0.3μm或0.4μm等等,但不限于此;第一插入层中单层BAlGaN子层的厚度为0.05μm~0.5μm,示例性的,第一插入层中单层BAlGaN子层的厚度为0.05μm、0.1μm、0.2μm、0.3μm或0.4μm等等,但不限于此;第二插入层的厚度为5nm~20nm,示例性的,第二插入层的厚度为5nm、8nm、12nm、15nm或18nm等等,但不限于此;第三插入层中单层BAlGaN子层的厚度为5nm~30nm,示例性的,第三插入层中单层BAlGaN子层的厚度为5nm、10nm、15nm、20nm或25nm等等,但不限于此;第三插入层中Si掺杂的GaN子层的厚度为5nm~30nm,示例性的,第三插入层中Si掺杂的GaN子层的厚度为5nm、10nm、15nm、20nm或25nm等等,但不限于此。
另外,第二插入层中的B组分和Al组分大于第一插入层和第三插入层中的B组分和Al组分,第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分,具体的,第一插入层中BAlGaN子层的B组分为0.02~0.06,Al组分为0.1~0.25,示例性的,第一插入层中BAlGaN子层的B组分为0.02、0.03、0.04、0.05或0.06等等,第一插入层中BAlGaN子层的Al组分为0.1、0.15、0.19、0.22或0.25等等,但不限于此;第二插入层中B组分为0.15~0.25,示例性的,第二插入层中B组分为0.15、0.175、0.2、0.225或0.25等等,但不限于此;第三插入层中BAlGaN子层的B组分为0.07~0.11,Al组分为0.30~0.45,示例性的,第三插入层中BAlGaN子层的B组分为0.07、0.08、0.09、0.1或0.11等等,第三插入层中BAlGaN子层的Al组分为0.3、0.35、0.39、0.42或0.45等等,但不限于此;第三插入层中Si掺杂GaN子层的Si掺杂浓度为1×1016atmos/cm3~1×1018atmos/cm3
在本实施例当中,在第一插入层中,生长元素掺杂的GaN子层所用的Ga源为TMGa(三甲基镓),而生长和BAlGaN子层时所用的Ga源为TEGa(三乙基镓),这样设置的目的在于,TMGa(三甲基镓)提供的Ga源会含有相对较高的碳元素,从而使得生长GaN子层中可以引入相对较高的碳掺杂,使得生长的GaN子层具备更高的电阻率,而使用TEGa(三乙基镓)提供的Ga源生长的BAlGaN子层,所引入的掺杂杂质非常低,使得生长的BAlGaN子层具备更高的晶体质量,两者间周期性交替生长的结构设置,能在提高第一插入层的电阻率的同时,获得更高晶体质量,提升器件的性能。另外,第一插入层中元素掺杂的GaN子层和BAlGaN子层交替生长的周期数为3~8,第三插入层中BAlGaN子层和Si掺杂的GaN子层交替生长的周期数为4~10。
相应的,参考图2,本发明实施例还提供了一种高电子迁移率晶体管外延结构的制备方法,其用于制备上述的高电子迁移率晶体管外延结构,具体包括以下步骤:
S100:提供衬底;
优选的,所选衬底可以为硅衬底、蓝宝石衬底、碳化硅衬底或GaN衬底,在本实施例当中,衬底为硅衬底,将该硅衬底置于MOCVD设备中,控制腔体温度升至1000℃~1200℃,在H2气氛下高温处理5min~10min,以除去硅衬底表面的氧化物,其中,腔体压力控制在50mbar~150mbar。
S200:在衬底上沿外延生长方向依次沉积缓冲层、复合插入层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层;
具体的,S200包括:
S210:在硅衬底上生长缓冲层;
具体的,在硅衬底上生长AlGaN缓冲层,其中,在MOCVD设备中生长,其具体生长工艺为:将MOCVD反应室的温度控制在800℃~1200℃,压力控制在100torr~300torr,向MOCVD反应室内通入N(氮)源、Ga(镓)源以及Al(铝)源,N(氮)源可为NH3,Ga(镓)源可为TMGa,Al(铝)源可为TMAl,控制所沉积的AlGaN缓冲层的厚度为1.5μm~3.5μm。
S220:在缓冲层上生长复合插入层;
具体的,在MOCVD设备中生长复合插入层,其中,沉积第一插入层具体工艺为,向反应腔内通入NH3提供生长所需N(氮)源,通入TMGa(三甲基镓)提供Ga(镓)源,反应腔温度为850℃~1150℃,反应腔压力可为50torr~200torr,碳掺杂浓度为1×1019cm-3~1×1020cm-3,生长单层厚度为0.05μm~0.5μm的碳掺杂的GaN子层,随后停止通入TMGa(三甲基镓),切换为通入TEGa(三乙基镓),以此提供BAlGaN子层生长所需Ga(镓)源,并向反应腔通入TMAl(三甲基铝)提供Al源,TEB(三乙基硼)提供硼源,反应腔温度为900℃~1200℃,反应腔压力可为50torr~150torr,生长单层厚度为0.05μm-0.5μm的BAlGaN子层,重复上述步骤,使得生长出的第一插入层由3~8个周期性交替生长的碳掺杂的GaN子层和BAlGaN子层组成。更为具体的,控制第一插入层中BAlGaN子层的B组分为0.02~0.06,Al组分为0.1~0.25。
沉积第二插入层的具体工艺为,向反应腔内通入NH3提供N(氮)源,TMAl(三甲基铝)提供Al源,反应腔温度为900℃~1200℃,反应腔压力为50torr~150torr,生长单层厚度为5nm~20nm的BAlN层。更为具体的,控制第二插入层中B组分为0.15~0.25。
沉积第三插入层具体工艺为,向反应腔内通入NH3提供生长所需N(氮)源,通入TEGa(三乙基镓)提供Ga(镓)源,TMAl(三甲基铝)提供Al源,TEB(三乙基硼)提供硼源,反应腔温度为900℃~1200℃,反应腔压力可为50torr~150torr,生长单层厚度为5nm~30nm的BAlGaN子层,随即停止通入TMAl(三甲基铝)和TEB(三乙基硼),并通入SiH4(硅烷),生长单层厚度为5nm~30nm的Si掺杂的GaN子层,其中,Si掺杂浓度为1×1016atmos/cm3~1×1018atmos/cm3,重复上述步骤,使得生长出的第三插入层由4~10个周期性交替生长的BAlGaN子层和Si掺杂的GaN子层组成。更为具体的,控制第三插入层中BAlGaN子层的B组分为0.07~0.11,Al组分为0.30~0.45。
S230:在复合插入层上生长GaN沟道层;
具体的,在MOCVD设备中生长GaN沟道层,其中,将MOCVD反应室温度控制在750℃~1050℃,压力控制在50torr~200torr,通入的N(氮)源可为NH3,Ga(镓)源可为TMGa,并控制所沉积的GaN沟道层的厚度为50nm~300nm。
S240:在GaN沟道层上生长AlN插入层;
具体的,在MOCVD设备中生长AlN插入层,其中,将MOCVD反应室温度控制在700℃~1100℃,压力控制在100torr~200torr,通入的N(氮)源可为NH3,Al(铝)源可为TMGa,并控制所沉积的AlN插入层的厚度为1nm~6nm。
S250:在AlN插入层上生长AlGaN势垒层;
具体的,在MOCVD设备中生长AlGaN势垒层,其具体生长工艺为:将MOCVD反应室温度控制为800℃~1200℃,压力控制在100torr~200torr,通入的N(氮)源可为NH3,Al(铝)源可为TMGa,Ga(镓)源可为TEGa,并控制所沉积的AlGaN势垒层的厚度为5nm~40nm。
S260:在AlGaN势垒层上生长GaN盖帽层;
具体的,在MOCVD设备中生长GaN盖帽层,其具体生长工艺为:将MOCVD反应室温度控制为700℃~1100℃,压力控制在100torr~200torr,通入的N(氮)源可为NH3,Ga(镓)源可为TEGa,并控制所沉积的GaN盖帽层的厚度为5nm~50nm。
S270:外延结构生长结束后,将反应腔温度降低,在氮气气氛中降至室温外延生长结束。
下面以具体实施例对本发明进行进一步说明:
实施例1
本实施例提供一种高电子迁移率晶体管外延结构,包括衬底和依次设于衬底上的缓冲层、复合插入层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层。
具体的,衬底为硅衬底,缓冲层为AlGaN缓冲层,AlGaN缓冲层的厚度为2.2μm;GaN沟道层的厚度为180nm;AlN插入层的厚度为3nm;AlGaN势垒层的厚度为25nm;GaN盖帽层的厚度为30nm。
需要说明的是,第一插入层中元素掺杂的GaN子层中的掺杂元素为碳,第一插入层中单层元素掺杂的GaN子层的厚度为0.2μm;第一插入层中单层BAlGaN子层的厚度为0.2μm;第二插入层的厚度为15nm;第三插入层中单层BAlGaN子层的厚度为20nm;第三插入层中Si掺杂的GaN子层的厚度为20nm。
另外,第二插入层中的B组分和Al组分大于第一插入层和第三插入层中的B组分和Al组分,第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分,具体的,第一插入层中BAlGaN子层的B组分为0.04,Al组分为0.19;第二插入层中B组分为0.2;第三插入层中BAlGaN子层的B组分为0.09,Al组分为0.39;第三插入层中Si掺杂GaN子层的Si掺杂浓度为1×1017atmos/cm3
在本实施例当中,在第一插入层中,生长元素掺杂的GaN子层所用的Ga源为TMGa(三甲基镓),而生长和BAlGaN子层时所用的Ga源为TEGa(三乙基镓),另外,第一插入层中元素掺杂的GaN子层和BAlGaN子层交替生长的周期数为3,第三插入层中BAlGaN子层和Si掺杂的GaN子层交替生长的周期数为4。
本实施例中高电子迁移率晶体管外延结构的制备方法包括以下步骤:
(1)提供硅衬底;
将该硅衬底置于MOCVD设备中,控制腔体温度升至1100℃,在H2气氛下高温处理8min,以除去硅衬底表面的氧化物,其中,腔体压力控制在100mbar。
(2)在硅衬底上生长缓冲层;
具体的,在硅衬底上生长AlGaN缓冲层,其中,在MOCVD设备中生长,其具体生长工艺为:将MOCVD反应室的温度控制在800℃~1200℃,压力控制在100torr~300torr,向MOCVD反应室内通入N(氮)源、Ga(镓)源以及Al(铝)源,N(氮)源可为NH3,Ga(镓)源可为TMGa,Al(铝)源可为TMAl,控制所沉积的AlGaN缓冲层的厚度为2.2μm。
(3)在缓冲层上生长复合插入层;
具体的,在MOCVD设备中生长复合插入层,其中,沉积第一插入层具体工艺为,向反应腔内通入NH3提供生长所需N(氮)源,通入TMGa(三甲基镓)提供Ga(镓)源,反应腔温度为1000℃,反应腔压力可为100torr,碳掺杂浓度为1×1019cm-3,生长单层厚度为0.2μm的碳掺杂的GaN子层,随后停止通入TMGa(三甲基镓),切换为通入TEGa(三乙基镓),以此提供BAlGaN子层生长所需Ga(镓)源,并向反应腔通入TMAl(三甲基铝)提供Al源,TEB(三乙基硼)提供硼源,反应腔温度为1100℃,反应腔压力可为100torr,生长单层厚度为0.2μm的BAlGaN子层,重复上述步骤,使得生长出的第一插入层由3个周期性交替生长的碳掺杂的GaN子层和BAlGaN子层组成。更为具体的,控制第一插入层中BAlGaN子层的B组分为0.04,Al组分为0.19。
沉积第二插入层的具体工艺为,向反应腔内通入NH3提供N(氮)源,TMAl(三甲基铝)提供Al源,反应腔温度为1100℃,反应腔压力为100torr,生长单层厚度为15nm的BAlN层。更为具体的,控制第二插入层中B组分为0.2。
沉积第三插入层具体工艺为,向反应腔内通入NH3提供生长所需N(氮)源,通入TEGa(三乙基镓)提供Ga(镓)源,TMAl(三甲基铝)提供Al源,TEB(三乙基硼)提供硼源,反应腔温度为1100℃,反应腔压力可为100torr,生长单层厚度为5nm~30nm的BAlGaN子层,随即停止通入TMAl(三甲基铝)和TEB(三乙基硼),并通入SiH4(硅烷),生长单层厚度为20nm的Si掺杂的GaN子层,其中,Si掺杂浓度为1×1017atmos/cm3,重复上述步骤,使得生长出的第三插入层由4个周期性交替生长的BAlGaN子层和Si掺杂的GaN子层组成。更为具体的,控制第三插入层中BAlGaN子层的B组分为0.09,Al组分为0.39。
(4)在复合插入层上生长GaN沟道层;
具体的,在MOCVD设备中生长GaN沟道层,其中,将MOCVD反应室温度控制在900℃,压力控制在100torr,通入的N(氮)源可为NH3,Ga(镓)源可为TMGa,并控制所沉积的GaN沟道层的厚度为180nm。
(5)在GaN沟道层上生长AlN插入层;
具体的,在MOCVD设备中生长AlN插入层,其中,将MOCVD反应室温度控制在900℃,压力控制在150torr,通入的N(氮)源可为NH3,Al(铝)源可为TMGa,并控制所沉积的AlN插入层的厚度为3nm。
(6)在AlN插入层上生长AlGaN势垒层;
具体的,在MOCVD设备中生长AlGaN势垒层,其具体生长工艺为:将MOCVD反应室温度控制为900℃,压力控制在150torr,通入的N(氮)源可为NH3,Al(铝)源可为TMGa,Ga(镓)源可为TEGa,并控制所沉积的AlGaN势垒层的厚度为25nm。
(7)在AlGaN势垒层上生长GaN盖帽层;
具体的,在MOCVD设备中生长GaN盖帽层,其具体生长工艺为:将MOCVD反应室温度控制为900℃,压力控制在150torr,通入的N(氮)源可为NH3,Ga(镓)源可为TEGa,并控制所沉积的GaN盖帽层的厚度为30nm。
(8)外延结构生长结束后,将反应腔温度降低,在氮气气氛中降至室温外延生长结束。
实施例2
本实施例同样提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例1的区别在于,在实施例2中的高电子迁移率晶体管外延结构中,第一插入层中元素掺杂的GaN子层和BAlGaN子层交替生长的周期数为8,第三插入层中BAlGaN子层和Si掺杂的GaN子层交替生长的周期数为10。
实施例3
本实施例同样提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例1的区别在于,在实施例3中的高电子迁移率晶体管外延结构中,第一插入层中元素掺杂的GaN子层和BAlGaN子层交替生长的周期数为5,第三插入层中BAlGaN子层和Si掺杂的GaN子层交替生长的周期数为7。
实施例4
本实施例同样提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例3的区别在于,在实施例4中的高电子迁移率晶体管外延结构中,第一插入层中单层元素掺杂的GaN子层的厚度为0.05μm;第一插入层中单层BAlGaN子层的厚度为0.05μm;第二插入层的厚度为5nm;第三插入层中单层BAlGaN子层的厚度为5nm;第三插入层中Si掺杂的GaN子层的厚度为5nm。
实施例5
本实施例同样提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例3的区别在于,在实施例5中的高电子迁移率晶体管外延结构中,第一插入层中单层元素掺杂的GaN子层的厚度为0.35μm;第一插入层中单层BAlGaN子层的厚度为0.35μm;第二插入层的厚度为25nm;第三插入层中单层BAlGaN子层的厚度为30nm;第三插入层中Si掺杂的GaN子层的厚度为30nm。
实施例6
本实施例同样提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例3的区别在于,在实施例6中的高电子迁移率晶体管外延结构中,第一插入层中BAlGaN子层的B组分为0.02,Al组分为0.1;第二插入层中B组分为0.15;第三插入层中BAlGaN子层的B组分为0.07,Al组分为0.3。
实施例7
本实施例同样提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例3的区别在于,在实施例7中的高电子迁移率晶体管外延结构中,第一插入层中BAlGaN子层的B组分为0.06,Al组分为0.25;第二插入层中B组分为0.25;第三插入层中BAlGaN子层的B组分为0.11,Al组分为0.45。
对比例1
本对比例提供一种高电子迁移率晶体管外延结构及其制备方法,与实施例1的区别在于,在缓冲层和GaN沟道层之间无复合插入层。
将实施例1至实施例7,对比例1所得的具有高电子迁移率晶体管外延结构的高电子迁移率晶体管在同等条件下进行测试,具体结果如下:
由表中可以看出,采用本发明实施例中的方法制备得到的具有高电子迁移率晶体管外延结构的高电子迁移率晶体管,在相同的测试条件下,本发明实施例3中的方法制备得到的高电子迁移率晶体管相比于对比例1传统方法制备得到高电子迁移率晶体管而言,缓冲层漏电流更小,仅为1.25×10-4,同时,本发明其它实施例中的方法制备得到的高电子迁移率晶体管的缓冲层漏电流也优于传统方法制备得到的高电子迁移率晶体管的缓冲层漏电流。
另外,复合插入层内第一插入层和第三插入层周期数较少,厚度偏薄,B、Al组分偏低,均不利于阻断缓冲层的位错以及阻挡沟道层的电子向缓冲层泄漏,会使得漏电通道的形成,导致缓冲层漏电流增加,器件的耐击穿性能降低,而复合插入层内第一插入层和第三插入层周期数也不是越多,厚度越厚,B、Al组分越高越好,周期数或者厚度后达到一定层度后,再增加GaN子层和BAlGaN子层生长的周期数或者第一、第二、第三插入层的厚度,取得效果有限,成本和效益不成正比,另外,复合插入层内部的GaN子层、BAlGaN子层以及BalN子层之间也存在晶格失配,过高的周期数、厚度以及B、Al组分,将使得复合插入层内部产生大量位错,不利于制备高质量的复合插入层,进而影响其降低缓冲层漏电流的能力。
本发明实施例还提供一种HEMT器件,包括上述的高电子迁移率晶体管外延结构,该高电子迁移率晶体管外延结构可由上述的高电子迁移率晶体管外延结构的制备方法得到。
综上,本发明实施例当中的高电子迁移率晶体管外延结构及制备方法、HEMT器件,该外延结构包括复合插入层,复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层,第一插入层由元素掺杂的GaN子层和BAlGaN子层周期性交替生长而成,第二插入层为BAlN层,第三插入层由BAlGaN子层和Si掺杂的GaN子层周期性交替生长而成,其中,第二插入层中的B组分和Al组分大于第一插入层和第三插入层中的,第三插入层中的B组分和Al组分大于第一插入层中的,具体的,复合插入层的引入,可有效解决器件漏电流大、耐击穿电压能力低,二维电子气浓度低的问题,提高了器件的可靠性能,解决了高频、高功率器件输出被限制的问题。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高电子迁移率晶体管外延结构,其特征在于,包括复合插入层,所述复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层,所述第一插入层包括周期性交替生长的元素掺杂的GaN子层和BAlGaN子层,所述第二插入层为BAlN层,所述第三插入层包括周期性交替生长的BAlGaN子层和Si掺杂的GaN子层,其中,所述第二插入层中的B组分和Al组分大于所述第一插入层和所述第三插入层中的B组分和Al组分,所述第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分。
2.根据权利要求1所述的高电子迁移率晶体管外延结构,其特征在于,所述高电子迁移率晶体管外延结构还包括衬底、缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、GaN盖帽层;
其中,在所述衬底上沿外延生长方向依次沉积所述缓冲层、所述复合插入层、所述GaN沟道层、所述AlN插入层、所述AlGaN势垒层、所述GaN盖帽层。
3.根据权利要求1或2所述的高电子迁移率晶体管外延结构,其特征在于,元素掺杂的GaN子层中的掺杂元素为碳、铁或锌中的任意一种。
4.根据权利要求1或2所述的高电子迁移率晶体管外延结构,其特征在于,所述第一插入层中BAlGaN子层的B组分为0.02~0.06,Al组分为0.1~0.25。
5.根据权利要求1或2所述的高电子迁移率晶体管外延结构,其特征在于,所述第二插入层中B组分为0.15~0.25。
6.根据权利要求1或2所述的高电子迁移率晶体管外延结构,其特征在于,所述第三插入层中BAlGaN子层的B组分为0.07~0.11,Al组分为0.30~0.45。
7.根据权利要求1或2所述的高电子迁移率晶体管外延结构,其特征在于,所述第三插入层中Si掺杂GaN子层的Si掺杂浓度为1×1016atmos/cm3~1×1018atmos/cm3
8.根据权利要求1或2所述的高电子迁移率晶体管外延结构,其特征在于,所述第一插入层中单层元素掺杂的GaN子层的厚度为0.05μm~0.5μm,所述第一插入层中单层BAlGaN子层的厚度为0.05μm~0.5μm,所述第二插入层的厚度为5nm~20nm,所述第三插入层中单层BAlGaN子层的厚度为5nm~30nm,所述第三插入层中Si掺杂的GaN子层的厚度为5nm~30nm。
9.一种高电子迁移率晶体管外延结构的制备方法,其特征在于,用于制备权利要求1-8任一项所述的高电子迁移率晶体管外延结构,所述制备方法包括:
生长复合插入层,所述复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层,所述第一插入层包括周期性交替生长的元素掺杂的GaN子层和BAlGaN子层,所述第二插入层为BAlN层,所述第三插入层包括周期性交替生长的BAlGaN子层和Si掺杂的GaN子层;
在生长所述复合插入层的过程中,控制所述第二插入层中的B组分和Al组分大于所述第一插入层和所述第三插入层中的B组分和Al组分,所述第三插入层中的B组分和Al组分大于第一插入层中的B组分和Al组分。
10.一种HEMT器件,其特征在于,包括根据权利要求1至8中任一项所述的高电子迁移率晶体管外延结构。
CN202310664312.1A 2023-06-06 2023-06-06 高电子迁移率晶体管外延结构及制备方法、hemt器件 Pending CN116741822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310664312.1A CN116741822A (zh) 2023-06-06 2023-06-06 高电子迁移率晶体管外延结构及制备方法、hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310664312.1A CN116741822A (zh) 2023-06-06 2023-06-06 高电子迁移率晶体管外延结构及制备方法、hemt器件

Publications (1)

Publication Number Publication Date
CN116741822A true CN116741822A (zh) 2023-09-12

Family

ID=87903796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310664312.1A Pending CN116741822A (zh) 2023-06-06 2023-06-06 高电子迁移率晶体管外延结构及制备方法、hemt器件

Country Status (1)

Country Link
CN (1) CN116741822A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
CN116978944B (zh) * 2023-09-15 2023-12-01 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法

Similar Documents

Publication Publication Date Title
JP3836697B2 (ja) 半導体素子
US8878188B2 (en) REO gate dielectric for III-N device on Si substrate
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
JP2005167275A (ja) 半導体素子
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116565003A (zh) 一种外延片及其制备方法、高电子迁移率晶体管
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN112071897A (zh) 一种高频氮化镓肖特基二极管外延片及其制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN115036367A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN114250510A (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
JP3987360B2 (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
CN114855273A (zh) 一种外延片制备方法、外延片以及发光二极管
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
CN116936631B (zh) 一种氮化镓基晶体管的外延结构及制备方法
CN116581018B (zh) 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
CN116504827B (zh) Hemt外延片及其制备方法、hemt
CN117276336B (zh) 一种hemt的外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination