CN116314278A - 高电子迁移率晶体管外延结构及制备方法、hemt器件 - Google Patents

高电子迁移率晶体管外延结构及制备方法、hemt器件 Download PDF

Info

Publication number
CN116314278A
CN116314278A CN202310575008.XA CN202310575008A CN116314278A CN 116314278 A CN116314278 A CN 116314278A CN 202310575008 A CN202310575008 A CN 202310575008A CN 116314278 A CN116314278 A CN 116314278A
Authority
CN
China
Prior art keywords
layer
resistance buffer
thickness
resistance
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310575008.XA
Other languages
English (en)
Other versions
CN116314278B (zh
Inventor
刘春杨
吕蒙普
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Yaochi Technology Co ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310575008.XA priority Critical patent/CN116314278B/zh
Publication of CN116314278A publication Critical patent/CN116314278A/zh
Application granted granted Critical
Publication of CN116314278B publication Critical patent/CN116314278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供高电子迁移率晶体管外延结构及制备方法、HEMT器件，通过在高电子迁移率晶体管外延结构中，使用Ga2O3层和Al掺杂的Ga2O3层周期性交替生长而成的高阻缓冲层，可以降低缓冲层漏电，提高对器件的夹断特性和耐压特性，具体的，由于Ga2O3相比传统的GaN具有更高的临界击穿场强，且与GaN晶格失配小，更容易生长出高晶体质量的外延薄膜，从而可以在提高HEMT外延层的高阻特性的同时，提高器件的击穿电压，并且得到高晶体质量的外延薄膜。

Description

高电子迁移率晶体管外延结构及制备方法、HEMT器件
技术领域
本发明涉及半导体技术领域，特别涉及高电子迁移率晶体管外延结构及制备方法、HEMT器件。
背景技术
作为第三代半导体材料，GaN基材料具有禁带宽度大、电子饱和漂移速度达、化学稳定好、抗辐射耐高温、易形成异质结等优势，成为制造高温、高频、大功率、抗辐射高电子迁移率晶体管（High electron mobility transistor，HEMT）结构的首选材料。GaN基异质结构具有很高的载流子浓度和电子迁移率，其导通电阻小，并且禁带宽度的优势使得其能够承受很高的工作电压。因此，GaN基HEMT适用于高温高频大功率器件、低损耗率开关器件等应用领域。
对GaN基HEMT功率器件而言，关态下漏电和开态下功率输出是衡量电子器件性能的重要指标。在微波功率器件应用领域中，当器件在高频下工作时，器件漏电会引起能量损失，恶化器件工作性能。关态下低漏电不仅可以降低器件关态损耗，而且能提高器件的工作电压。相比于传统Si材料，GaN材料具有更宽的禁带宽度，理论上具有更大的临界击穿场强。然而，MOCVD（Metal-Organic Chemical Vapour Deposition，金属有机化合物化学气相沉淀）外延生长的非故意掺杂GaN薄膜通常是N型，体电子浓度量级处于1017cm-3，制备的GaN基HEMT材料结构因存在低阻导电层，而无法体现出第三代半导体材料的高耐压优势。HEMT器件漏电路径主要是先垂直通过HEMT中的缓冲层，然后水平通过硅体材料（或AlN/Si界面），因此，限制器件击穿电压提升的主要瓶颈是外延缓冲层和硅材料。
通常为了提高HEMT器件关态击穿电压，可以从硅衬底和外延缓冲层两方面设计。在硅衬底设计方面，可以通过掺杂形成p型硅来阻断界面处漏电通道，实现器件击穿电压的提升；在外延缓冲层设计方面，可以采用增加缓冲层厚度、提高缓冲层临界击穿电场、引入Fe或C等杂质掺杂补偿背景载流子浓度等方法，来提高HEMT外延层的高阻特性。但通过对外延缓冲层设计来提高HEMT外延层的高阻特性的同时，也带来一些问题，首先，增加缓冲层厚度是通过增加生产时间实现，会导致生产效率下降、成本增加；其次，提高缓冲层临界击穿电场是通过增加AlN或高Al组分的AlGaN外延层厚度，容易导致外延层薄膜产生裂纹，且不利于翘曲的控制；最后，引入Fe或C等杂质掺杂补偿背景载流子浓度是目前最常用实现高阻层的方法，但高浓度的掺杂会导致晶体质量的下降。
发明内容
基于此，本发明的目的是提供高电子迁移率晶体管外延结构及制备方法、HEMT器件，旨在提高HEMT外延层的高阻特性的同时，提高器件的击穿电压，并且得到高晶体质量的外延薄膜。
根据本发明实施例当中的一种高电子迁移率晶体管外延结构，包括高阻缓冲层，所述高阻缓冲层由第一高阻缓冲子层和第二高阻缓冲子层周期性交替生长而成，其中，所述第一高阻缓冲子层为Ga2O3层，所述第二高阻缓冲子层为Al掺杂的Ga2O3层，所述第一高阻缓冲子层的厚度大于所述第二高阻缓冲子层的厚度。
进一步的，所述高电子迁移率晶体管外延结构还包括Si衬底、预铺Al层、AlN缓冲层、AlGaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层以及GaN盖帽层；
其中，在所述Si衬底上沿外延生长方向依次沉积所述预铺Al层、所述AlN缓冲层、所述AlGaN缓冲层、所述高阻缓冲层、所述GaN沟道层、所述AlN插入层、所述AlGaN势垒层以及所述GaN盖帽层。
进一步的，所述高阻缓冲层的厚度为1μm~2μm，第一高阻缓冲子层的厚度为30nm~70nm，第二高阻缓冲子层的厚度为20nm~30nm。
进一步的，所述第二高阻缓冲子层中，Al组分为0.1~0.5。
进一步的，所述预铺Al层的厚度为1nm~5nm，所述AlN缓冲层的厚度为150nm~300nm，所述AlGaN缓冲层的厚度为1μm~3μm，所述GaN沟道层的厚度为300nm~600nm，所述AlN插入层的厚度为0.8nm~1.2nm，所述AlGaN势垒层的厚度为20nm~25nm，所述GaN盖帽层的厚度为3nm~5nm。
根据本发明实施例当中的一种高电子迁移率晶体管外延结构的制备方法，用于制备上述的高电子迁移率晶体管外延结构，所述制备方法包括：
生长高阻缓冲层，所述高阻缓冲层包括周期性交替生长的第一高阻缓冲子层和第二高阻缓冲子层，所述第一高阻缓冲子层为Ga2O3层，所述第二高阻缓冲子层为Al掺杂的Ga2O3层；
在生长所述高阻缓冲层的过程中，控制生长温度和生长压力恒定，其中，生长温度为900℃~1050℃，生长压力为10mbar~50mbar。
进一步的，在生长所述第二高阻缓冲子层的过程中，控制Al组分为0.1~0.5。
进一步的，所述方法还包括：
提供一Si衬底；
在所述Si衬底上沿外延生长方向依次沉积预铺Al层、AlN缓冲层，AlGaN缓冲层，高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层以及GaN盖帽层。
进一步的，所述在所述Si衬底上沿外延生长方向依次沉积预铺Al层、AlN缓冲层，AlGaN缓冲层，高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层以及GaN盖帽层的步骤之前，将所述Si衬底置于MOCVD设备中，控制腔体温度升至1000℃~1200℃，在H2气氛下高温处理5min~10min，以除去Si衬底表面的氧化物，其中，腔体压力控制在50mbar~150mbar。
根据本发明实施例当中的一种HEMT器件，包括上述的高电子迁移率晶体管外延结构。
与现有技术相比：通过在高电子迁移率晶体管外延结构中，使用Ga2O3层和Al掺杂的Ga2O3层周期性交替生长而成的高阻缓冲层，可以降低缓冲层漏电，提高对器件的夹断特性和耐压特性，具体的，由于Ga2O3相比传统的GaN具有更高的临界击穿场强，且与GaN晶格失配小，更容易生长出高晶体质量的外延薄膜，从而可以在提高HEMT外延层的高阻特性的同时，提高器件的击穿电压，并且得到高晶体质量的外延薄膜。
附图说明
图1为本发明实施例提供的一种高电子迁移率晶体管外延结构的结构示意图；
图2为本发明实施例提供的一种高电子迁移率晶体管外延结构的制备方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
参考图1，为本发明实施例提供的一种高电子迁移率晶体管外延结构的结构示意图，该高电子迁移率晶体管外延结构包括Si衬底1和依次设于Si衬底1上的预铺Al层2、AlN缓冲层3、AlGaN缓冲层4、高阻缓冲层5、GaN沟道层6、AlN插入层7、AlGaN势垒层8以及GaN盖帽层9。
在本实施例当中，Si衬底1为p型(111)晶向Si衬底，其中，Si基衬底具有导热性好，成本低，工艺成熟，容易剥离等有点，具体的，预铺Al层2的厚度为1nm~5nm，需要说明的是，设置预铺Al层2的目的在于使AlN层更好的生长，预铺Al层2的厚度会影响后面AlN缓冲层3的晶体质量和翘曲，预铺Al层2的厚度薄了，AlN缓冲层3的晶体质量会差，翘曲凹；预铺Al层2的厚度厚了AlN缓冲层3的晶体质量会好，翘曲凸，示例性的，预铺Al层2的厚度为1nm、2nm、3nm、4nm或5nm等等，但不限于此；AlN缓冲层3的厚度为150nm~300nm，用于防止Si衬底与Ga反应，产生回熔刻蚀，AlN缓冲层3的厚度薄了，可能会导致Ga扩散与Si衬底反应，AlN缓冲层3的厚度厚了，则会导致AlN缓冲层3的应力过大，容易产生裂纹，示例性的，AlN缓冲层3的厚度为150nm、200nm、240nm、280nm或300nm等等，但不限于此；AlGaN缓冲层4的厚度为1μm~3μm，用于释放应力，以及提供压应力，AlGaN缓冲层4的厚度薄了，会使得应力释放不充分，进而导致后续GaN生长质量不高，AlGaN缓冲层4的厚度过厚，容易产生裂纹，示例性的，AlGaN缓冲层4的厚度为1μm、1.2μm、2μm、2.4μm或3μm等等，但不限于此；高阻缓冲层5由第一高阻缓冲子层和第二高阻缓冲子层周期性交替生长而成，用于阻挡电流向下扩散，高阻缓冲层5的厚度薄了，使得阻挡效果不佳，从而导致HEMT器件容易被击穿，高阻缓冲层5的厚度过厚，会导致晶体质量严重下降，其中，第一高阻缓冲子层为Ga2O3层，第二高阻缓冲子层为Al掺杂的Ga2O3层，具体的，高阻缓冲层5的厚度为1μm~2μm，第一高阻缓冲子层的厚度为30nm~70nm，示例性的，第一高阻缓冲子层的厚度为30nm、40nm、50nm、60nm或70nm等等，但不限于此；第二高阻缓冲子层的厚度为20~30nm，示例性的，第二高阻缓冲子层的厚度为20nm、22nm、25nm、28nm或30nm等等，但不限于此；GaN沟道层6的厚度为300nm~600nm，用于与AlGaN势垒层8因极化作用产生二维电子气，以及填平高阻缓冲层，GaN沟道层6的厚度薄了，会使得表面平整度不够，影响二维电子气迁移率，GaN沟道层6的厚度厚了，会导致AlGaN势垒层因极化过度被拉扯变形严重，示例性的，GaN沟道层6的厚度为300nm、350nm、450nm、550nm或600nm等等，但不限于此；AlN插入层7的厚度为0.8nm~1.2nm，用于降低GaN沟道层6与AlGaN势垒层8界面合金散射，AlN插入层7的厚度薄了，会降低界面合金散射效果不佳，AlN插入层7的厚度厚了，会让AlN插入层参与极化作用，示例性的，AlN插入层7的厚度为0.8nm、0.9nm、1nm、1.1nm或1.2nm等等，但不限于此；AlGaN势垒层8的厚度为20nm~25nm，用于与GaN沟道层6因极化作用产生二维电子气，GaN沟道层6的厚度薄了或厚了都会影响因极化作用产生的二维电子气，从而降低迁移率，示例性的，AlGaN势垒层8的厚度为20nm、21nm、22nm、23nm或25nm等等，但不限于此；GaN盖帽层9的厚度为3nm~5nm，用于保护AlGaN势垒层8，防止AlGaN势垒层8被氧化，GaN盖帽层9的厚度薄了，则会影响保护效果，GaN盖帽层9的厚度厚了则会浪费生产时间，增加生产成本，示例性的，GaN盖帽层9的厚度为3nm、3.5nm、4nm、4.5nm或5nm等等，但不限于此。
需要说明的是，由于高阻缓冲层5的厚度为1μm~2μm，第一高阻缓冲子层的厚度为30nm~70nm，第二高阻缓冲子层的厚度为20nm~30nm，可以理解的，高阻缓冲层5中第一高阻缓冲子层和第二高阻缓冲子层交替生长的周期数为10个~40个，另外，在第二高阻缓冲子层中，Al组分为0.1~0.5，示例性的，Al组分为0.1、0.2、0.3、0.4或0.5等等，但不限于此。
相应的，参考图2，本发明实施例还提供了一种高电子迁移率晶体管外延结构的制备方法，其用于制备上述的高电子迁移率晶体管外延结构，具体包括以下步骤：
S100：提供Si衬底；
优选的，所选Si衬底为p型(111)晶向Si衬底，将该Si衬底置于MOCVD设备中，控制腔体温度升至1000℃~1200℃，在H2气氛下高温处理5min~10min，以除去Si衬底表面的氧化物，其中，腔体压力控制在50mbar~150mbar。
S200：在所述Si衬底上沿外延生长方向依次沉积预铺Al层、AlN缓冲层、AlGaN缓冲层、高阻缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层以及GaN盖帽层；
具体的，S200包括：
S210：在Si衬底上生长预铺Al层；
具体的，在Si基衬底上生长预铺Al层，在MOCVD设备中生长，其具体生长工艺为：将MOCVD反应室的温度控制在750℃~1050℃，压力控制在40mbar~80mbar，向MOCVD反应室内通入Al源，Al源的流量为50sccm~200sccm，控制所沉积的预铺Al层的厚度为1nm~5nm。
S220：在预铺Al层上生长AlN缓冲层；
具体的，在MOCVD设备中生长AlN缓冲层，其中，将MOCVD反应室温度控制在1000℃~1200℃，压力控制在40mbar~100mbar，通入TMAl作为Al源，并控制所沉积的AlN缓冲层的厚度为150nm~300nm。
S230：在AlN缓冲层上生长AlGaN缓冲层；
具体的，在MOCVD设备中生长AlGaN缓冲层，其中，将MOCVD反应室温度控制在1000℃~1200℃，压力控制在30mbar~100mbar，通入TMAl作为Al源，Al组分为0.1~0.8，并控制所沉积的AlGaN缓冲层的厚度为1μm~3μm。
S240：在AlGaN缓冲层上生长高阻缓冲层；
具体的，依次周期性交替生长的第一高阻缓冲子层和第二高阻缓冲子层，第一高阻缓冲子层为Ga2O3层，第二高阻缓冲子层为Al掺杂的Ga2O3层，在MOCVD设备中生成时，控制生长温度和生长压力恒定，其中，生长温度为900℃~1050℃，生长压力为10mbar~50mbar，控制所沉积的高阻缓冲层的厚度为1μm~2μm，第二高阻缓冲子层中的Al组分为0.1~0.5，更为具体的，第一高阻缓冲子层的厚度为30nm~70nm，第二高阻缓冲子层的厚度为20nm~30nm。
需要说明的是，随着高阻缓冲层的厚度增加，高电子迁移率晶体管外延结构的方块电阻和电阻率增加，击穿电压提高，但是晶体质量会下降；当高阻缓冲层的厚度增加到一定程度后，晶体质量会大幅下降，反而导致击穿电压下降。另外，为了实现高阻特性，高阻缓冲层的生长温度会相对偏低，高阻缓冲层中第一高阻缓冲子层的晶体质量要优于第二高阻缓冲子层，而第二高阻缓冲子层的高阻特性要优于第一高阻缓冲子层，所以需要根据各子层厚度来平衡晶体质量与高阻特性，具体的，本发明实施例当中，第一高阻缓冲子层的厚度大于第二高阻缓冲子层的厚度。
S250：在高阻缓冲层上生长GaN沟道层；
具体的，在MOCVD设备中生长GaN沟道层，其具体生长工艺为：将MOCVD反应室温度控制为1050℃~1150℃，压力控制在100mbar~300mbar，通入TMGa作为Ga源，并控制所沉积的GaN沟道层的厚度为300nm~600nm。
S260：在GaN沟道层上生长AlN插入层；
具体的，在MOCVD设备中生长AlN插入层，其具体生长工艺为：将MOCVD反应室温度控制为1050℃~1150℃，压力控制在30mbar~100mbar，通入TMAl作为Al源，并控制所沉积的AlN插入层的厚度为0.8nm~1.2nm。
S270：在AlN插入层上生长AlGaN势垒层；
具体的，在MOCVD设备中生长AlGaN势垒层，其具体生长工艺为：将MOCVD反应室温度控制为1050℃~1150℃，压力控制在30mbar~100mbar，通入TMAl作为Al源，并控制所沉积的AlGaN势垒层的厚度为20nm~25nm，其中，Al组分为0.20~0.25。
S280：在AlGaN势垒层上生长GaN盖帽层；
具体的，在MOCVD设备中生长GaN盖帽层，其具体生长工艺为：将MOCVD反应室温度控制为1050℃~1150℃，压力控制在30mbar~100mbar，并控制所沉积的GaN盖帽层的厚度为3nm~5nm。
S290：外延结构生长结束后，将反应腔温度降低，在氮气气氛中降至室温外延生长结束。
上述各步骤中，以三甲基镓作为镓源，高纯氨气作为氮源，高纯H2为载气，三甲基铝作为铝源。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种高电子迁移率晶体管外延结构，包括Si衬底和依次设于Si衬底上的预铺Al层、AlN缓冲层，AlGaN缓冲层，高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层以及GaN盖帽层。
具体的，预铺Al层的厚度为5nm，AlN缓冲层的厚度为200nm，AlGaN缓冲层的厚度为2.5μm，高阻缓冲层由第一高阻缓冲子层和第二高阻缓冲子层周期性交替生长而成，其中，第一高阻缓冲子层为Ga2O3层，第二高阻缓冲子层为Al掺杂的Ga2O3层，具体的，高阻缓冲层的厚度为1.76μm，第一高阻缓冲子层的厚度为60nm，第二高阻缓冲子层的厚度为20nm，GaN沟道层的厚度为400nm，AlN插入层的厚度为1nm，AlGaN势垒层的厚度为22nm， GaN盖帽层的厚度为3nm。
另外，在第二高阻缓冲子层中，Al组分为0.1。
本实施例中高电子迁移率晶体管外延结构的制备方法包括以下步骤：
（1）提供Si衬底；
优选的，所选Si衬底为p型(111)晶向Si衬底，将该Si衬底置于MOCVD设备中，控制腔体温度升至1100℃，在H2气氛下高温处理8min，以除去Si衬底表面的氧化物，其中，腔体压力控制在100mbar。
（2）在Si衬底上生长预铺Al层；
具体的，在Si基衬底上生长预铺Al层，在MOCVD设备中生长，其具体生长工艺为：将MOCVD反应室的温度控制在850℃，压力控制在50mbar，向MOCVD反应室内通入Al源，Al源的流量为100sccm。
（3）在预铺Al层上生长AlN缓冲层；
具体的，在MOCVD设备中生长AlN缓冲层，其中，将MOCVD反应室温度控制在1100℃，压力控制在50mbar，通入TMAl作为Al源。
（4）在AlN缓冲层上生长AlGaN缓冲层；
具体的，在MOCVD设备中生长AlGaN缓冲层，其中，将MOCVD反应室温度控制在1100℃，压力控制在50mbar，通入TMAl作为Al源，Al组分为0.2。
（5）在AlGaN缓冲层上生长高阻缓冲层；
具体的，依次周期性交替生长的第一高阻缓冲子层和第二高阻缓冲子层，第一高阻缓冲子层为Ga2O3层，第二高阻缓冲子层为Al掺杂的Ga2O3层，在MOCVD设备中生成时，控制生长温度和生长压力恒定，其中，生长温度为900℃，生长压力为50mbar。
（6）在高阻缓冲层上生长GaN沟道层；
具体的，在MOCVD设备中生长GaN沟道层，其具体生长工艺为：将MOCVD反应室温度控制为1000℃，压力控制在150mbar，通入TMGa作为Ga源。
（7）在GaN沟道层上生长AlN插入层；
具体的，在MOCVD设备中生长AlN插入层，其具体生长工艺为：将MOCVD反应室温度控制为1000℃，压力控制在50mbar，通入TMAl作为Al源。
（8）在AlN插入层上生长AlGaN势垒层；
具体的，在MOCVD设备中生长AlGaN势垒层，其具体生长工艺为：将MOCVD反应室温度控制为1000℃，压力控制在50mbar，通入TMAl作为Al源，其中，Al组分为0.2。
（9）在AlGaN势垒层上生长GaN盖帽层；
具体的，在MOCVD设备中生长GaN盖帽层，其具体生长工艺为：将MOCVD反应室温度控制为1000℃，压力控制在50mbar。
（10）外延结构生长结束后，将反应腔温度降低，在氮气气氛中降至室温外延生长结束。
实施例2
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为950℃，生长压力为40mbar。
实施例3
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1000℃，生长压力为30mbar。
实施例4
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1050℃，生长压力为20mbar。
实施例5
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1000℃，生长压力为30mbar，控制高阻缓冲层的厚度为1.84μm，第一高阻缓冲子层的厚度为60nm，第二高阻缓冲子层的厚度为20nm。
实施例6
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1000℃，生长压力为30mbar，控制高阻缓冲层的厚度为2μm，第一高阻缓冲子层的厚度为60nm，第二高阻缓冲子层的厚度为20nm。
实施例7
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1000℃，生长压力为30mbar，控制高阻缓冲层的厚度为1.8μm，第一高阻缓冲子层的厚度为70nm，第二高阻缓冲子层的厚度为20nm。
实施例8
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1000℃，生长压力为30mbar，控制高阻缓冲层的厚度为1.8μm，第一高阻缓冲子层的厚度为70nm，第二高阻缓冲子层的厚度为30nm。
实施例9
本实施例同样提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，在AlGaN缓冲层上生长高阻缓冲层时，生长温度为1000℃，生长压力为30mbar，控制高阻缓冲层的厚度为1.8μm，第一高阻缓冲子层的厚度为30nm，第二高阻缓冲子层的厚度为30nm。
对比例1
本对比例提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，高阻缓冲层的材料为碳掺杂的GaN。
对比例2
本对比例提供一种高电子迁移率晶体管外延结构，与实施例1的区别在于，高阻缓冲层的材料为碳掺杂的AlGaN。
将实施例1至实施例9，对比例1至对比例2所得的具有高电子迁移率晶体管外延结构的高电子迁移率晶体管在同等条件下进行测试，具体结果如下：
Figure SMS_1
由表中可以看出，采用本发明实施例中的方法制备得到的具有高电子迁移率晶体管外延结构的高电子迁移率晶体管，在相同的测试条件下，本发明实施例3中的方法制备得到的高电子迁移率晶体管相比于传统方法制备得到高电子迁移率晶体管而言，在高压高功率下表现出更加优异的电学性能，同时，本发明其它实施例中的方法制备得到的高电子迁移率晶体管的电学性能也优于传统方法制备得到的高电子迁移率晶体管的电学性能。
本发明实施例还提供一种HEMT器件，包括上述的高电子迁移率晶体管外延结构，该高电子迁移率晶体管外延结构可由上述的高电子迁移率晶体管外延结构的制备方法得到。
综上，本发明实施例当中的高电子迁移率晶体管外延结构及制备方法、HEMT器件，通过在高电子迁移率晶体管外延结构中，使用Ga2O3层和Al掺杂的Ga2O3层周期性交替生长而成的高阻缓冲层，可以降低缓冲层漏电，提高对器件的夹断特性和耐压特性，具体的，由于Ga2O3相比传统的GaN具有更高的临界击穿场强，且与GaN晶格失配小，更容易生长出高晶体质量的外延薄膜，从而可以在提高HEMT外延层的高阻特性的同时，提高器件的击穿电压，并且得到高晶体质量的外延薄膜。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高电子迁移率晶体管外延结构，其特征在于，包括高阻缓冲层，所述高阻缓冲层由第一高阻缓冲子层和第二高阻缓冲子层周期性交替生长而成，其中，所述第一高阻缓冲子层为Ga2O3层，所述第二高阻缓冲子层为Al掺杂的Ga2O3层，所述第一高阻缓冲子层的厚度大于所述第二高阻缓冲子层的厚度。
2.根据权利要求1所述的高电子迁移率晶体管外延结构，其特征在于，所述高电子迁移率晶体管外延结构还包括Si衬底、预铺Al层、AlN缓冲层、AlGaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层以及GaN盖帽层；
其中，在所述Si衬底上沿外延生长方向依次沉积所述预铺Al层、所述AlN缓冲层、所述AlGaN缓冲层、所述高阻缓冲层、所述GaN沟道层、所述AlN插入层、所述AlGaN势垒层以及所述GaN盖帽层。
3.根据权利要求1或2所述的高电子迁移率晶体管外延结构，其特征在于，所述高阻缓冲层的厚度为1μm~2μm，第一高阻缓冲子层的厚度为30nm~70nm，第二高阻缓冲子层的厚度为20nm~30nm。
4.根据权利要求1或2所述的高电子迁移率晶体管外延结构，其特征在于，所述第二高阻缓冲子层中，Al组分为0.1~0.5。
5.根据权利要求2所述的高电子迁移率晶体管外延结构，其特征在于，所述预铺Al层的厚度为1nm~5nm，所述AlN缓冲层的厚度为150nm~300nm，所述AlGaN缓冲层的厚度为1μm~3μm，所述GaN沟道层的厚度为300nm~600nm，所述AlN插入层的厚度为0.8nm~1.2nm，所述AlGaN势垒层的厚度为20nm~25nm，所述GaN盖帽层的厚度为3nm~5nm。
6.一种高电子迁移率晶体管外延结构的制备方法，其特征在于，用于制备权利要求1-5任一项所述的高电子迁移率晶体管外延结构，所述制备方法包括：
生长高阻缓冲层，所述高阻缓冲层包括周期性交替生长的第一高阻缓冲子层和第二高阻缓冲子层，所述第一高阻缓冲子层为Ga2O3层，所述第二高阻缓冲子层为Al掺杂的Ga2O3层；
在生长所述高阻缓冲层的过程中，控制生长温度和生长压力恒定，其中，生长温度为900℃~1050℃，生长压力为10mbar~50mbar。
7.根据权利要求6所述的高电子迁移率晶体管外延结构的制备方法，其特征在于，在生长所述第二高阻缓冲子层的过程中，控制Al组分为0.1~0.5。
8.根据权利要求6或7所述的高电子迁移率晶体管外延结构的制备方法，其特征在于，所述方法还包括：
提供一Si衬底；
在所述Si衬底上沿外延生长方向依次沉积预铺Al层、AlN缓冲层，AlGaN缓冲层，高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层以及GaN盖帽层。
9.根据权利要求8所述的高电子迁移率晶体管外延结构的制备方法，其特征在于，所述在所述Si衬底上沿外延生长方向依次沉积预铺Al层、AlN缓冲层，AlGaN缓冲层，高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层以及GaN盖帽层的步骤之前，将所述Si衬底置于MOCVD设备中，控制腔体温度升至1000℃~1200℃，在H2气氛下高温处理5min~10min，以除去Si衬底表面的氧化物，其中，腔体压力控制在50mbar~150mbar。
10.一种HEMT器件，其特征在于，包括根据权利要求1至5中任一项所述的高电子迁移率晶体管外延结构。
CN202310575008.XA 2023-05-22 2023-05-22 高电子迁移率晶体管外延结构及制备方法、hemt器件 Active CN116314278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310575008.XA CN116314278B (zh) 2023-05-22 2023-05-22 高电子迁移率晶体管外延结构及制备方法、hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310575008.XA CN116314278B (zh) 2023-05-22 2023-05-22 高电子迁移率晶体管外延结构及制备方法、hemt器件

Publications (2)

Publication Number Publication Date
CN116314278A true CN116314278A (zh) 2023-06-23
CN116314278B CN116314278B (zh) 2023-08-15

Family

ID=86826200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310575008.XA Active CN116314278B (zh) 2023-05-22 2023-05-22 高电子迁移率晶体管外延结构及制备方法、hemt器件

Country Status (1)

Country Link
CN (1) CN116314278B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581018A (zh) * 2023-07-12 2023-08-11 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
CN116646248A (zh) * 2023-06-25 2023-08-25 江西兆驰半导体有限公司 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN116936631A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法
CN116960173A (zh) * 2023-09-19 2023-10-27 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289860A1 (en) * 2003-08-08 2006-12-28 Noboru Ichinose Semiconductor layer
CN110504343A (zh) * 2018-05-18 2019-11-26 中国科学院苏州纳米技术与纳米仿生研究所 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
CN113745333A (zh) * 2021-09-01 2021-12-03 厦门大学 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
US20210388526A1 (en) * 2020-06-16 2021-12-16 Ohio State Innovation Foundation Beta-(AIxGa1-x)2O3 FILMS ON Beta-Ga2O3 SUBSTRATES, METHODS OF MAKING AND USING THE SAME
US20220085176A1 (en) * 2020-09-16 2022-03-17 Teledyne Scientific & Imaging, Llc Laterally-gated transistors and lateral schottky diodes with integrated lateral field plate structures
CN114361246A (zh) * 2021-12-31 2022-04-15 北京航天广通科技有限公司分公司 一种氧化物缓冲层的外延结构及其制备方法
CN115842042A (zh) * 2023-02-20 2023-03-24 江苏能华微电子科技发展有限公司 一种外延层结构及其制备方法和应用
CN115881514A (zh) * 2022-11-25 2023-03-31 东莞市中镓半导体科技有限公司 单晶自支撑衬底的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289860A1 (en) * 2003-08-08 2006-12-28 Noboru Ichinose Semiconductor layer
CN110504343A (zh) * 2018-05-18 2019-11-26 中国科学院苏州纳米技术与纳米仿生研究所 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
US20210388526A1 (en) * 2020-06-16 2021-12-16 Ohio State Innovation Foundation Beta-(AIxGa1-x)2O3 FILMS ON Beta-Ga2O3 SUBSTRATES, METHODS OF MAKING AND USING THE SAME
US20220085176A1 (en) * 2020-09-16 2022-03-17 Teledyne Scientific & Imaging, Llc Laterally-gated transistors and lateral schottky diodes with integrated lateral field plate structures
CN113745333A (zh) * 2021-09-01 2021-12-03 厦门大学 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
CN114361246A (zh) * 2021-12-31 2022-04-15 北京航天广通科技有限公司分公司 一种氧化物缓冲层的外延结构及其制备方法
CN115881514A (zh) * 2022-11-25 2023-03-31 东莞市中镓半导体科技有限公司 单晶自支撑衬底的制作方法
CN115842042A (zh) * 2023-02-20 2023-03-24 江苏能华微电子科技发展有限公司 一种外延层结构及其制备方法和应用

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646248A (zh) * 2023-06-25 2023-08-25 江西兆驰半导体有限公司 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN116646248B (zh) * 2023-06-25 2024-02-09 江西兆驰半导体有限公司 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN116581018A (zh) * 2023-07-12 2023-08-11 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
CN116581018B (zh) * 2023-07-12 2023-10-20 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片、高电子迁移率晶体管
CN116936631A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法
CN116936631B (zh) * 2023-09-15 2023-12-12 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法
CN116960173A (zh) * 2023-09-19 2023-10-27 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116960173B (zh) * 2023-09-19 2023-12-01 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件

Also Published As

Publication number Publication date
CN116314278B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
WO2022042672A1 (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
WO2023024550A1 (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN113889402A (zh) 一种用于制备GaN基电子器件的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN114005729A (zh) 一种氮化物异质结材料表面原位生长SiN钝化膜的方法
CN110600547B (zh) 氮化镓基半导体器件及其制作方法
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
JP2014022698A (ja) 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN114823303A (zh) 半导体器件及其制备方法
KR101962201B1 (ko) 질화물계 반도체 및 그 제조방법
CN114530491A (zh) 半导体外延结构及其制备方法和半导体器件
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230817

Address after: 330000 2nd floor, No. 1717, Tianxiang North Avenue, Nanchang high tech Industrial Development Zone, Nanchang City, Jiangxi Province

Patentee after: Jiangxi yaochi Technology Co.,Ltd.

Address before: 330000 No. 1717, Tianxiang North Avenue, Nanchang high tech Industrial Development Zone, Nanchang City, Jiangxi Province

Patentee before: JIANGXI ZHAOCHI SEMICONDUCTOR Co.,Ltd.