CN115842042A - 一种外延层结构及其制备方法和应用 - Google Patents

一种外延层结构及其制备方法和应用 Download PDF

Info

Publication number
CN115842042A
CN115842042A CN202310132152.6A CN202310132152A CN115842042A CN 115842042 A CN115842042 A CN 115842042A CN 202310132152 A CN202310132152 A CN 202310132152A CN 115842042 A CN115842042 A CN 115842042A
Authority
CN
China
Prior art keywords
layer
epitaxial
aluminum
layer structure
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310132152.6A
Other languages
English (en)
Other versions
CN115842042B (zh
Inventor
夏远洋
郑建钦
潘巍巍
王科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202310132152.6A priority Critical patent/CN115842042B/zh
Publication of CN115842042A publication Critical patent/CN115842042A/zh
Application granted granted Critical
Publication of CN115842042B publication Critical patent/CN115842042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种外延层结构及其制备方法和应用，属于晶体管器件技术领域。本发明提供的外延层结构自下而上依次包括层叠设置的硅衬底、氧化铝镓层、成核层、缓冲层、通道层、势垒层和盖帽层；所述氧化铝镓层的化学组成为(Ga1‑xAlx)2O3，所述x大于0且小于0.3。本发明在硅衬底和成核层之间插入氧化镓铝层，实现成核层与硅衬底的隔离，抑制反型电荷层的产生，从而显著降低HEMT器件在高偏置电压(>1000V)时的关态漏电电流。

Description

一种外延层结构及其制备方法和应用
技术领域
本发明涉及晶体管器件技术领域，尤其涉及一种外延层结构及其制备方法和应用。
背景技术
GaN基HEMT(高电子迁移率晶体管)器件因其导通电阻小、开关效率高和能够承受高温高压等特点正在迎来工业界的关注，在快速充电、电力转换和5G通讯等领域具有广泛的应用前景。高压HEMT器件一般是指反向击穿电压在650V及以上的器件，一般使用MOCVD技术在<111>晶向的硅衬底上外延生长GaN外延片，并基于此硅基外延片制造HEMT器件。现有HEMT器件的外延层结构自下向上一般包括AlN成核层、缓冲层、通道层、势垒层和盖帽层。然而，该外延层结构中在Si/AlN界面处形成的反型电荷层通过向AlN层注入电荷降低了垂直耐压，所产生的垂直方向的击穿电压限制了HEMT器件的耐压能力。
发明内容
本发明的目的在于提供一种外延层结构及其制备方法和应用，能够显著降低HEMT器件在高偏置电压(>1000V)时的关态漏电电流，提高耐压能力。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种外延层结构，自下而上依次包括层叠设置的硅衬底、氧化铝镓层、成核层、缓冲层、通道层、势垒层和盖帽层；
所述氧化铝镓层的化学组成为(Ga1-xAlx)2O3，所述x大于0且小于0.3。
优选的，所述氧化铝镓层的厚度为0.5~100 nm。
优选的，所述成核层的化学组成为AlN；所述成核层的厚度为50~300nm；所述缓冲层的化学组成为AlyGa1-yN，所述y大于0.2且小于0.8；所述缓冲层的厚度为1~6μm。
优选的，所述通道层的化学组成为非故意掺杂GaN，所述通道层的厚度为100~500nm；所述势垒层的化学组成为AlGaN，所述AlGaN中Al含量为15~30wt%；所述势垒层的厚度为5~30nm。
优选的，所述盖帽层的化学组成为本征氮化镓或p型氮化镓；所述盖帽层的厚度为1~50nm或60~120nm。
本发明提供了上述技术方案所述外延层结构的制备方法，包括以下步骤：
以氧气、铝和镓为前驱物，在硅片上进行沉积，在硅片上形成氧化铝镓层；
将含有氧化铝镓层的硅片进行第一气相外延生长，形成成核层；
在氢气氛围中，进行第二气相外延生长，依次形成缓冲层、通道层、势垒层和盖帽层，得到外延层结构。
优选的，所述磁控溅射沉积的温度为600~800℃，压力为5~10mTorr。
优选的，所述第一气相外延生长的程序包括：在氮气氛围中升温至900~1000℃，通入氨气和三甲基铝，保持气压为50~200mbar，保压时间为5~8min；继续升温至1050~1300℃，保持气压为50~300mbar ，保压时间为15~30min。
优选的，所述第二气相外延生长包括依次生长缓冲层、通道层、势垒层和盖帽层；所述第二气相外延生长的温度独立为900~1100℃，压力独立为50~300 mbar。
本发明提供了上述技术方案所述外延层结构或上述技术方案所述制备方法制备得到的外延层结构在高压高电子迁移率晶体管中的应用。
本发明提供了一种外延层结构，自下而上依次包括层叠设置的硅衬底、氧化铝镓层、成核层、缓冲层、通道层、势垒层和盖帽层；所述氧化铝镓层的化学组成为(Ga1-xAlx)2O3，所述x大于0且小于0.3。本发明在硅衬底和成核层之间插入氧化镓铝层，实现成核层与硅衬底的隔离，氧化铝镓与硅界面的结合处能带偏移很小(0.2eV左右)，不会形成内建电场，从而抑制反型电荷层的产生，避免反型电荷的集聚，从而显著降低HEMT器件在高偏置电压(>1000V)时的关态漏电电流。此外，本发明通过限定氧化镓铝层中Al含量，实现氧化镓铝层的高电阻率（电阻率>109 ohm·cm），从而降低通过该层的漏电电流，提升HEMT器件耐压水平。
本发明的外延层结构的制备方法不受沉积设备的限制，技术成熟，可通过现有的sputter、CVD、PVD等技术实现氧化镓铝层的沉积。
进一步的，相较于HEMT器件2~6um的外延层厚度，本发明插入的氧化铝镓隔离层厚度较薄（0.5~100 nm），对外延层整体的应力水平影响不大，能够有效避免外延层结构产生龟裂。
附图说明
图1为本发明提供的外延层结构示意图；其中，1-硅衬底，2-氧化铝镓层，3-成核层，4-缓冲层，5-通道层，6-势垒层，7-盖帽层；
图2为实施例1的外延层结构的剖面结构SEM图；
图3为使用实施例1中外延层结构的常开型HEMT器件（有隔离层）与使用对比例1中外延层结构的常规HEMT器件（无隔离层）外延层垂直方向电压-电流曲线对比图；
图4为使用实施例2中外延层结构的常关型（E mode）HEMT器件与使用对比例2中外延层结构的常规HEMT器件在关态下的漏极电流密度随反向偏压变化曲线对比图。
具体实施方式
如图1所示，本发明提供了一种外延层结构，自下而上依次包括层叠设置的硅衬底、氧化铝镓层、成核层、缓冲层、通道层、势垒层和盖帽层；
所述氧化铝镓层的化学组成为(Ga1-xAlx)2O3，所述x大于0且小于0.3。
在本发明中，若无特殊说明，所需材料或设备均为本领域技术人员熟知的市售商品。
本发明提供的外延层结构包括硅衬底；本发明对所述硅衬底没有特殊的限定，本领域熟知的硅片即可。在本发明的实施例中，具体为<111>晶向的硅片；所述硅片的厚度为675 µm。
本发明提供的外延层结构包括层叠设置于所述硅衬底上的氧化铝镓层，所述氧化铝镓层的化学组成为(Ga1-xAlx)2O3，所述x大于0且小于0.3。本发明通过Al含量改变调节氧化铝镓的电阻率。本发明所述氧化铝镓层的电阻率优选>109 ohm·cm。在本发明中，所述氧化铝镓层的厚度优选为0.5~100 nm，更优选为10nm。
在本发明中，所述氧化铝镓层的沉积方式优选包括金属有机物化学气相沉积(MOCVD)、磁控溅射(RF magnetron sputtering)或物理气相沉积(PVD)。
本发明提供的外延层结构包括层叠设置于所述氧化铝镓层上的成核层。在本发明中，所述成核层的化学组成优选为AlN；所述成核层的厚度优选为50~300nm，更优选为250nm。
本发明提供的外延层结构包括层叠设置于所述成核层上的缓冲层。在本发明中，所述缓冲层的化学组成优选为AlyGa1-yN，所述y大于0.2且小于0.8；所述缓冲层的厚度优选为1~6μm，更优选为4.1μm。
本发明提供的外延层结构包括层叠设置于所述缓冲层上的通道层，所述通道层的化学组成为非故意掺杂GaN（iGaN，即本征GaN），所述通道层的厚度优选为100~500nm，更优选为200nm。
本发明提供的外延层结构包括层叠设置于所述通道层上的势垒层，所述势垒层的化学组成优选为AlGaN，所述AlGaN中Al含量优选为15~30wt%，更优选为26wt%；所述势垒层的厚度优选为5~30nm，更优选为20nm。
本发明提供的外延层结构包括层叠设置于所述势垒层上的盖帽层，所述盖帽层的化学组成优选为本征氮化镓或p型氮化镓；所述盖帽层的厚度优选为1~50nm或60~120nm。在本发明中，当HEMT(高电子迁移率晶体管)器件为常开型（D mode）时，所述盖帽层的化学组成为本征氮化镓（iGaN），所述盖帽层的厚度优选为1~50nm，更优选为2nm；当HEMT(高电子迁移率晶体管)器件为常关型（E mode）时，所述盖帽层的化学组成优选为p型氮化镓，更优选为Mg掺杂GaN层，所述Mg掺杂GaN层中Mg掺杂浓度为1~8×1019/cm3，更优选为1~6×1019/cm3；所述盖帽层的厚度优选为60~120nm，更优选为80nm。
本发明提供了上述技术方案所述外延层结构的制备方法，包括以下步骤：
以氧气、铝和镓为前驱物，在硅片上进行沉积，在硅片上形成氧化铝镓层；
将含有氧化铝镓层的硅片进行第一气相外延生长，形成成核层；
在氢气氛围中，进行第二气相外延生长，依次形成缓冲层、通道层、势垒层和盖帽层，得到外延层结构。
本发明以氧气、铝和镓为前驱物，在硅片上进行沉积，在硅片上形成氧化铝镓层。
本发明对所述氧气、铝和镓没有特殊的限定，本领域熟知的相应原料均可。本发明对所述氧气的用量没有特殊的限定，根据实际需求进行调整即可。
在本发明中，所述沉积的温度优选为600~800℃，更优选为700℃；压力优选为5~10mTorr，更优选为8mTorr；所述沉积的方式优选为金属有机物化学气相沉积(MOCVD)、磁控溅射(RF magnetron sputtering)或物理气相沉积(PVD)。
在硅片上形成氧化铝镓层后，本发明将含有氧化铝镓层的硅片进行第一气相外延生长，形成成核层。
在本发明中，所述第一气相外延生长的方法优选为金属有机物化学气相沉积(MOCVD)；所述第一气相外延生长的程序优选包括：在氮气氛围中升温至900~1000℃（更优选为980℃），通入氨气和三甲基铝，保持气压为50~200mbar，更优选为60mbar；保压时间为5~8min；继续升温至1050~1300℃（更优选为1250℃），保持气压为50~300mbar（优选为80~120mbar），保压时间为15~30min。
在本发明中，所述成核层的厚度优选为50~300nm。
形成成核层后，本发明在氢气氛围中，进行第二气相外延生长，依次形成缓冲层、通道层、势垒层和盖帽层，得到外延层结构。
在本发明中，所述第二气相外延生长的方法优选为金属有机物化学气相沉积(MOCVD)；所述第二气相外延生长优选包括依次生长缓冲层、通道层、势垒层和盖帽层；所述第二气相外延生长的温度独立优选为900~1100℃，更优选为1030~1050℃；压力独立优选为50~300 mbar，更优选为80~250mbar，进一步优选为150~200mbar。
本发明提供了上述技术方案所述外延层结构或上述技术方案所述制备方法制备得到的外延层结构在高压高电子迁移率晶体管中的应用。本发明对所述应用的方法没有特殊的限定，按照本领域熟知的方法应用即可。
下面将结合本发明中的实施例，对本发明中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下实施例中，所用硅片为<111>晶向的硅片；所述硅片的厚度为675 µm。
实施例1
采用磁控溅射在<111>晶向的硅片上沉积氧化铝镓层，沉积温度700℃，生长压力8mTorr，所形成的氧化铝镓层的电阻率为3×109 ohm·cm；
将沉积氧化铝镓层的硅片导入MOCVD反应腔，在氮气氛围中升温至980℃，通入氨气和三甲基铝，保持气压60mbar，保压时间为6min；继续升温至1250℃，保持气压120mbar，保压时间20min，形成氮化铝成核层；
在氢气氛围中生长(Al,Ga)N缓冲层，生长温度1000℃、生长压力为80 mbar；
继续在MOCVD中，在1050℃、200mbar压力下生长无故意掺杂GaN通道层；
继续在通道层上方生长AlGaN势垒层，生长温度为1030℃，生长压力为150 mbar；
继续在生长温度1030℃，生长压力150 mbar条件下形成盖帽层，得到外延层结构（用于常开型器件(D mode)）。
实施例1中外延层结构的各层结构组成和厚度以及沉积方法见表1。
表1 650V级常开型(D mode) HEMT外延片结构参数
Figure SMS_1
图2为实施例1的外延层结构的剖面结构SEM图，图2显示在Si衬底和AlN成核层的界面处插入了一层氧化铝镓层，实施例1通过对Al组分的控制以及退火工艺，实现了外延层总厚度4.6 µm左右的无龟裂外延层生长，可用于制备650V级的GaN HEMT器件。
采用电压-电流测试方法测试垂直漏电流密度，结果表明，实施例1制备的外延层在高温1000V时的垂直漏电流密度为0.08 µA/mm2，远低于常规结构在同等测试条件下的漏电流密度（5 µA/mm2）。
图3为使用实施例1中外延层结构的常开型HEMT器件（有隔离层）与使用对比例1中外延层结构的常规HEMT器件（无隔离层）外延层垂直方向电压-电流曲线对比图；如图3所示，带有氧化铝镓隔离层的HEMT器件在垂直方向的漏电流密度显著降低1~2个量级，显示出较好的降低界面漏电的作用。
实施例2
采用磁控溅射在<111>晶向的硅片上沉积氧化铝镓层，沉积温度700℃，生长压力8mTorr，所形成的氧化铝镓层的电阻率为3x109 ohm cm；
将沉积氧化铝镓层的硅片导入MOCVD反应腔，在氮气氛围中升温至980℃，通入氨气和三甲基铝，保持气压60mbar，保压时间为6min；继续升温至1250℃，保持生长气压120mbar，保压时间20min，形成氮化铝成核层；
在氢气氛围中，生长温度1000℃、生长压力为80 mbar条件下生长(Al,Ga)N缓冲层；
继续在MOCVD中，在1050℃、200mbar压力下生长无故意掺杂GaN通道层；
继续在通道层上方生长AlGaN势垒层，生长温度为1030℃，生长压力为150 mbar；
继续在生长温度900℃，生长压力250 mbar条件下形成p型掺杂的GaN盖帽层，Mg掺杂浓度为5×1019/cm3，得到外延层结构（用于常关型器件(Emode)）。
实施例2中外延层结构的各层结构组成和厚度以及沉积方法见表2。
表2 650V级常关型(E mode) HEMT外延层结构参数
Figure SMS_2
对比例1
与实施例1的区别仅在于：不沉积氧化铝镓层。
对比例2
与实施例2的区别仅在于：不沉积氧化铝镓层。
图4为使用实施例2中外延层结构的关型（E mode）HEMT器件与使用对比例2中外延层结构的常规HEMT器件在关态下的反向偏压漏电曲线对比图，由图4可知，在1000V的偏压下，使用含有氧化铝镓隔离层的实施例2的外延层结构制成的HEMT器件漏电流密度为1×1010 A/mm，较常规HEMT结构的漏电流密度(8×109 A/mm)低近两个量级，说明氧化铝镓隔离层对于降低关态漏电，提升器件耐压水平方面有显著作用。本发明通过在硅衬底上预沉积氧化铝镓隔离层，实现>1000V耐压水平的E mode HEMT器件制备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种外延层结构，其特征在于，自下而上依次包括层叠设置的硅衬底、氧化铝镓层、成核层、缓冲层、通道层、势垒层和盖帽层；
所述氧化铝镓层的化学组成为(Ga1-xAlx)2O3，所述x大于0且小于0.3。
2.根据权利要求1所述的外延层结构，其特征在于，所述氧化铝镓层的厚度为0.5~100nm。
3.根据权利要求1所述的外延层结构，其特征在于，所述成核层的化学组成为AlN；所述成核层的厚度为50~300nm；所述缓冲层的化学组成为AlyGa1-yN，所述y大于0.2且小于0.8；所述缓冲层的厚度为1~6μm。
4.根据权利要求1所述的外延层结构，其特征在于，所述通道层的化学组成为非故意掺杂GaN，所述通道层的厚度为100~500nm；所述势垒层的化学组成为AlGaN，所述AlGaN中Al含量为15~30wt%；所述势垒层的厚度为5~30nm。
5.根据权利要求1所述的外延层结构，其特征在于，所述盖帽层的化学组成为本征氮化镓或p型氮化镓；所述盖帽层的厚度为1~50nm或60~120nm。
6.权利要求1~5任一项所述外延层结构的制备方法，其特征在于，包括以下步骤：
以氧气、铝和镓为前驱物，在硅片上进行沉积，在硅片上形成氧化铝镓层；
将含有氧化铝镓层的硅片进行第一气相外延生长，形成成核层；
在氢气氛围中，进行第二气相外延生长，依次形成缓冲层、通道层、势垒层和盖帽层，得到外延层结构。
7.根据权利要求6所述的制备方法，其特征在于，所述沉积的温度为600~800℃，压力为5~10mTorr。
8.根据权利要求6所述的制备方法，其特征在于，所述第一气相外延生长的程序包括：在氮气氛围中升温至900~1000℃，通入氨气和三甲基铝，保持气压为50~200mbar，保压时间为5~8min；继续升温至1050~1300℃，保持气压为50~300mbar ，保压时间为15~30min。
9.根据权利要求6所述的制备方法，其特征在于，所述第二气相外延生长包括依次生长缓冲层、通道层、势垒层和盖帽层；所述第二气相外延生长的温度独立为900~1100℃，压力独立为50~300 mbar。
10.权利要求1~5任一项所述外延层结构或权利要求6~9任一项所述制备方法制备得到的外延层结构在高压高电子迁移率晶体管中的应用。
CN202310132152.6A 2023-02-20 2023-02-20 一种外延层结构及其制备方法和应用 Active CN115842042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310132152.6A CN115842042B (zh) 2023-02-20 2023-02-20 一种外延层结构及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310132152.6A CN115842042B (zh) 2023-02-20 2023-02-20 一种外延层结构及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN115842042A true CN115842042A (zh) 2023-03-24
CN115842042B CN115842042B (zh) 2023-06-09

Family

ID=85579852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310132152.6A Active CN115842042B (zh) 2023-02-20 2023-02-20 一种外延层结构及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN115842042B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314278A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116936631A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911258A (zh) * 2008-01-07 2010-12-08 住友电气工业株式会社 制造半导体器件的方法
CN105336770A (zh) * 2014-08-06 2016-02-17 江西省昌大光电科技有限公司 氮化镓基高电子迁移率晶体管外延结构及其制造方法
CN108598000A (zh) * 2018-05-08 2018-09-28 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911258A (zh) * 2008-01-07 2010-12-08 住友电气工业株式会社 制造半导体器件的方法
CN105336770A (zh) * 2014-08-06 2016-02-17 江西省昌大光电科技有限公司 氮化镓基高电子迁移率晶体管外延结构及其制造方法
CN108598000A (zh) * 2018-05-08 2018-09-28 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314278A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116314278B (zh) * 2023-05-22 2023-08-15 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116936631A (zh) * 2023-09-15 2023-10-24 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法
CN116936631B (zh) * 2023-09-15 2023-12-12 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法

Also Published As

Publication number Publication date
CN115842042B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
US8569800B2 (en) Field effect transistor
CN115842042B (zh) 一种外延层结构及其制备方法和应用
JP2011166067A (ja) 窒化物半導体装置
JP2014053639A (ja) 半導体素子用エピタキシャル基板の作製方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN108400159A (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
JP2006303475A (ja) 電界効果トランジスタ
CN102024845A (zh) 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN113782600A (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
CN109830535B (zh) 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN111009579A (zh) 半导体异质结构及半导体器件
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
JP7458904B2 (ja) 窒化物半導体基板
CN114823303A (zh) 半导体器件及其制备方法
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant