CN114420754A - 改善高阻层的高电子迁移率晶体管外延片及其制备方法 - Google Patents

改善高阻层的高电子迁移率晶体管外延片及其制备方法 Download PDF

Info

Publication number
CN114420754A
CN114420754A CN202111488962.2A CN202111488962A CN114420754A CN 114420754 A CN114420754 A CN 114420754A CN 202111488962 A CN202111488962 A CN 202111488962A CN 114420754 A CN114420754 A CN 114420754A
Authority
CN
China
Prior art keywords
layer
algan
sublayer
epitaxial wafer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111488962.2A
Other languages
English (en)
Inventor
蒋媛媛
刘旺平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202111488962.2A priority Critical patent/CN114420754A/zh
Publication of CN114420754A publication Critical patent/CN114420754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开提供了一种改善高阻层的高电子迁移率晶体管外延片及其制备方法，属于半导体器件技术领域。将高电子迁移率晶体管外延片中的高阻层改变为复合高阻层，且复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，第一AlGaN子层与第二AlGaN子层均掺杂有碳。降低杂质及二维电子气导致的漏电的可能性。AlN子层与InGaN子层，阻挡了来自衬底的杂质及二维电子气的扩散，能提高沟道层晶体质量，又能降低AlGaN缓冲层漏电，高阻效果及高电子迁移率晶体管的性能与可靠性也得到提高。

Description

改善高阻层的高电子迁移率晶体管外延片及其制备方法
技术领域
本公开涉及到了半导体器件技术领域，特别涉及到一种改善高阻层的高电子迁移率晶体管外延片及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，其广泛应用于各种电器内。HEMT外延片是制备HEMT器件的基础，HEMT外延片包括衬底与依次层叠在衬底上的AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
HEMT外延片常使用硅衬底作为基底进行生长，但由于硅衬底表面含有的氧化物(例如SiO2)在高温中分解出的氧原子会随着外延层生长中向AlGaN缓冲层及GaN高阻层扩散，使得AlGaN缓冲层与GaN高阻层漏电，不能实现高阻，导致器件性能降低；且靠近沟道层的二维电子气浓度较高，容易溢出到向缓冲层与GaN高阻层，也会出现不能实现高阻的问题，导致最终得到的高电子迁移率晶体管的性能与可靠性不够理想。
发明内容
本公开实施例提供了一种改善高阻层的高电子迁移率晶体管外延片及其制备方法，可以提高高电子迁移率晶体管的性能与可靠性。所述技术方案如下：
本公开实施例提供了一种高电子迁移率晶体管外延片，所述改善高阻层的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，
所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。
可选地，所述AlN子层的厚度与所述InGaN子层的厚度均小于所述第一AlGaN子层的厚度。
可选地，所述AlN子层的厚度与所述InGaN子层的厚度相等。
可选地，所述AlN子层的厚度的范围与所述InGaN子层的厚度的范围均为50～100nm。
可选地，所述InGaN子层的In组分为0.1～0.5。
可选地，所述第一AlGaN子层的厚度与所述第二AlGaN子层的厚度相等。
可选地，所述第一AlGaN子层中掺杂的碳的浓度与所述第二AlGaN子层中掺杂的碳的浓度相等。
可选地，所述第一AlGaN子层中掺杂的碳的浓度为1019cm-3～1020cm-3。
本公开实施例提供了一种改善高阻层的高电子迁移率晶体管外延片制备方法，所述改善高阻层的高电子迁移率晶体管外延片制备方法包括：
提供一硅衬底；
在所述硅衬底上依次生长AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，
所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。
可选地，所述改善高阻层的高电子迁移率晶体管外延片制备方法包括：
所述InGaN子层的生长温度比所述第一AlGaN子层的生长温度低200～300℃。
本公开实施例提供的技术方案带来的有益效果包括：
将高电子迁移率晶体管外延片中的高阻层改变为复合高阻层，且复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，第一AlGaN子层与第二AlGaN子层均掺杂有碳。第一AlGaN子层与第二AlGaN子层中均掺杂有碳，可以提高第一AlGaN子层与第二AlGaN子层的高阻性能，提高第一AlGaN子层与第二AlGaN子层的高阻能力，降低杂质及二维电子气导致的漏电的可能性。第一AlGaN子层与第二AlGaN子层之间的AlN子层与InGaN子层，高势垒的AlN子层可以阻挡来自硅衬底中向上扩散的杂质，避免扩散到沟道层影响外延层晶体质量；也可以阻挡来自沟道层的二维电子气继续向AlGaN缓冲层扩散，避免使AlGaN缓冲层漏电，从而实现高阻，既能提高沟道层晶体质量。在AlN子层阻挡了大部分的杂质之后，低势垒的InGaN子层可以束缚较少的来自硅衬底中向上扩散的杂质，避免扩散到沟道层影响外延层晶体质量；同样也可以约束大部分来自沟道层的二维电子气继续向AlGaN缓冲层扩散，避免使AlGaN缓冲层漏电，从而实现高阻，既能提高沟道层晶体质量，又能降低AlGaN缓冲层漏电，高阻效果及高电子迁移率晶体管的整体质量均得到有效提高，最终提高对器件的夹断特性和耐压特性，高阻效果及高电子迁移率晶体管的性能与可靠性也得到提高。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片的结构示意图；
图2是本公开实施例提供的另一种改善高阻层的高电子迁移率晶体管外延片的结构示意图；
图3是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片制备方法流程图；
图4是本公开实施例提供的另一种改善高阻层的高电子迁移率晶体管外延片制备方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片的结构示意图，参考图1可知，本公开实施例提供了一种高电子迁移率晶体管外延片，改善高阻层的高电子迁移率晶体管外延片包括硅衬底1以及依次层叠在硅衬底1上的AlN层2、AlGaN缓冲层3、复合高阻层4、GaN沟道层5、AlGaN势垒层6及GaN盖帽层7。
复合高阻层4包括依次层叠的第一AlGaN子层41、AlN子层42、InGaN子层43、第二AlGaN子层44，第一AlGaN子层41与第二AlGaN子层44均掺杂有碳。
将高电子迁移率晶体管外延片中的高阻层改变为复合高阻层4，且复合高阻层4包括依次层叠的第一AlGaN子层41、AlN子层42、InGaN子层43、第二AlGaN子层44，第一AlGaN子层41与第二AlGaN子层44均掺杂有碳。第一AlGaN子层41与第二AlGaN子层44中均掺杂有碳，可以提高第一AlGaN子层41与第二AlGaN子层44的高阻性能，提高第一AlGaN子层41与第二AlGaN子层44的高阻能力，降低杂质及二维电子气导致的漏电的可能性。第一AlGaN子层41与第二AlGaN子层44之间的AlN子层42与InGaN子层43，高势垒的AlN子层42可以阻挡来自硅衬底1中向上扩散的杂质，避免扩散到沟道层5影响外延层晶体质量；也可以阻挡来自沟道层5的二维电子气继续向AlGaN缓冲层3扩散，避免使AlGaN缓冲层3漏电，从而实现高阻，既能提高沟道层5晶体质量。在AlN子层42阻挡了大部分的杂质之后，低势垒的InGaN子层43可以束缚较少的来自硅衬底1中向上扩散的杂质，避免扩散到沟道层5影响外延层晶体质量；同样也可以约束大部分来自沟道层5的二维电子气继续向AlGaN缓冲层3扩散，避免使AlGaN缓冲层3漏电，从而实现高阻，既能提高沟道层5晶体质量，又能降低AlGaN缓冲层3漏电，高阻效果及高电子迁移率晶体管的整体质量均得到有效提高，最终提高对器件的夹断特性和耐压特性，高阻效果及高电子迁移率晶体管的性能与可靠性也得到提高。
可选地，复合高阻层4整体的厚度为0.8～2微米。
复合高阻层4的整体厚度在以上范围内，复合高阻层4能够起到良好的高阻效果，且复合高阻层4本身的质量也较好，能够提高最终得到的高电子迁移率晶体管的质量。
示例性地，AlN子层42的厚度与InGaN子层43的厚度均小于第一AlGaN子层41的厚度。
AlN子层42的厚度与InGaN子层43的厚度均小于第一AlGaN子层41的厚度，第一AlGaN子层41起到一定的高阻效果的同时，可以一定程度上减小AlN子层42的厚度与InGaN子层43的厚度。可以保证对杂质以及高阻效果的稳定提升的同时，减小复合高阻层4的制备成本，保证最终得到的高电子迁移率晶体管的质量较高且成本较为合理。
可选地，AlN子层42的厚度与InGaN子层43的厚度均小于第二AlGaN子层44的厚度。InGaN子层43可以通过第二AlGaN子层44稳定过渡到后续的沟道层5，并且也可以有效隔离二维电子气。
可选地，AlN子层42的厚度与InGaN子层43的厚度相等。
AlN子层42的厚度与InGaN子层43的厚度相等，可以起到良好的阻挡与束缚杂质的效果以有效提高复合高阻层4的质量。并且整体的制备成本也较为合理，制备成本不会过高。
可选地，AlN子层42的厚度的范围与InGaN子层43的厚度的范围均为50～100nm。
AlN子层42的厚度与InGaN子层43的厚度均在以上范围内，可以保证得到的复合高阻层4的质量较好，以有效提高最终得到的高电子迁移率晶体管，并且复合高阻层4整体的制备成本也较为合理。
示例性地，InGaN子层43的In组分为0.1～0.5。
InGaN子层43的In组分在以上范围，InGaN子层43与AlN子层42之间的晶格失配相对较小，复合高阻层4本身的质量较好。并且InGaN子层43的势垒足以束缚杂质，可以有效阻止杂质进入后续外延结构中对高电子迁移率晶体管造成影响，有效提高最终得到的高电子迁移率晶体管的质量与性能。
可选地，第一AlGaN子层41的厚度与第二AlGaN子层44的厚度相等。
第一AlGaN子层41的厚度与第二AlGaN子层44的厚度相等，可以便于制备，并且可以保证整体的高阻效果较好，提高最终得到的高电子迁移率晶体管的质量与性能。
示例性地，第一AlGaN子层41的厚度与第二AlGaN子层44的厚度的范围为0.5～1.0微米。
第一AlGaN子层41的厚度与第二AlGaN子层44的厚度的范围在以上范围内，可以保证第一AlGaN子层41与第二AlGaN子层44对杂质的束缚效果，并保证复合高阻层4与其他外延材料之间的良好过渡与配合。有效提高最终得到的高电子迁移率晶体管的质量与性能。
可选地，第一AlGaN子层41中掺杂的碳的浓度与第二AlGaN子层44中掺杂的碳的浓度相等。
第一AlGaN子层41与第二AlGaN子层44中均掺杂有碳，可以对第一AlGaN子层41与第二AlGaN子层44的高阻性能进行提高，第一AlGaN子层41与第二AlGaN子层44中碳的掺杂浓度均相等，可以便于第一AlGaN子层41与第二AlGaN子层44的制备，合理控制第一AlGaN子层41与第二AlGaN子层44的制备成本以保证最终得到的高电子迁移率晶体管的质量的同时控制高电子迁移率晶体管的制备成本。
可选地，第一AlGaN子层41中掺杂的碳的浓度为1019cm-3～1020cm-3。
能够保证第一AlGaN子层41的本身的质量的同时，有效提高第一AlGaN子层41的高阻性能。
需要说明的是第二AlGaN子层44中，碳的掺杂浓度也可在以上范围内。
图2是本公开实施例提供的另一种改善高阻层的高电子迁移率晶体管外延片的结构示意图，参考图2可知，高电子迁移率晶体管外延片可包括衬底1与依次层叠在硅衬底1上的AlN层2、AlGaN缓冲层3、复合高阻层4、GaN沟道层5、AlN插入层8、AlGaN势垒层6与GaN盖帽层7。
需要说明的是，图2中所示的复合高阻层4的结构与图1中所示的复合高阻层4的结构相同，因此此处不再赘述。
可选地，AlN层2的厚度为150～300nm。可以保证AlN层2的质量较好，为HEMT外延片提供一个良好的生长基础。
示例性地，AlGaN缓冲层3的厚度为1～1.5微米。得到的AlGaN缓冲层3的质量较好。
可选地，GaN沟道层5的厚度可为100～400nm。
GaN沟道层5的厚度较为恰当，成本较为合理的同时可以有效提高高电子迁移率晶体管外延片的质量。
在本公开所提供的一种实现方式中，GaN沟道层5的厚度可为400nm。本公开对此不做限制。
图2中相对图1中HEMT外延片的结构，增加了AlN插入层8，一方面底层的晶格失配带来的负面影响较小。另一方面，AlN插入层8与GaN沟道层5接触的界面，以及AlN插入层8与AlGaN势垒层6之间的界面形成二维电子气，通过二维电子气增加载流子在界面处的积累，能够保证高电子迁移率晶体管外延片的使用效果。
可选地，AlN插入层8的厚度为0.5～2nm。
AlN插入层8的厚度在以上范围内能够有效行程二维电子气，且不会过多地增加成本。
在本公开所提供的一种实现方式中，AlN插入层8的厚度可为2nm。本公开对此不做限制。
可选地，AlGaN势垒层6的厚度可在15～40nm。能够保证高电子迁移率晶体管外延片的质量。
在本公开所提供的一种实现方式中，AlGaN势垒层6的厚度可为100nm。本公开对此不做限制。
示例性地，GaN盖帽层可为P型GaN层。便于制备与获取。
可选地，GaN盖帽层的厚度为3～10nm。得到的GaN盖帽层整体的质量较好。
示例性地，GaN盖帽层内的杂质为Mg。便于制备与获取。
需要说明的是，图2仅为本公开实施例提供的高电子迁移率晶体管外延片的一种实现方式，在本公开所提供的其他实现方式中，高电子迁移率晶体管外延片也可为包括有反射层的其他形式的高电子迁移率晶体管外延片，本公开对此不做限制。
图3是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片制备方法流程图，参考图3可知，本公开实施例提供了一种改善高阻层的高电子迁移率晶体管外延片制备方法，改善高阻层的高电子迁移率晶体管外延片制备方法包括：
S101：提供一硅衬底。
S102：在硅衬底上依次生长AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层。复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，第一AlGaN子层与第二AlGaN子层均掺杂有碳。
图3中所示制备方法所对应的技术效果可参考图1中所示的高电子迁移率晶体管外延片的结构所对应的技术效果，因此此处不再赘述。
示例性地，步骤S102中，InGaN子层的生长温度比第一AlGaN子层的生长温度低200～300℃。
InGaN子层的生长温度比第一AlGaN子层的生长温度低200～300℃，可以保证InGaN子层的生长较为致密，也可以减小InGaN子层中In析出的可能性，有效提高得到的InGaN子层的质量。
可选地，AlN子层的生长温度与InGaN子层的生长温度可相同。
可以保证在AlN子层上生长的InGaN子层的质量，在生长AlN子层之后再生长InGaN子层时，也不需要额外调整外延生长设备的生长温度，可以保证复合高阻层的质量的同时提高复合高阻层的生长效率。
可选地，步骤S102中，复合高阻层的生长条件还包括：
第一AlGaN子层的生长温度、AlN子层的、第二AlGaN子层的生长温度可分别为1000～1200℃、800～1000℃、1000～1200℃。
可以保证得到的复合高阻层的质量较好。
示例性地，第一AlGaN子层的生长温度与第二AlGaN子层的生长温度相同。可以便于复合高阻层的制备且控制复合高阻层的制备成本。
可选地，复合高阻层的生长压力可为40～70mbar。能够保证复合高阻层的生长质量。
图4是本公开实施例提供的另一种改善高阻层的高电子迁移率晶体管外延片制备方法流程图，改善高阻层的高电子迁移率晶体管外延片的制备方法还可包括：
S201：提供一硅衬底。
S202在硅衬底上预铺一层Al原子。
由于Al原子的横向迁移率比较低，预铺Al原子层有利于提高后续第一AlN层的平整度，进而提高整个外延层的均匀性。有利于提高HEMT外延片的整体质量。
可选地，在温度为1000～1100℃的条件下向反应腔预通入10s～100s的流量为50～200sccm的Al源，以在衬底上层铺Al原子层。
在以上温度条件下，向反应腔内通入一定时长的流量为50～200sccm的Al源，可以在衬底上层叠一层较为稳定且厚度适中的Al原子层，保证后续AlN层的稳定均匀生长。
S203：在衬底上生长AlN层。
可选地，AlN层的生长温度可为1000～1100℃。能够得到质量较好的AlN层。
S204：在AlN层上生长AlGaN缓冲层。
可选地，步骤S204，可包括：以氩气作为载气向反应腔通入Al源、Ga源与反应气体以生长AlGaN膜层；关闭Al源、Ga源与反应气体；在温度为1050～1250℃的条件下向反应腔通入氢气处理AlGaN膜层；重复以上步骤直至得到AlGaN层。
AlGaN缓冲层的生长过程中，同样采用上述类似第二AlN层的生长方式，可以提高AlGaN缓冲层的生长均匀度与表面平整度，AlGaN缓冲层本身的晶体质量得到提高的同时，也可以提高以AlGaN缓冲层的表面作为基础进行生长的氮化镓等结构。
可选地，AlGaN膜层的厚度为20～50nm。
每个AlGaN膜层的厚度在以上范围内，可以使得AlGaN膜层的生长较为均匀，且AlGaN膜层的表面平整度较高，再配合后续的氢气处理，可以有效减小AlGaN膜层的表面位错密度，提高最终得到的第二AlGaN层的晶体质量。
可选地，在温度为1050～1250℃的条件下向反应腔通入氢气处理AlGaN膜层的时长为5～10s。
氢气处理的时长在以上范围内，可以保证氢气对AlGaN膜层的表面进行了较为充分的处理，且AlGaN膜层在这一时间内，也经历了充分的退火，AlGaN膜层的晶体质量可以得到进一步的提高。
可选地，AlGaN缓冲层的厚度为100～200nm。
AlGaN缓冲层的厚度在以上范围内，AlGaN缓冲层的质量较好，也可以为后续生长结构提供良好的生长基础。
可选地，以氩气作为载气向反应腔通入Al源、Ga源与反应气体以生长AlGaN膜层，还包括：
以氩气作为载气向反应腔通入Al源、Ga源、Fe源与反应气体以生长AlGaN膜层。
AlGaN膜层中Fe元素的掺入，可以实现AlGaN缓冲层的高阻，便于过渡至后续高阻氮化镓材料。
需要说明的是，氩气为载气通入Al源、Ga源、Fe源与反应气体生长AlGaN膜层的前提下，后续氢气处理AlGaN膜层的过程中，也需要同时关闭Al源、Ga源、Fe源与反应气体。
可选地，Fe源的流量为50-200sccm。
Fe源的流量在以上范围，可以得到质量较好的AlGaN缓冲层。
示例性地，最终得到的AlGaN缓冲层中Fe掺杂浓度在1018～1020cm-3之间。AlGaN缓冲层质量较好，且可以实现与后续高阻氮化镓材料的良好过渡。
可选地，AlGaN缓冲层的生长条件包括：生长温度在1050℃～1250℃，压力在40～70mbar之间。可以得到质量较好的AlGaN缓冲层。
S205：在AlGaN缓冲层上生长复合高阻层。
复合高阻层的生长条件及参数可以参考图3中所示的步骤S102，因此此处不再赘述。
S206：在复合高阻层上生长GaN沟道层。
可选地，GaN沟道层的生长条件包括：生长温度在1050℃～1150℃，压力在150～250mbar之间。可以得到质量较好的GaN沟道层。
示例性地，GaN沟道层的厚度在1.0～1.5微米之间。提高最终得到的HEMT外延片的质量。得到的GaN沟道层的质量较好。
S207：在GaN沟道层上生长AlN插入层。
可选地，AlN插入层的生长温度为1050℃～1150℃，AlN插入层的生长压力为40～70mbar。能够得到质量较好的AlN插入层。
S208：在AlN插入层上生长AlGaN势垒层。
可选地，AlGaN势垒层的生长温度为1050℃～1150℃，AlGaN势垒层的生长压力为40～70mbar。得到的AlGaN势垒层的质量较好。
在本公开所提供的一种实现方式中，AlGaN势垒层的生长温度可为1020℃。本公开对此不做限制。
S209：在AlGaN势垒层上生长GaN盖帽层。
可选地，GaN盖帽层的生长温度为1050℃～1150℃，AlGaN势垒层的生长压力为40～70mbar。得到的GaN盖帽层的质量较好。
需要说明的是，在本公开实施例中，采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂，二茂铁(Cp2Fe)作为铁(Fe)源的前驱体。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (10)

1.一种改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述改善高阻层的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，
所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。
2.根据权利要求1所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度与所述InGaN子层的厚度均小于所述第一AlGaN子层的厚度。
3.根据权利要求1所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度与所述InGaN子层的厚度相等。
4.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度的范围与所述InGaN子层的厚度的范围均为50～100nm。
5.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述InGaN子层的In组分为0.1～0.5。
6.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述第一AlGaN子层的厚度与所述第二AlGaN子层的厚度相等。
7.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述第一AlGaN子层中掺杂的碳的浓度与所述第二AlGaN子层中掺杂的碳的浓度相等。
8.根据权利要求7所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述第一AlGaN子层中掺杂的碳的浓度为1019cm-3～1020cm-3。
9.一种改善高阻层的高电子迁移率晶体管外延片制备方法，其特征在于，所述改善高阻层的高电子迁移率晶体管外延片制备方法包括：
提供一硅衬底；
在所述硅衬底上依次生长AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，
所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。
10.根据权利要求9所述的改善高阻层的高电子迁移率晶体管外延片制备方法，其特征在于，所述改善高阻层的高电子迁移率晶体管外延片制备方法包括：
所述InGaN子层的生长温度比所述第一AlGaN子层的生长温度低200～300℃。
CN202111488962.2A 2021-12-08 2021-12-08 改善高阻层的高电子迁移率晶体管外延片及其制备方法 Pending CN114420754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111488962.2A CN114420754A (zh) 2021-12-08 2021-12-08 改善高阻层的高电子迁移率晶体管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111488962.2A CN114420754A (zh) 2021-12-08 2021-12-08 改善高阻层的高电子迁移率晶体管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN114420754A true CN114420754A (zh) 2022-04-29

Family

ID=81265382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111488962.2A Pending CN114420754A (zh) 2021-12-08 2021-12-08 改善高阻层的高电子迁移率晶体管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN114420754A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050817A (zh) * 2022-08-15 2022-09-13 江西兆驰半导体有限公司 一种晶体管及其制备方法
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050817A (zh) * 2022-08-15 2022-09-13 江西兆驰半导体有限公司 一种晶体管及其制备方法
CN116978944A (zh) * 2023-09-15 2023-10-31 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法
CN116978944B (zh) * 2023-09-15 2023-12-01 江西兆驰半导体有限公司 一种高电子迁移率晶体管及制备方法

Similar Documents

Publication Publication Date Title
CN101311380B (zh) 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法
TW202018858A (zh) 埋入式活化p-(Al,In)GaN層
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN112670161B (zh) 一种低热阻氮化镓高电子迁移率晶体管外延材料制备方法
CN108336198A (zh) 一种发光二极管外延片及其制造方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN113889402A (zh) 一种用于制备GaN基电子器件的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN114005729A (zh) 一种氮化物异质结材料表面原位生长SiN钝化膜的方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN104966767B (zh) 一种GaN基发光二极管外延片的生长方法
CN109830535B (zh) 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
CN114649194A (zh) 提高晶体质量的掺硼硅衬底hemt外延片制备方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN114512394A (zh) 提高晶体质量的高电子迁移率晶体管外延片制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN115274818A (zh) Hemt外延片及其制备方法、hemt器件
CN108598222A (zh) 一种发光二极管外延片及其生长方法
CN114250510A (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN114420756A (zh) 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法
CN114023626A (zh) 硅基衬底高电子迁移率晶体管外延片制备方法
CN114220729A (zh) 提高高电子迁移率晶体管外延片的质量的制备方法
CN110061104A (zh) 氮化镓基发光二极管外延片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination