CN114420756A - 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法 - Google Patents

具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法 Download PDF

Info

Publication number
CN114420756A
CN114420756A CN202111552842.4A CN202111552842A CN114420756A CN 114420756 A CN114420756 A CN 114420756A CN 202111552842 A CN202111552842 A CN 202111552842A CN 114420756 A CN114420756 A CN 114420756A
Authority
CN
China
Prior art keywords
layer
mobility transistor
impurity blocking
epitaxial wafer
blocking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111552842.4A
Other languages
English (en)
Inventor
蒋媛媛
刘旺平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202111552842.4A priority Critical patent/CN114420756A/zh
Publication of CN114420756A publication Critical patent/CN114420756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开提供了一种具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法，属于半导体器件技术领域。在硅衬底与AlN层之间增加杂质阻挡层，且杂质阻挡层为TiC膜层。由于TiC中的C原子位于Ti子晶格的所有八面体位置，是一种紧密堆积的间隙化合物，能够很好的阻挡来自衬底中向上扩散的杂质，降低硅衬底上生长的外延层中的杂质，提高硅衬底上生长的外延层的晶体质量，提高高电子迁移率晶体管的质量与可靠性。并且TiC膜层与AlN层具有很好的晶格匹配度，提高AlN层的生长质量以提高在AlN层上生长得到的外延层的整体质量，最终有效提高得到的高电子迁移率晶体管的质量与可靠性。

Description

具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法
技术领域
本公开涉及到了半导体器件技术领域，特别涉及到一种具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，其广泛应用于各种电器内。HEMT外延片是制备HEMT器件的基础，HEMT外延片包括衬底与依次层叠在衬底上的AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
HEMT外延片常使用硅衬底作为基底进行生长，但在外延材料高温生长过程中，硅衬底中的Si原子在高温作用下会加剧扩散，导致硅衬底上层叠的外延材料中会含有一定量的Si原子，并且这些Si原子还容易与生长气氛中的氨气发生反应，在外延材料中以及硅衬底的表面形成部分非晶态的SixNy薄膜。扩散到外延材料中的Si原子以及非晶态的SixNy薄膜均属于外延材料中的杂质，会对外延材料的晶体质量造成影响，并且还会使高电子迁移率晶体管靠近硅衬底的一侧的外延材料不能实现高阻而存在漏电的可能，降低最终得到的高电子迁移率晶体管的质量与可靠性。
发明内容
本公开实施例提供了一种具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法，可以降低高电子迁移率晶体管外延片内部的杂质以提高得到的高电子迁移率晶体管的质量与可靠性。所述技术方案如下：
本公开实施例提供了一种高电子迁移率晶体管外延片，所述具有杂质阻挡层的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的杂质阻挡层、AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述杂质阻挡层为TiC膜层。
可选地，所述TiC膜层的厚度为15～30nm。
可选地，所述TiC膜层的致密度为10+E7/cm-3～10+E8/cm-3。
本公开实施例提供了一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，所述具有杂质阻挡层的高电子迁移率晶体管外延片制备方法包括：
提供一硅衬底；
在所述硅衬底上依次生长杂质阻挡层、AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述杂质阻挡层为TiC膜层。
可选地，所述TiC膜层通过溅射得到，所述TiC膜层的溅射功率为500～800W。
可选地，所述TiC膜层的沉积温度为400～600℃，所述TiC膜层的沉积压力为1～10torr。
可选地，所述TiC膜层的溅射靶材为Ti，所述TiC膜层的反应气体为CH4，所述TiC膜层的溅射气体为Ar，反应腔内所述CH4与Ar的气体体积比为2:1～10:1。
可选地，所述具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，还包括：
生长杂质阻挡层之后，生长AlN层之前，在纯氢气环境下对所述杂质阻挡层进行高温处理。
可选地，在压力为50～150mbar、温度为1000～1200℃的纯氢气环境下对所述杂质阻挡层进行高温处理。
可选地，在压力为40～70mbar、温度为1100～1200℃的条件下在所述杂质阻挡层上生长AlN层。
本公开实施例提供的技术方案带来的有益效果包括：
在硅衬底与AlN层之间增加杂质阻挡层，且杂质阻挡层为TiC膜层。由于TiC中的C原子位于Ti子晶格的所有八面体位置，是一种紧密堆积的间隙化合物，能够很好的阻挡来自衬底中向上扩散的杂质(氧元素和Si原子)，降低硅衬底上生长的外延层中的杂质，提高硅衬底上生长的外延层的晶体质量；并且硅衬底上生长的外延层中杂质的减少，还可以保证硅衬底上生长的外延层的高阻效果，有效降低最终得到的高电子迁移率晶体管漏电的可能，提高高电子迁移率晶体管的质量与可靠性。并且TiC膜层与AlN层具有很好的晶格匹配度，其晶格失配为1.5％，因此AlN层可以在TiC膜层的基础上进行良好的生长，减少硅衬底与AlN层之间由晶格失配带来的缺陷与应力，提高AlN层的生长质量以提高在AlN层上生长得到的外延层的整体质量，最终有效提高得到的高电子迁移率晶体管的质量与可靠性。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种具有杂质阻挡层的高电子迁移率晶体管外延片的结构示意图；
图2是本公开实施例提供的另一种具有杂质阻挡层的高电子迁移率晶体管外延片的结构示意图；
图3是本公开实施例提供的一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法流程图；
图4是本公开实施例提供的另一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种具有杂质阻挡层的高电子迁移率晶体管外延片的结构示意图，参考图1可知，本公开实施例提供了一种高电子迁移率晶体管外延片，具有杂质阻挡层2的高电子迁移率晶体管外延片包括硅衬底1以及依次层叠在硅衬底1上的杂质阻挡层2、AlN层3、AlGaN缓冲层4、GaN高阻层5、GaN沟道层6、AlGaN势垒层7及GaN盖帽层8，杂质阻挡层2为TiC膜层。
在硅衬底1与AlN层3之间增加杂质阻挡层2，且杂质阻挡层2为TiC膜层。由于TiC中的C原子位于Ti子晶格的所有八面体位置，是一种紧密堆积的间隙化合物，能够很好的阻挡来自衬底中向上扩散的杂质(氧元素和Si原子)，降低硅衬底1上生长的外延层中的杂质，提高硅衬底1上生长的外延层的晶体质量；并且硅衬底1上生长的外延层中杂质的减少，还可以保证硅衬底1上生长的外延层的高阻效果，有效降低最终得到的高电子迁移率晶体管漏电的可能，提高高电子迁移率晶体管的质量与可靠性。并且TiC膜层与AlN层3具有很好的晶格匹配度，其晶格失配为1.5％，因此AlN层3可以在TiC膜层的基础上进行良好的生长，减少硅衬底1与AlN层3之间由晶格失配带来的缺陷与应力，提高AlN层3的生长质量以提高在AlN层3上生长得到的外延层的整体质量，最终有效提高得到的高电子迁移率晶体管的质量与可靠性。
可选地，TiC膜层的厚度为15～30nm。
TiC膜层的厚度在以上范围内，可以保证TiC膜层具有良好的杂质阻挡能力，并且TiC膜层本身的质量也较好。
示例性地，TiC膜层的致密度为10+E7/cm-3～10+E8/cm-3。
TiC膜层的致密度在以上范围内，TiC膜层阻挡杂质的效果可以得到进一步的提高，高电子迁移率晶体管内部的杂质减少，可以进一步提高最终得到的高电子迁移率晶体管的质量与可靠性。
需要说明的是，在TiC膜层本身存在杂质阻挡能力的前提下，将TiC膜层的厚度或者致密度设置在以上范围之外，也可以起到有效的杂质阻挡效果。
图2是本公开实施例提供的另一种具有杂质阻挡层2的高电子迁移率晶体管外延片的结构示意图，参考图2可知，高电子迁移率晶体管外延片可包括衬底与依次层叠在硅衬底1上的杂质阻挡层2、AlN层3、AlGaN缓冲层4、GaN高阻层5、GaN沟道层6、AlN插入层9、AlGaN势垒层7与GaN盖帽层8，杂质阻挡层2为TiC膜层。
需要说明的是，图2中所示的TiC膜层的结构与图1中所示的TiC膜层的结构相同，因此此处不再赘述。
可选地，AlN层3的厚度为150～300nm。可以保证AlN层3的质量较好，为HEMT外延片提供一个良好的生长基础。
示例性地，AlGaN缓冲层4的厚度为1～1.5微米。得到的AlGaN缓冲层4的质量较好。
可选地，GaN沟道层6的厚度可为100～400nm。
GaN沟道层6的厚度较为恰当，成本较为合理的同时可以有效提高高电子迁移率晶体管外延片的质量。
在本公开所提供的一种实现方式中，GaN沟道层6的厚度可为400nm。本公开对此不做限制。
图2中相对图1中HEMT外延片的结构，增加了AlN插入层9，一方面底层的晶格失配带来的负面影响较小。另一方面，AlN插入层9与GaN沟道层6接触的界面，以及AlN插入层9与AlGaN势垒层7之间的界面形成二维电子气，通过二维电子气增加载流子在界面处的积累，能够保证高电子迁移率晶体管外延片的使用效果。
可选地，AlN插入层9的厚度为0.5～2nm。
AlN插入层9的厚度在以上范围内能够有效行程二维电子气，且不会过多地增加成本。
在本公开所提供的一种实现方式中，AlN插入层9的厚度可为2nm。本公开对此不做限制。
可选地，AlGaN势垒层7的厚度可在15～40nm。能够保证高电子迁移率晶体管外延片的质量。
在本公开所提供的一种实现方式中，AlGaN势垒层7的厚度可为100nm。本公开对此不做限制。
示例性地，GaN盖帽层8可为P型GaN层。便于制备与获取。
可选地，GaN盖帽层8的厚度为3～10nm。得到的GaN盖帽层8整体的质量较好。
示例性地，GaN盖帽层8内的杂质为Mg。便于制备与获取。
需要说明的是，图2仅为本公开实施例提供的高电子迁移率晶体管外延片的一种实现方式，在本公开所提供的其他实现方式中，高电子迁移率晶体管外延片也可为包括有反射层的其他形式的高电子迁移率晶体管外延片，本公开对此不做限制。
图3是本公开实施例提供的一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法流程图，参考图3可知，本公开实施例提供了一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，具有杂质阻挡层的高电子迁移率晶体管外延片制备方法包括：
S101：提供一硅衬底。
S102：在硅衬底上依次生长杂质阻挡层、AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，杂质阻挡层为TiC膜层。
在硅衬底与AlN层之间增加杂质阻挡层，且杂质阻挡层为TiC膜层。由于TiC中的C原子位于Ti子晶格的所有八面体位置，是一种紧密堆积的间隙化合物，能够很好的阻挡来自衬底中向上扩散的杂质(氧元素和Si原子)，降低硅衬底上生长的外延层中的杂质，提高硅衬底上生长的外延层的晶体质量；并且硅衬底上生长的外延层中杂质的减少，还可以保证硅衬底上生长的外延层的高阻效果，有效降低最终得到的高电子迁移率晶体管漏电的可能，提高高电子迁移率晶体管的质量与可靠性。并且TiC膜层与AlN层具有很好的晶格匹配度，其晶格失配为1.5％，因此AlN层可以在TiC膜层的基础上进行良好的生长，减少硅衬底与AlN层之间由晶格失配带来的缺陷与应力，提高AlN层的生长质量以提高在AlN层上生长得到的外延层的整体质量，最终有效提高得到的高电子迁移率晶体管的质量与可靠性。
可选地，步骤S102中，TiC膜层通过溅射得到，TiC膜层的溅射功率为500～800W。
通过溅射得到的TiC膜层的质量较好，且TiC膜层的溅射功率在以上范围内，可以进一步提高最终得到的TiC膜层的晶体质量，保证TiC膜层的沉积效率与沉积质量，以提高最终得到的高电子迁移率晶体管的质量与可靠性。
示例性地，TiC膜层的沉积温度为400～600℃，TiC膜层的沉积压力为1～10torr。
TiC膜层的沉积温度与沉积压力分别在以上范围内，可以得到致密度较高的TiC膜层，致密度较高的TiC膜层的阻挡杂质的效果也较好，有效减少最终能进入高电子迁移率晶体管的内部的杂质，以提高最终得到的高电子迁移率晶体管的质量与可靠性。
示例性地，TiC膜层的沉积速率可为0.1nm/min～1nm/min。
TiC膜层的沉积速率一定程度上也会影响得到的TiC膜层的致密度，将TiC膜层的沉积速率设置在以上范围内，可以进一步提高最终得到的TiC膜层的致密度，以提高TiC膜层对杂质的阻挡效果，减少最终能进入高电子迁移率晶体管的内部的杂质，以提高最终得到的高电子迁移率晶体管的质量与可靠性。
可选地，TiC膜层的溅射靶材为Ti，TiC膜层的反应气体为CH4，TiC膜层的溅射气体为Ar，反应腔内CH4与Ar的气体体积比为2:1～10:1。
TiC膜层的溅射靶材为Ti，TiC膜层的反应气体为CH4，TiC膜层的溅射气体为Ar，可以便于TiC膜层的沉积与生长，将TiC膜层所在反应腔内CH4与Ar的气体体积比设置在以上范围，则可以保证反应腔内作为动能的Ar气体较为充足，可以提高Ti的溅射效率，并且CH4的体积也较为合理，可以与Ti进行充分反应，得到沉积效率较为恰当且质量较好的TiC膜层。
图4是本公开实施例提供的另一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法流程图，具有杂质阻挡层的高电子迁移率晶体管外延片的制备方法还可包括：
S201：提供一硅衬底。
S202：在硅衬底上生长杂质阻挡层，杂质阻挡层为TiC膜层。
步骤S202中杂质阻挡层的具体沉积条件及沉积速率，可参考图3中所示的具有杂质阻挡层的高电子迁移率晶体管外延片的制备方法中步骤S102中杂质阻挡层的沉积条件与沉积速率，因此此处不再赘述。
S203：在纯氢气环境下对杂质阻挡层进行高温处理。
在纯氢气环境下对杂质阻挡层进行高温处理，一方面不会对杂质阻挡层造成损坏或者损伤，另一方面可以清理部分杂质阻挡层的表面可能存在的杂质，提高杂质阻挡层的表面质量，以提高在杂质阻挡层的表面生长得到的其他外延材料的质量，以提高最终得到的高电子迁移率晶体管的质量与可靠性。
可选地，在压力为50～150mbar、温度为1000～1200℃的纯氢气环境下对杂质阻挡层进行高温处理。
可以有效处理杂质阻挡层的表面可能存在的杂质，有效提高杂质阻挡层的表面生长得到的外延材料的晶体质量。并且高温也更容易过渡到AlN层所需要的生长环境，提高高电子迁移率晶体管的生长效率。
示例性地，杂质阻挡层的处理时长可为5～10min。能够保证杂质的充分去除，以保证得到的杂质阻挡层的表面的洁净度与在杂质阻挡层的表面生长得到的外延材料的质量。
S204：在杂质阻挡层上生长AlN层。
可选地，在压力为40～70mbar、温度为1100～1200℃的条件下在杂质阻挡层上生长AlN层。
在较低的压力与较高的温度条件下，生长得到的AlN层与TiC膜层之间会存在的晶格失配非常小。
S205：在AlN层上生长AlGaN缓冲层。
可选地，步骤S204，可包括：以氩气作为载气向反应腔通入Al源、Ga源与反应气体以生长AlGaN膜层；关闭Al源、Ga源与反应气体；在温度为1050～1250℃的条件下向反应腔通入氢气处理AlGaN膜层；重复以上步骤直至得到AlGaN层。
AlGaN缓冲层的生长过程中，可以提高AlGaN缓冲层的生长均匀度与表面平整度，AlGaN缓冲层本身的晶体质量得到提高的同时，也可以提高以AlGaN缓冲层的表面作为基础进行生长的氮化镓等结构。
可选地，AlGaN膜层的厚度为20～50nm。
每个AlGaN膜层的厚度在以上范围内，可以使得AlGaN膜层的生长较为均匀，且AlGaN膜层的表面平整度较高，再配合后续的氢气处理，可以有效减小AlGaN膜层的表面位错密度，提高最终得到的第二AlGaN层的晶体质量。
可选地，在温度为1050～1250℃的条件下向反应腔通入氢气处理AlGaN膜层的时长为5～10s。
氢气处理的时长在以上范围内，可以保证氢气对AlGaN膜层的表面进行了较为充分的处理，且AlGaN膜层在这一时间内，也经历了充分的退火，AlGaN膜层的晶体质量可以得到进一步的提高。
可选地，AlGaN缓冲层的厚度为100～200nm。
AlGaN缓冲层的厚度在以上范围内，AlGaN缓冲层的质量较好，也可以为后续生长结构提供良好的生长基础。
可选地，以氩气作为载气向反应腔通入Al源、Ga源与反应气体以生长AlGaN膜层，还包括：
以氩气作为载气向反应腔通入Al源、Ga源、Fe源与反应气体以生长AlGaN膜层。
AlGaN膜层中Fe元素的掺入，可以实现AlGaN缓冲层的高阻，便于过渡至后续高阻氮化镓材料。
需要说明的是，氩气为载气通入Al源、Ga源、Fe源与反应气体生长AlGaN膜层的前提下，后续氢气处理AlGaN膜层的过程中，也需要同时关闭Al源、Ga源、Fe源与反应气体。
可选地，Fe源的流量为50-200sccm。
Fe源的流量在以上范围，可以得到质量较好的AlGaN缓冲层。
示例性地，最终得到的AlGaN缓冲层中Fe掺杂浓度在1018～1020cm-3之间。AlGaN缓冲层质量较好，且可以实现与后续高阻氮化镓材料的良好过渡。
可选地，AlGaN缓冲层的生长条件包括：生长温度在1050℃～1250℃，压力在40～70mbar之间。可以得到质量较好的AlGaN缓冲层。
S206：在AlGaN缓冲层上生长GaN高阻层。
GaN高阻层的生长条件及参数可以参考图3中所示的步骤S102，因此此处不再赘述。
S207：在GaN高阻层上生长GaN沟道层。
可选地，GaN沟道层的生长条件包括：生长温度在1050℃～1150℃，压力在150～250mbar之间。可以得到质量较好的GaN沟道层。
示例性地，GaN沟道层的厚度在1.0～1.5微米之间。提高最终得到的HEMT外延片的质量。得到的GaN沟道层的质量较好。
S208：在GaN沟道层上生长AlN插入层。
可选地，AlN插入层的生长温度为1050℃～1150℃，AlN插入层的生长压力为40～70mbar。能够得到质量较好的AlN插入层。
S209：在AlN插入层上生长AlGaN势垒层。
可选地，AlGaN势垒层的生长温度为1050℃～1150℃，AlGaN势垒层的生长压力为40～70mbar。得到的AlGaN势垒层的质量较好。
在本公开所提供的一种实现方式中，AlGaN势垒层的生长温度可为1020℃。本公开对此不做限制。
S210：在AlGaN势垒层上生长GaN盖帽层。
可选地，GaN盖帽层的生长温度为1050℃～1150℃，AlGaN势垒层的生长压力为40～70mbar。得到的GaN盖帽层的质量较好。
需要说明的是，在本公开实施例中，采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂，二茂铁(Cp2Fe)作为铁(Fe)源的前驱体。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (10)

1.一种具有杂质阻挡层的高电子迁移率晶体管外延片，其特征在于，所述具有杂质阻挡层的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的杂质阻挡层、AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述杂质阻挡层为TiC膜层。
2.根据权利要求1所述的具有杂质阻挡层的高电子迁移率晶体管外延片，其特征在于，所述TiC膜层的厚度为15～30nm。
3.根据权利要求1所述的具有杂质阻挡层的高电子迁移率晶体管外延片，其特征在于，所述TiC膜层的致密度为10+E7/cm-3～10+E8/cm-3。
4.一种具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，所述具有杂质阻挡层的高电子迁移率晶体管外延片制备方法包括：
提供一硅衬底；
在所述硅衬底上依次生长杂质阻挡层、AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述杂质阻挡层为TiC膜层。
5.根据权利要求4所述的具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，所述TiC膜层通过溅射得到，所述TiC膜层的溅射功率为500～800W。
6.根据权利要求4所述的具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，所述TiC膜层的沉积温度为400～600℃，所述TiC膜层的沉积压力为1～10torr。
7.根据权利要求4所述的具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，所述TiC膜层的溅射靶材为Ti，所述TiC膜层的反应气体为CH4，所述TiC膜层的溅射气体为Ar，反应腔内所述CH4与所述Ar的气体体积比为2:1～10:1。
8.根据权利要求4～7任一项所述的具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，所述具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，还包括：
生长杂质阻挡层之后，生长AlN层之前，在纯氢气环境下对所述杂质阻挡层进行高温处理。
9.根据权利要求8所述的具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，
在压力为50～150mbar、温度为1000～1200℃的纯氢气环境下对所述杂质阻挡层进行高温处理。
10.根据权利要求8所述的具有杂质阻挡层的高电子迁移率晶体管外延片制备方法，其特征在于，在压力为40～70mbar、温度为1100～1200℃的条件下在所述杂质阻挡层上生长AlN层。
CN202111552842.4A 2021-12-17 2021-12-17 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法 Pending CN114420756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111552842.4A CN114420756A (zh) 2021-12-17 2021-12-17 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111552842.4A CN114420756A (zh) 2021-12-17 2021-12-17 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法

Publications (1)

Publication Number Publication Date
CN114420756A true CN114420756A (zh) 2022-04-29

Family

ID=81267697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111552842.4A Pending CN114420756A (zh) 2021-12-17 2021-12-17 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法

Country Status (1)

Country Link
CN (1) CN114420756A (zh)

Similar Documents

Publication Publication Date Title
CN108987256B (zh) p型AlGaN半导体材料生长方法
CN109802020A (zh) 一种GaN基发光二极管外延片及其制备方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN106816499A (zh) 一种发光二极管外延片的制备方法
CN112397622B (zh) 发光二极管外延片及其制备方法
CN114023646A (zh) 一种高阻值GaN基HEMT器件及其制备方法
CN114005729A (zh) 一种氮化物异质结材料表面原位生长SiN钝化膜的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN116978992A (zh) 发光二极管及其制备方法
CN112259647A (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN109346561B (zh) 一种GaN基发光二极管外延片的制备方法
CN114649194A (zh) 提高晶体质量的掺硼硅衬底hemt外延片制备方法
CN114512394A (zh) 提高晶体质量的高电子迁移率晶体管外延片制备方法
CN112864286B (zh) 发光二极管外延片制备方法
CN114420756A (zh) 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法
CN115274818A (zh) Hemt外延片及其制备方法、hemt器件
CN109300974A (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109659407A (zh) 一种GaN基发光二极管外延片及其制备方法
CN115332057A (zh) 一种提高氮化硼二维材料结晶质量的外延生长方法
CN109994545B (zh) 一种hemt外延结构及其制备方法
CN114220729A (zh) 提高高电子迁移率晶体管外延片的质量的制备方法
CN114395797B (zh) 高阻硅外延片生长方法及生长设备
CN114420757A (zh) 提高制备效率的高电子迁移率晶体管外延片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination