CN113889402A - 一种用于制备GaN基电子器件的方法 - Google Patents

一种用于制备GaN基电子器件的方法 Download PDF

Info

Publication number
CN113889402A
CN113889402A CN202010619149.3A CN202010619149A CN113889402A CN 113889402 A CN113889402 A CN 113889402A CN 202010619149 A CN202010619149 A CN 202010619149A CN 113889402 A CN113889402 A CN 113889402A
Authority
CN
China
Prior art keywords
gan
doping
substrate
resistance
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010619149.3A
Other languages
English (en)
Inventor
孙钱
周宇
刘建勋
孙秀建
詹晓宁
高宏伟
钟耀宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202010619149.3A priority Critical patent/CN113889402A/zh
Publication of CN113889402A publication Critical patent/CN113889402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种用于制备GaN基电子器件的方法，包括：对高阻衬底表面进行掺杂处理，使所述高阻衬底表面的空位、间隙位、替代位中的任一者或多者为掺杂离子和/或掺杂原子所占据，从而能够阻止外部的Al原子和/或Ga原子向所述高阻衬底内扩散或利用补偿机制抑制寄生导电，之后在所述高阻衬底表面生长含Al原子和/或Ga原子的外延结构，并基于所述外延结构制作GaN基电子器件。本发明还公开了利用所述方法制备的GaN基电子器件。本发明的GaN基电子器件制作方法简单而有效，既可以保证外延层晶体质量，还避免了二次外延界面杂质沾污、生产效率低等问题，因此能够制造兼具低射频损耗、高性能的GaN基射频微波器件外延片。

Description

一种用于制备GaN基电子器件的方法
技术领域
本发明涉及一种半导体器件的制备方法，具体涉及一种用于制备GaN基电子器件的方法，属于半导体技术领域。
背景技术
氮化镓(GaN)作为第三代宽禁带半导体的代表，具有大的禁带宽度、高的电子迁移率和击穿场强等优点，器件功率密度是硅(Si)、砷化镓(GaAs)功率密度的10倍以上。由于其高频率、高功率、高效率、耐高温、抗辐射等优异特性，可广泛应用于面向5G的射频微波频段民用通信基站、手机射频芯片以及尖端军事装备等领域，因此成为新一代固态射频微波器件与材料研究的前沿热点。
GaN基射频微波器件的材料外延方面，美国Qorvo和其他多数厂商均采用高导热率的SiC衬底，以提高器件的散热性能。然而，SiC衬底成本较高、产能低，其较小尺寸也进一步限制了器件产能。同时，欧美国家针对SiC衬底始终对我国采取严格的禁运与管控措施，因此，采用具有低成本、大尺寸优势的硅衬底进行GaN基射频微波器件材料外延生长具有重要意义，能够在保证器件性能的前提下，更好发挥成本与产能优势。为了减少衬底寄生电容损耗，该技术路线必须采用高阻Si衬底。然而，基于高阻Si衬底的GaN异质外延存在其特有问题：一方面，外延层和Si衬底由于存在带阶差，外延层/Si衬底界面可能存在电子导电层；另一方面，在外延生长过程中，由于热驱动作用，III族金属原子(如Al原子、Ga原子)不可避免地扩散至Si衬底而成为受主杂质，进而可能形成p型导电层。以上情形使得外延层/Si衬底界面状态极为复杂，并引入界面寄生电容和寄生电阻，从而加剧器件的射频损耗，影响器件高频性能，包括退化器件增益截止频率fT以及高振荡频率fMax、减小器件功率附加效率(Power-added Efficiency,PAE)。
为解决上述问题，抑制高阻Si衬底GaN异质外延过程中形成的界面导电层成为关键。有研究人员提出低温AlN成核层生长技术，试图通过外延生长参数调控抑制Al原子的热扩散，进而抑制p型界面导电层，其能够一定程度上抑制Al原子的热扩散，从而抑制p型寄生导电层，然而这种方式是以牺牲晶体质量为代价，会使AlN成核层中的位错、缺陷增多，因此AlN成核层本身会呈现出一定导电特性，进而使得器件射频损耗增大。又有研究人员提出扩散势垒层(Diffusion Barrier)技术，通过于Si衬底上首先外延生长SiNx，以阻挡后续外延生长AlN成核层过程中Al原子的热扩散，从而抑制界面导电层，该方式也能够抑制Al原子热扩散，但是AlN晶体质量亦会下降，尤其穿透位错会增多，相应的漏电通道增多，同样会增大器件射频损耗。还有研究人员提出外延后的离子注入的方法，即在外延生长一定厚度外延层后，利用离子注入对界面导电层实施物理性破坏，然后通过二次外延完成射频微波器件全结构的生长，其中通过物理性的轰击，能够较为彻底地破坏界面导电层，但由于注入离子深度存在一定限制，需要在硅衬底上生长薄层外延层后(如生长一定厚度AlN成核层)进行离子注入，而后通过二次外延完成全结构生长，因此，不可避免存在二次外延界面问题，事实上，二次外延界面存在杂质并入以及碳、氧沾污等诸多问题，会再次引入界面导电层问题，从而使得器件射频损耗增大。
发明内容
本发明的主要目的在于提供一种用于制备GaN基电子器件的方法及GaN基电子器件，从而克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种用于制备GaN基电子器件的方法，包括：对高阻衬底表面进行掺杂处理，至少使所述高阻衬底表面的空位、间隙位、替代位中的任一者或多者为掺杂离子和/或掺杂原子所占据，从而至少能够阻止外部的Al原子和/或Ga原子向所述高阻衬底内扩散或抑制寄生导电，之后在所述高阻衬底表面生长含Al原子和/或Ga原子的外延结构，并基于所述外延结构制作GaN基电子器件。
本发明实施例还提供了由前述任一种方法制备形成的GaN基电子器件。进一步的，所述GaN基电子器件包括GaN基射频微波器件。
本发明实施例还提供了一种改善GaN基射频微波器件性能的方法，其包括：对用于制作所述器件的高阻衬底表面进行掺杂处理，并将掺杂离子和/或掺杂原子激活，使所述掺杂离子和/或掺杂原子至少占据所述高阻衬底表面的空位、间隙位或替代位，以使所述高阻衬底表面为p型、n型或保持高阻特性，并至少能够阻止所述器件的外延结构中的Al原子和/或Ga原子向所述高阻衬底内扩散或抑制寄生导电。
在一些实施方式中，所述改善GaN基射频微波器件性能的方法包括：至少采用离子注入、热扩散或外延生长方式对所述高阻衬底表面进行掺杂处理，并将掺杂元素激活；所述掺杂处理中采用的掺杂元素包括III族、V族、IV及其它族元素中的任一种或多种的组合。
与现有技术相比较，本发明实施例通过掺杂对高阻衬底(例如高阻Si衬底)表面的导电性进行调控，利用掺杂离子和/或掺杂原子占据空位、替代位、间隙位，阻碍Al、Ga等原子扩散入衬底或利用补偿机制抑制由外延生长过程诱导的界面导电层(亦可认为是寄生导电层)，从材料层面显著降低射频损耗，方法简单而有效，一方面可以保证外延层晶体质量，另一方面不存在二次外延界面杂质沾污、生产效率低等问题，因此能够制造兼具低射频损耗、高性能的GaN基射频微波器件外延片。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一典型实施方案中对高阻Si衬底进行表面修饰(B离子注入)的示意图。
图2是本发明一典型实施方案中在高阻Si衬底(表面经过B离子注入修饰)上生长形成的GaN基射频微波器件外延结构示意图。
图3是本发明另一典型实施方案中对高阻Si衬底进行表面修饰(P离子注入)的示意图。
图4是本发明另一典型实施方案中在高阻Si衬底(表面经过P离子注入修饰)上生长形成的GaN基射频微波器件外延结构示意图。
图5是本发明实施例1及对照例所制备硅基GaN射频微波器件的射频损耗测试结果。
具体实施方式
通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
本发明实施例的一个方面提供了一种用于制备GaN基电子器件的方法，其包括：
对高阻衬底表面进行掺杂处理，以使所述高阻衬底表面为p型、n型或保持高阻特性，并使所述高阻衬底表面至少能够阻止外部的Al原子和/或Ga原子向所述高阻衬底内扩散或利用补偿机制抑制寄生导电；
在所述高阻衬底表面生长含Al和/或Ga的外延结构；以及
基于所述外延结构制作GaN基电子器件。
进一步的，所述外部的Al、Ga原子的来源包括所述的外延结构、与所述高阻衬底表面接触的其它含Al或Ga的材料等。
例如，在一些实施方式中，所述用于制备GaN基电子器件的方法包括：至少采用离子注入、热扩散或外延生长方式对所述高阻衬底表面进行掺杂处理，并将掺杂离子和/或掺杂原子激活。其中，不限于采用外延生长炉外快速退火工艺激活掺杂离子和/或掺杂原子，也包括利用外延生长本身的高温过程激活掺杂离子和/或掺杂原子。
例如，在一些实施方式中，所述用于制备GaN基电子器件的方法包括：在完成所述的掺杂处理后，利用快速退火工艺将所述掺杂离子和/或掺杂原子激活，再在所述高阻衬底表面生长所述外延结构。
在一些实施方式中，所述用于制备GaN基电子器件的方法具体包括：在完成所述的掺杂处理后，在所述高阻衬底表面生长所述外延结构，并相应的外延生长过程中使所述掺杂离子和/或掺杂原子激活。
在一些实施方式中，所述用于制备GaN基电子器件的方法具体包括：至少采用MOCVD(金属有机化学气相沉积)、MBE(Molecular Beam Epitaxy,分子束外延)中的任一种方式生长所述外延结构，但不限于此。
在一些实施方式中，所述掺杂处理中采用的掺杂元素包括III族、V族、IV及其它族元素中的任一种或多种的组合。
例如，所述III族元素包括但不限于硼元素。
例如，所述V族元素包括但不限于磷元素。
例如，所述IV族元素包括但不限于硅元素、碳元素。
例如，所述其它族元素包括但不限于氢(H)、氦(He)、氧(O)、氮(N)、锂(Li)、铍(Be)中的任一种或多种的组合。
在一些实施方式中，所述高阻衬底的电阻率>104Ω·cm，其包括但不限于高阻Si衬底、蓝宝石衬底、碳化硅衬底、高阻氮化镓衬底、高阻氮化铝衬底、SOI衬底中的任一种或多种的组合。
在一些实施方式中，所述外延结构包括主要由第一半导体与第二半导体组成的异质结，所述第一半导体包括但不限于GaN，所述第二半导体包括但不限于AlGaN、AlInGaN或AlN。
其中，所述第一半导体、第二半导体可分别被定义为沟道层、势垒层。
在一些实施方式中，第一半导体与第二半导体之间还可设置插入层或空间层，其材质包括但不限于AlN等。
在一些实施方式中，所述用于制备GaN基电子器件的方法具体包括：采用硼离子或磷离子注入方式对高阻Si衬底表面进行掺杂处理，注入能量为1keV～1MeV，注入剂量为1×106～1×1020/cm2,之后采用快速退火工艺使注入的硼离子或磷离子激活，其中采用的退火温度为700～1000℃，退火时间为30s～30min，退火气氛包括氮气气氛或惰性气氛或其它保护性气氛。
进一步的，所述用于制备GaN基电子器件的方法可以与已知的GaN基射频微波器件的标准工艺流程兼容。
本发明实施例的另一个方面还提供了由前述任一种方法制备形成的GaN基电子器件。
进一步的，所述GaN基电子器件包括GaN基射频微波器件，其可以具有：采用GaN帽层的GaN基射频微波器件外延结构，或者，采用氮化硅原位钝化帽层的GaN基射频微波器件外延结构，且不限于此。
在一些实施方式中，所述电子器件的外延结构包括依次生长于高阻衬底表面的成核层、应力控制层、缓冲层、沟道层、插入层、势垒层、GaN帽层等。
例如，所述电子器件的外延结构包括依次生长于高阻衬底表面的AlN成核层、应力控制层、GaN缓冲层、GaN沟道层、AlN插入层、AlxGa1-xN势垒层、GaN帽层，其中0.25≤x<1。
进一步的，所述AlN成核层的厚度为10-1000nm。
进一步的，所述应力控制层的厚度为100-1500nm。
进一步的，所述GaN缓冲层的厚度为0.1-5μm。
进一步的，所述GaN沟道层的厚度为50-200nm。
进一步的，所述AlN插入层的厚度为0.5-1.5nm。
进一步的，所述AlxGa1-xN势垒层的厚度为15-25nm。
进一步的，所述GaN帽层的厚度为2-50nm。
进一步的，所述应力控制层包括但不限于渐变Al组分应力控制层或超晶格应力调控层。
进一步的，所述GaN帽层上还形成有原位钝化层，所述原位钝化层的材质包括但不限于氮化硅。
本发明实施例的另一个方面还提供了一种改善GaN基射频微波器件性能的方法，其包括：对用于制作所述器件的高阻衬底表面进行掺杂处理，并将掺杂离子和/或掺杂原子激活，使所述掺杂离子和/或掺杂原子至少占据所述高阻衬底表面的空位、间隙位或替代位，以使所述高阻衬底表面为p型、n型或保持高阻特性，并至少能够阻止所述器件的外延结构中的Al原子和/或Ga原子向所述高阻衬底内扩散或利用补偿机制抑制寄生导电。
在一些实施方式中，所述改善GaN基射频微波器件性能的方法包括：至少采用离子注入、热扩散或外延生长方式对所述高阻衬底表面进行掺杂处理，并将掺杂元素激活；所述掺杂处理中采用的掺杂元素包括III族、V族、IV族及其它族元素中的任一种或多种的组合。
例如，所述III族元素包括但不限于硼元素。
例如，所述V族元素包括但不限于磷元素。
例如，所述IV族元素包括但不限于硅元素、碳元素。
例如，所述其它族元素包括但不限于氢(H)、氦(He)、氧(O)、氮(N)、锂(Li)、铍(Be)中的任一种或多种的组合。
在一些实施方式中，所述高阻衬底的电阻率>104Ω·cm，其包括但不限于高阻Si衬底、蓝宝石衬底、碳化硅衬底、高阻氮化镓衬底、高阻氮化铝衬底、SOI衬底中的任一种或多种的组合。
在一些实施方式中，所述外延结构包括主要由第一半导体与第二半导体组成的异质结，所述第一半导体包括但不限于GaN，所述第二半导体包括但不限于AlGaN、AlInGaN或AlN。
其中，所述第一半导体、第二半导体可分别被定义为沟道层、势垒层。
在一些实施方式中，第一半导体与第二半导体之间还可设置插入层或空间层，其材质包括但不限于AlN等。
在一些实施方式中，所述改善GaN基射频微波器件性能的方法具体包括：采用硼离子或磷离子注入方式对高阻Si衬底表面进行掺杂处理，注入能量为1keV～1MeV，注入剂量为1×106～1×1020/cm2,之后采用快速退火工艺使注入的硼离子或磷离子激活，其中采用的退火温度为700～1000℃，退火时间为30s～30min，退火气氛包括氮气气氛或惰性气氛。
显然，以上实施例所提供的改善GaN基射频微波器件性能的方法还可包含制作此类器件所需的其它工序，但这些工序均可以按照本领域已知的方式实现，例如可以通过GaN基射频微波器件的标准工艺流程实现。
本发明实施例针对现有硅基GaN基射频微波器件中与外延层/衬底界面导电层密切相关的射频损耗问题，通过掺杂技术对高阻衬底(例如高阻Si衬底)进行表面导电类型以及衬底表面的原子排布、原子晶格占据情况进行调控，利用掺杂离子和/或掺杂原子占据空位、替代位、间隙位，阻碍Al、Ga等原子扩散入衬底或利用补偿机制抑制由外延生长过程诱导的界面导电层(寄生导电层)，从而从材料层面显著降低射频损耗。进一步地，本发明实施例还可以结合高阻衬底上GaN应力调控技术与高质量有源区异质结生长技术，从而制造出面向5G应用的GaN基射频微波器件。
例如，在本发明的一些实施方式中，在对高阻Si衬底(电阻率>104Ω·cm)进行表面修饰时，可以离子注入硼(B)，使得硅衬底表面形成p型，同时占据晶格位置的B原子可以阻碍Al、Ga原子的扩散，从而抑制可能的界面电子导电层或者空穴导电层；也可以离子注入磷(P)，使得硅衬底表面形成n型，同时占据晶格位置的B原子可以阻碍Al、Ga原子的扩散，从而抑制可能的界面空穴导电层或者电子导电层。
例如，本发明一典型实施例中提供了一种硅基GaN射频微波器件的制备工艺，其包括如下步骤：
1)高阻Si衬底(电阻率>104Ω·cm)表面掺杂。采用硼离子注入，注入能量1keV～1MeV，注入剂量1×106～1×1020/cm2,如图1所示。
2)B离子激活。采用快速退火工艺，退火温度900～1000℃，退火时间30s，退火气氛氮气。
3)AlN成核层生长。利用MOCVD设备，温度1000-1100℃、氢气气氛下热处理5分钟，去除表面氧化层；然后降温至1000-1080℃，通入Al源进行预铺Al；最后控制反应室压强10-200mbar，TMAl流量20-200sccm，氨气流量1-20slm，生长AlN成核层，厚度10-1000nm。
4)渐变Al组分应力控制层生长。载气为氢气，生长温度1000-1300℃，反应室压强50-250mbar，TMAl流量10-200sccm，TMGa流量10-250sccm，氨气流量1-20slm，厚度100-1500nm。
5)GaN缓冲层生长。反应室压强50-200mbar，温度900-1050℃，TMGa流量50-500sccm，氨气流量1-20slm，生长速率1-10μm/hr，厚度0.1-5μm。
6)GaN沟道层生长。载气为氢气，生长温度900-1200℃；反应腔室压强100-350mbar；TMGa流量20-40sccm，氨气流量8-20slm。GaN沟道层厚度为50-200nm，生长速率0.1-3μm/hr。
7)AlN插入层生长。载气为氢气，生长温度900-1200℃；反应腔室压强100-350mbar；TMAl流量20-200sccm，氨气流量2-20slm。AlN插入层厚度0.5-1.5nm，生长速率0.1-3μm/hr。
8)AlxGa1-xN势垒层生长(0.25≤x<1)。载气为氮气，生长温度为800-1100℃；反应腔室压强50-350mbar；TMAl流量为10-200sccm，TEGa流量为10-200sccm，氨气流量2-20slm。AlxGa1-xN势垒层厚度15-25nm，生长速率0.02-3μm/hr。
9)GaN帽层生长。由于高Al组分AlGaN势垒层易氧化，故需要生长GaN帽层保护。载气为氮气，生长温度为800-1100℃；反应腔室压强100-350mbar；TMGa流量为10-100sccm，氨气流量2-20slm。GaN帽层厚度2-50nm，生长速率0.1-3μm/hr。至此，完成了材料的外延生长，外延结构如图2所示。
10)射频微波器件制备。基于上述外延生长的硅基GaN射频微波器件外延片，采用GaN基射频微波器件的标准工艺流程，完成器件制备。
例如，本发明另一典型实施例中提供的一种硅基GaN射频微波器件的制备工艺包括如下步骤：
1)高阻Si衬底(电阻率>104Ω·cm)表面掺杂。采用磷(P)离子注入，注入能量1keV～1MeV，注入剂量1×106～1×1020/cm2,如图3所示。
2)P离子激活。采用快速退火工艺，退火温度900～1000℃，退火时间30s，退火气氛氮气。
3)AlN成核层生长。利用MOCVD设备，温度1000-1100℃、氢气气氛下热处理5分钟，去除表面氧化层；然后降温至1000-1080℃，通入Al源进行预铺Al；最后控制反应室压强10-200mbar，TMAl流量20-200sccm，氨气流量1-20slm，生长AlN成核层，厚度10-1000nm。
4)渐变Al组分应力控制层生长。载气为氢气，生长温度1000-1300℃，反应室压强50-250mbar，TMAl流量10-200sccm，TMGa流量10-250sccm，氨气流量1-20slm，厚度100-1500nm。
5)GaN缓冲层生长。反应室压强50-200mbar，温度900-1050℃，TMGa流量50-500sccm，氨气流量1-20slm，生长速率1-10μm/hr，厚度0.1-5μm。
6)GaN沟道层生长。载气为氢气，生长温度900-1200℃；反应腔室压强100-350mbar；TMGa流量20-40sccm，氨气流量8-20slm。GaN沟道层厚度为50-200nm，生长速率0.1-3μm/hr。
7)AlN插入层生长。载气为氢气，生长温度900-1200℃；反应腔室压强100-350mbar；TMAl流量20-200sccm，氨气流量2-20slm。AlN插入层厚度0.5-1.5nm，生长速率0.1-3μm/hr。
8)AlxGa1-xN势垒层生长(0.25≤x<1)。载气为氮气，生长温度为800-1100℃；反应腔室压强50-350mbar；TMAl流量为10-200sccm，TEGa流量为10-200sccm，氨气流量2-20slm。AlxGa1-xN势垒层厚度15-25nm，生长速率0.02-3μm/hr。
9)GaN帽层生长。由于高Al组分AlGaN势垒层易氧化，故需要生长GaN帽层保护。载气为氮气，生长温度为800-1100℃；反应腔室压强100-350mbar；TMGa流量为10-100sccm，氨气流量2-20slm。GaN帽层厚度2-50nm，生长速率0.1-3μm/hr。至此，完成了材料的外延生长，外延结构如图4所示。
10)射频微波器件制备。基于上述外延生长的硅基GaN射频微波器件外延片，采用GaN基射频微波器件的标准工艺流程，完成器件制备。
以下结合若干更为具体的实施案例对本发明的技术方案作更为详尽的解释说明。
实施例1：一种硅基GaN射频微波器件的制备工艺包括如下步骤：
1)高阻Si衬底(电阻率>104Ω·cm)表面掺杂。采用硼离子注入，注入能量1keV，注入剂量1×106/cm2。
2)B离子激活。采用快速退火工艺，退火温度1000℃，退火时间30s，退火气氛氮气。
3)AlN成核层生长。利用MOCVD设备，温度1100℃、氢气气氛下热处理5分钟，去除表面氧化层；然后降温至1080℃，通入Al源进行预铺Al；最后控制反应室压强10mbar，TMAl流量20sccm，氨气流量1slm，生长AlN成核层，厚度10nm。
4)渐变Al组分应力控制层生长。载气为氢气，生长温度1000℃，反应室压强50mbar，TMAl流量10sccm，TMGa流量10sccm，氨气流量1slm，厚度100nm。
5)GaN缓冲层生长。反应室压强50mbar，温度900℃，TMGa流量50sccm，氨气流量1slm，生长速率1μm/hr，厚度0.1μm。
6)GaN沟道层生长。载气为氢气，生长温度900℃；反应腔室压强100mbar；TMGa流量40sccm，氨气流量8slm。GaN沟道层厚度为50nm，生长速率0.1μm/hr。
7)AlN插入层生长。载气为氢气，生长温度900℃；反应腔室压强100mbar；TMAl流量20sccm，氨气流量2slm。AlN插入层厚度0.5nm，生长速率0.1μm/hr。
8)AlxGa1-xN势垒层生长(0.25≤x<1)。载气为氮气，生长温度为800℃；反应腔室压强50mbar；TMAl流量为10sccm，TEGa流量为10sccm，氨气流量2slm。AlxGa1-xN势垒层厚度15nm，生长速率0.02μm/hr。
9)GaN帽层生长。由于高Al组分AlGaN势垒层易氧化，故需要生长GaN帽层保护。载气为氮气，生长温度为800℃；反应腔室压强100mbar；TMGa流量为10sccm，氨气流量2slm。GaN帽层厚度2nm，生长速率0.1μm/hr。至此，完成了材料的外延生长。
10)射频微波器件制备。基于上述外延生长的硅基GaN射频微波器件外延片，采用GaN基射频微波器件的标准工艺流程，完成器件制备。
对照例：该对照例与实施例1基本相同，区别仅在于：未包含步骤1)-步骤2)。
实施例2：一种硅基GaN射频微波器件的制备工艺包括如下步骤：
1)高阻Si衬底(电阻率>104Ω·cm)表面掺杂。采用硼离子注入，注入能量1MeV，注入剂量1×1020/cm2,如图1所示。
2)B离子激活。采用快速退火工艺，退火温度700℃，退火时间30min，退火气氛氮气。
3)AlN成核层生长。利用MOCVD设备，温度1050℃、氢气气氛下热处理5分钟，去除表面氧化层；然后降温至1000℃，通入Al源进行预铺Al；最后控制反应室压强200mbar，TMAl流量200sccm，氨气流量20slm，生长AlN成核层，厚度1000nm。
4)渐变Al组分应力控制层生长。载气为氢气，生长温度1300℃，反应室压强250mbar，TMAl流量200sccm，TMGa流量250sccm，氨气流量20slm，厚度1500nm。
5)GaN缓冲层生长。反应室压强200mbar，温度1050℃，TMGa流量500sccm，氨气流量20slm，生长速率10μm/hr，厚度5μm。
6)GaN沟道层生长。载气为氢气，生长温度1200℃；反应腔室压强350mbar；TMGa流量40sccm，氨气流量20slm。GaN沟道层厚度为200nm，生长速率3μm/hr。
7)AlN插入层生长。载气为氢气，生长温度1200℃；反应腔室压强350mbar；TMAl流量200sccm，氨气流量20slm。AlN插入层厚度1.5nm，生长速率3μm/hr。
8)AlxGa1-xN势垒层生长(0.25≤x<1)。载气为氮气，生长温度为1100℃；反应腔室压强350mbar；TMAl流量为200sccm，TEGa流量为200sccm，氨气流量20slm。AlxGa1-xN势垒层厚度25nm，生长速率3μm/hr。
9)GaN帽层生长。由于高Al组分AlGaN势垒层易氧化，故需要生长GaN帽层保护。载气为氮气，生长温度为1100℃；反应腔室压强350mbar；TMGa流量为100sccm，氨气流量20slm。GaN帽层厚度50nm，生长速率3μm/hr。至此，完成了材料的外延生长。
10)射频微波器件制备。基于上述外延生长的硅基GaN射频微波器件外延片，采用GaN基射频微波器件的标准工艺流程，完成器件制备。
实施例3：一种硅基GaN射频微波器件的制备工艺包括如下步骤：
1)高阻Si衬底(电阻率>104Ω·cm)表面掺杂。采用磷(P)离子注入，注入能量0.5MeV，注入剂量5×1010/cm2。
2)P离子激活。采用快速退火工艺，退火温度900℃，退火时间1min，退火气氛氮气。
3)AlN成核层生长。利用MOCVD设备，温度1100℃、氢气气氛下热处理5分钟，去除表面氧化层；然后降温至1000℃，通入Al源进行预铺Al；最后控制反应室压强100mbar，TMAl流量100sccm，氨气流量10slm，生长AlN成核层，厚度500nm。
4)渐变Al组分应力控制层生长。载气为氢气，生长温度1200℃，反应室压强150mbar，TMAl流量150sccm，TMGa流量150sccm，氨气流量10slm，厚度900nm。
5)GaN缓冲层生长。反应室压强100mbar，温度1050℃，TMGa流量250sccm，氨气流量10slm，生长速率5μm/hr，厚度3μm。
6)GaN沟道层生长。载气为氢气，生长温度1000℃；反应腔室压强250mbar；TMGa流量30sccm，氨气流量15slm。GaN沟道层厚度为100nm，生长速率2μm/hr。
7)AlN插入层生长。载气为氢气，生长温度1000℃；反应腔室压强250mbar；TMAl流量100sccm，氨气流量10slm。AlN插入层厚度1nm，生长速率1μm/hr。
8)AlxGa1-xN势垒层生长(0.25≤x<1)。载气为氮气，生长温度为1050℃；反应腔室压强150mbar；TMAl流量为100sccm，TEGa流量为100sccm，氨气流量10slm。AlxGa1-xN势垒层厚度20nm，生长速率2μm/hr。
9)GaN帽层生长。由于高Al组分AlGaN势垒层易氧化，故需要生长GaN帽层保护。载气为氮气，生长温度为1000℃；反应腔室压强150mbar；TMGa流量为80sccm，氨气流量10slm。GaN帽层厚度30nm，生长速率1μm/hr。至此，完成了材料的外延生长。
10)射频微波器件制备。基于上述外延生长的硅基GaN射频微波器件外延片，采用GaN基射频微波器件的标准工艺流程，完成器件制备。
请参阅图5，经测试后发现，对照例1所制备的器件(衬底未经B离子注入表面修饰)，其射频损耗达到-4dB/mm@10GHz，与之相较，实施例1所制备的器件(衬底经B离子注入表面修饰)，射频损耗仅为-0.8dB/mm。可见，本发明实施例器件的性能，特别是射频损耗性能有非常显著的提升。
本发明以上实施例从高阻Si衬底层面提出了解决硅基GaN射频微波器件中界面导电层的方案，彻底规避了通过改变外延生长条件及外延结构抑制界面导电层而带来的外延层晶体质量退化等不利影响。并且，该方法简单、可行性强，仅需通过掺杂技术对硅衬底进行表面修饰，使得掺杂离子和/或掺杂原子占据空位、替代位、间隙位，阻碍高温外延生长过程中Al、Ga等原子扩散入Si衬底或利用补偿机制抑制由外延生长过程诱导的界面导电层。与现有的诸如物理性破坏导电层的离子注入方法等相比，该方法无需二次外延工艺且避免了离子注入工艺本身对外延层的损伤，大大简化了外延生长工艺，提高了生产效率，所制得的器件兼具低射频损耗、高性能、低成本等优势，极有望实现面向5G的商用化应用。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本发明案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。

Claims (12)

1.一种用于制备GaN基电子器件的方法，其特征在于包括：对高阻衬底表面进行掺杂处理，至少使所述高阻衬底表面的空位、间隙位、替代位中的任一者或多者为掺杂离子和/或掺杂原子所占据，从而至少能够阻止外部的Al原子和/或Ga原子向所述高阻衬底内扩散或抑制寄生导电，之后在所述高阻衬底表面生长含Al原子和/或Ga原子的外延结构，并基于所述外延结构制作GaN基电子器件。
2.根据权利要求1所述用于制备GaN基电子器件的方法，其特征在于包括：至少采用离子注入、热扩散或外延生长方式对所述高阻衬底表面进行掺杂处理，并将掺杂离子和/或掺杂原子激活，以使所述掺杂离子和/或掺杂原子至少占据所述高阻衬底表面的空位、间隙位、替代位中的任一者或多者。
3.根据权利要求2所述用于制备GaN基电子器件的方法，其特征在于包括：
在完成所述的掺杂处理后，利用快速退火工艺将所述掺杂离子和/或掺杂原子激活，再在所述高阻衬底表面生长所述外延结构；
或者，在完成所述的掺杂处理后，在所述高阻衬底表面生长所述外延结构，并在相应的外延生长过程中使所述掺杂离子和/或掺杂原子激活。
4.根据权利要求1所述用于制备GaN基电子器件的方法，其特征在于包括：至少采用MOCVD、MBE中的任一种方式生长所述外延结构。
5.根据权利要求1所述用于制备GaN基电子器件的方法，其特征在于：所述掺杂处理中采用的掺杂元素包括III族、V族、IV族及其它族元素中的任一种或多种的组合；优选的，所述III族元素包括硼；优选的，所述V族元素包括磷；优选的，所述IV族元素包括硅或碳；所述其它族元素包括氢、氦、氧、氮、锂、铍中的任一种或多种的组合；和/或，所述高阻衬底包括高阻Si衬底、蓝宝石衬底、碳化硅衬底、高阻氮化镓衬底、高阻氮化铝衬底、SOI衬底中的任一种或多种的组合；和/或，所述外延结构包括主要由第一半导体与第二半导体组成的异质结，所述第一半导体包括GaN，所述第二半导体包括AlGaN、AlInGaN或AlN。
6.根据权利要求2所述用于制备GaN基电子器件的方法，其特征在于包括：采用硼离子或磷离子注入方式对高阻Si衬底表面进行掺杂处理，注入能量为1keV～1MeV，注入剂量为1×106～1×1020/cm2,之后采用快速退火工艺使注入的硼离子或磷离子激活，其中采用的退火温度为700～1000℃，退火时间为30s～30min，退火气氛包括氮气气氛或惰性气氛。
7.由权利要求1-6中任一项所述方法制备形成的GaN基电子器件；优选的，所述GaN基电子器件包括GaN基射频微波器件。
8.根据权利要求7所述的GaN基电子器件，其特征在于：所述电子器件的外延结构包括依次生长于高阻衬底表面的AlN成核层、应力控制层、GaN缓冲层、GaN沟道层、AlN插入层、AlxGa1-xN势垒层、GaN帽层，其中0.25≤x<1；优选的，所述AlN成核层的厚度为10-1000nm；优选的，所述应力控制层的厚度为100-1500nm；优选的，所述GaN缓冲层的厚度为0.1-5μm；优选的，所述GaN沟道层的厚度为50-200nm；优选的，所述AlN插入层的厚度为0.5-1.5nm；优选的，所述AlxGa1-xN势垒层的厚度为5-25nm；优选的，所述GaN帽层的厚度为1-50nm；优选的，所述应力控制层包括渐变Al组分应力控制层或超晶格应力调控层；优选的，所述GaN帽层上还形成有原位钝化层，所述原位钝化层的材质包括氮化硅。
9.一种改善GaN基射频微波器件性能的方法，其特征在于包括：对用于制作所述器件的高阻衬底表面进行掺杂处理，并将掺杂离子和/或掺杂原子激活，使所述掺杂离子和/或掺杂原子至少占据所述高阻衬底表面的空位、间隙位或替代位，以使所述高阻衬底表面为p型、n型或保持高阻特性，并至少能够阻止所述器件的外延结构中的Al原子和/或Ga原子向所述高阻衬底内扩散或抑制寄生导电。
10.根据权利要求9所述改善GaN基射频微波器件性能的方法，其特征在于包括：至少采用离子注入、热扩散或外延生长方式对所述高阻衬底表面进行掺杂处理，并将掺杂元素激活；所述掺杂处理中采用的掺杂元素包括III族、V族、IV族及其它族元素中的任一种或多种的组合。
11.根据权利要求10所述改善GaN基射频微波器件性能的方法，其特征在于：所述III族元素包括硼；或者，所述V族元素包括磷；或者，所述IV族元素包括硅或碳；所述其它族元素包括氢、氦、氧、氮、锂、铍中的任一种或多种的组合；和/或，所述高阻衬底包括高阻Si衬底、蓝宝石衬底、碳化硅衬底、高阻氮化镓衬底、高阻氮化铝衬底、SOI衬底中的任一种或多种的组合；和/或，所述外延结构包括主要由第一半导体与第二半导体组成的异质结，所述第一半导体包括GaN，所述第二半导体包括AlGaN、AlInGaN或AlN。
12.根据权利要求11所述改善GaN基射频微波器件性能的方法，其特征在于包括：采用硼离子或磷离子注入方式对高阻Si衬底表面进行掺杂处理，注入能量为1keV～1MeV，注入剂量为1×106～1×1020/cm2,之后采用快速退火工艺使注入的硼离子或磷离子激活，其中采用的退火温度为700～1000℃，退火时间为30s～30min，退火气氛包括氮气气氛或惰性气氛。
CN202010619149.3A 2020-07-01 2020-07-01 一种用于制备GaN基电子器件的方法 Pending CN113889402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010619149.3A CN113889402A (zh) 2020-07-01 2020-07-01 一种用于制备GaN基电子器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010619149.3A CN113889402A (zh) 2020-07-01 2020-07-01 一种用于制备GaN基电子器件的方法

Publications (1)

Publication Number Publication Date
CN113889402A true CN113889402A (zh) 2022-01-04

Family

ID=79012571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010619149.3A Pending CN113889402A (zh) 2020-07-01 2020-07-01 一种用于制备GaN基电子器件的方法

Country Status (1)

Country Link
CN (1) CN113889402A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613847A (zh) * 2022-05-10 2022-06-10 合肥工业大学 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
CN117542876A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种半导体器件及半导体器件的制作方法
CN117542887A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613847A (zh) * 2022-05-10 2022-06-10 合肥工业大学 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
CN117542876A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种半导体器件及半导体器件的制作方法
CN117542887A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法
CN117542887B (zh) * 2024-01-10 2024-04-30 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法

Similar Documents

Publication Publication Date Title
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
JP4463448B2 (ja) ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
CN113889402A (zh) 一种用于制备GaN基电子器件的方法
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN108886063B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
CN113782600B (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN110600547B (zh) 氮化镓基半导体器件及其制作方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
CN111009579A (zh) 半导体异质结构及半导体器件
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
US20240112909A1 (en) Nitride semiconductor epitaxial substrate, method for producing same, and nitride semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination