CN117542887A - 一种氮化镓射频器件以及制备方法 - Google Patents
一种氮化镓射频器件以及制备方法 Download PDFInfo
- Publication number
- CN117542887A CN117542887A CN202410032721.4A CN202410032721A CN117542887A CN 117542887 A CN117542887 A CN 117542887A CN 202410032721 A CN202410032721 A CN 202410032721A CN 117542887 A CN117542887 A CN 117542887A
- Authority
- CN
- China
- Prior art keywords
- resistance
- atoms
- gallium nitride
- resistance substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 65
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 230000007935 neutral effect Effects 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 17
- 125000004429 atom Chemical group 0.000 claims description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 230000006911 nucleation Effects 0.000 claims description 19
- 238000010899 nucleation Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 11
- 125000004432 carbon atom Chemical group C* 0.000 claims description 6
- 229910021480 group 4 element Inorganic materials 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000005336 cracking Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005728 strengthening Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052745 lead Chemical group 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓射频器件以及制备方法。该氮化镓射频器件包括：高阻衬底，高阻衬底的电阻率大于或等于1000Ω·cm，高阻衬底内掺杂有电中性原子，电中性原子的部分或者全部位于高阻衬底的晶格间隙中；电中性原子的掺杂浓度小于1019/cm3；外延层，外延层位于高阻衬底之上。本发明实施例提供的技术方案实现了氮化硅器件的高外延良率和低制备成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓射频器件以及制备方法。
背景技术
氮化镓射频器件中外延层中的异质结界面附近可以产生高浓度、高迁移率的二维电子气，在高频、高速器件方面的应用很广泛。
现有技术中，无法兼顾氮化硅器件的高外延良率和低制备成本。
发明内容
本发明提供了一种氮化镓射频器件以及制备方法，以实现氮化硅器件的高外延良率和低制备成本。
根据本发明的一方面，提供了一种氮化镓射频器件，包括：
高阻衬底，所述高阻衬底的电阻率大于或等于1000 Ω·cm，所述高阻衬底内掺杂有电中性原子，所述电中性原子的部分或者全部位于所述高阻衬底的晶格间隙中；所述电中性原子的掺杂浓度小于1019/cm3；
外延层，所述外延层位于所述高阻衬底之上。
可选地，所述高阻衬底包括高阻硅衬底，所述电中性原子属于第Ⅳ主族元素。
可选地，所述高阻衬底包括高阻硅衬底，所述电中性原子不属于第Ⅳ主族元素。
可选地，所述电中性原子取代所述高阻硅衬底中硅原子晶格位置的数量和所述电中性原子的总数量百分比小于或等于10%。
可选地，所述电中性原子包括C原子、Ge原子、Sn原子以及Pb原子中的至少一种。
可选地，所述高阻衬底的电阻率等于1000 Ω·cm，所述高阻衬底包括p型高阻硅衬底，所述C原子的掺杂浓度的数量级为1016/cm3。
可选地，所述电中性原子包括N原子和/或O原子。
可选地，所述高阻衬底的电阻率等于1000 Ω·cm，所述高阻衬底包括p型高阻硅衬底，所述N原子的掺杂浓度的数量级为1014/cm3。
可选地，所述氮化镓射频器件还包括形核层；
所述形核层位于所述高阻衬底的表面；
所述外延层依次包括缓冲层、沟道层和势垒层，所述缓冲层位于所述形核层远离所述高阻衬底的表面，直接与所述形核层接触。
可选地，所述氮化镓器件射频器件还包括III-V族半导体层，所述III-V族半导体层位于所述势垒层远离所述沟道层的表面。
根据本发明的另一方面，提供了一种氮化镓射频器件的制备方法，包括：
提供高阻衬底，所述高阻衬底的电阻率大于或等于1000 Ω·cm；
在所述高阻衬底内掺杂电中性原子，所述电中性原子的部分或者全部位于所述高阻衬底的晶格间隙中；所述电中性原子的掺杂浓度小于1019/cm3；
在所述高阻衬底之上形成外延层。
本发明实施例提供的技术方案，采用高阻衬底作为衬底，无需对衬底进行过高浓度的掺杂使其变成低阻衬底，降低了氮化镓射频器件的损耗，同时也降低了氮化镓射频器件的制备成本。且高阻衬底内掺杂电中性原子，电中性原子的部分或者全部位于高阻衬底的晶格间隙中，以增强高阻衬底的力学性能，降低高阻衬底的翘曲，因此，掺杂有电中性原子的高阻衬底位于高阻衬底的晶格间隙中，不会对高阻衬底的电性能产生很大影响，但是可以增强高阻衬底的力学性能，从而大大减少了高阻衬底之上外延层的开裂现象，实现了一种高外延良率的氮化镓射频器件。且电中性原子的掺杂浓度小于1019/cm3，掺杂浓度不高，并没有额外增加氮化镓射频器件的制备成本。本发明实施例提供的技术方案工艺实现简单，只需要在高阻衬底上注入其他具有力学强化作用且对硅衬底电性影响较小的原子，即可同时实现高阻衬底力学性能和高阻特性。综上，本发明实施例的技术方案实现了氮化硅器件的高外延良率、低器件损耗和低制备成本。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种氮化镓射频器件的外延结构示意图；
图2是现有技术提供的一种硅掺杂浓度和电阻率的关系示意图；
图3是现有技术提供的另一种氮化镓射频器件的外延结构示意图；
图4是根据本发明实施例提供的一种氮化镓射频器件的结构示意图；
图5是根据本发明实施例提供的一种氮化镓射频器件的制备方法的流程示意图；
图6是图5中S110对应的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或器的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或器，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或器。
正如上述背景技术中所述，现有技术中，无法兼顾氮化硅器件的高外延良率和低制备成本。发明人经过仔细研究发现，图1是现有技术提供的一种氮化镓射频器件的外延结构示意图，图2是现有技术提供的一种硅掺杂浓度和电阻率的关系示意图，如图1所示，现有技术中采用高阻硅衬底100，高阻硅衬底100需要很低的掺杂浓度，例如高阻p型硅衬底，如果需要1000Ω·cm电阻率的衬底，如图2所示，那么掺杂浓度大约为1013/cm3。高阻硅衬底100由于掺杂浓度低，导致掺杂剂的固溶强化作用变得很低，力学性能表现为“柔软”，在外延层200制备的过程中，高阻硅衬底100很容易在外延层200的应力的作用下，变形而产生翘曲，从而导致外延层200容易开裂，大大降低了外延良率。现有技术为了解决高阻硅硅衬底GaN射频器件外延层开裂问题，需要精细的控制外延层200生成调节、应力层调控，工艺复杂，成本较高。
图3是现有技术提供的另一种氮化镓射频器件的外延结构示意图，如图3所示，为了增强高阻硅衬底100的力学性能，采用低阻硅衬底101来支撑外延层200，例如高阻p型硅衬底，如果需要10Ω·cm电阻率的衬底，如图2所示，那么掺杂浓度高达1019/cm3。如图3所示，低阻硅衬底的掺杂浓度非常高，大量掺杂剂位于硅晶格的间隙中，导致较强的力学性能，表现为“刚性”，在外延层200制备的过程中，不容易变形而产生翘曲，避免外延层200开裂，提高了外延良率。但是低阻硅衬底101会大大增加氮化镓射频器件的损耗，使得氮化镓射频器件不得不在高阻硅衬底100上制备，而高阻硅衬底100制备氮化镓器件存在外延良率较低的问题。
为了解决上述技术问题，本发明实施例提供了如下技术方案：
图4是根据本发明实施例提供的一种氮化镓射频器件的结构示意图，如图4所示，该氮化镓射频器件包括：
高阻衬底300，高阻衬底300的电阻率大于或等于1000 Ω·cm，高阻衬底300内掺杂有电中性原子，电中性原子的部分或者全部位于高阻衬底300的晶格间隙中，以增强高阻衬底300的力学性能，降低高阻衬底300的翘曲；电中性原子的掺杂浓度小于1019/cm3；外延层500，外延层500位于高阻衬底300之上。
本发明实施例提供的技术方案，采用高阻衬底300作为衬底，无需对衬底进行过高浓度的掺杂使其变成低阻衬底，降低了氮化镓射频器件的损耗，同时也降低了氮化镓射频器件的制备成本。且高阻衬底300内掺杂电中性原子，电中性原子的部分或者全部位于高阻衬底300的晶格间隙中，以增强高阻衬底300的力学性能，降低高阻衬底300的翘曲，因此，掺杂有电中性原子的高阻衬底300位于高阻衬底300的晶格间隙中，不会对高阻衬底300的电性能产生很大影响，但是可以增强高阻衬底300的力学性能，从而大大减少了高阻衬底300之上外延层500的开裂现象，实现了一种高外延良率的氮化镓射频器件。且电中性原子的掺杂浓度小于1019/cm3，掺杂浓度不高，并没有额外增加氮化镓射频器件的制备成本。本发明实施例提供的技术方案工艺实现简单，只需要在高阻衬底300上注入其他具有力学强化作用且对硅衬底电性影响较小的原子，即可同时实现高阻衬底300力学性能和高阻特性。综上，本发明实施例的技术方案实现了氮化硅器件的高外延良率、低器件损耗和低制备成本。
可选地，在上述技术方案的基础上，如图4所示，该氮化镓射频器件还包括形核层400；形核层400位于高阻衬底300的表面；外延层500依次包括缓冲层501、沟道层502和势垒层503，缓冲层501位于形核层400远离高阻衬底300的表面，直接与形核层400接触。可选地，外延层500还包括III-V族半导体层504，III-V族半导体层504位于势垒层503远离沟道层502的表面。在本实施例中，如图4所示，该氮化镓射频器件还包括栅极600、源极601和漏极602。
具体的，形核层400和缓冲层501可以缓解高阻衬底300和外延层500晶格不匹配的问题，提高外延层500的外延良率。外延层500中沟道层502和势垒层503构成的异质结界面附近用于产生高浓度、高迁移率的二维电子气，以提升氮化镓射频器件的电学性能。III-V族半导体层504用于耗尽其下势垒层503表面的二维电子气，可以在低电压下关断氮化镓射频器件。可选地，III-V族半导体层504
形核层400包括AlN形核层。沟道层502包括GaN、AlGaN和InGaN的一种或几种，优选为GaN。势垒层503可以为AlGaN、AlN、InGaN的一种或几种。III-V族半导体层504包括AlN、AlGaN以及UGaN中的任意一种。UGaN是未故意掺杂的GaN。
可选地，在上述技术方案的基础上，如图4所示，高阻衬底300包括高阻硅衬底，电中性原子属于第Ⅳ主族元素。可选地，电中性原子包括C原子、Ge原子、Sn原子以及Pb原子中的至少一种。
具体的，电中性原子属于第Ⅳ主族元素，和硅同为4价，所以不会对硅衬底的电阻率产生影响，即对电性能的影响可以忽略不计，同时又由于在硅晶格间隙中存在注入的电中性原子，该电中性原子位于硅晶格间隙中起着强化作用，所以在这样的高阻硅衬底上外延生长GaN等Ⅲ-Ⅴ族半导体时不会出现严重的晶圆翘曲从而导致外延开裂问题，实现了一种高外延良率、低器件损耗且低制备成本的氮化镓射频器件。
优选地，高阻衬底300的电阻率等于1000 Ω·cm，高阻衬底300包括p型高阻硅衬底，C原子的掺杂浓度的数量级为1016/cm3。
可选地，在上述技术方案的基础上，如图4所示，高阻衬底300包括高阻硅衬底，电中性原子不属于第Ⅳ主族元素。可选地，电中性原子取代所述高阻硅衬底中硅原子晶格位置的数量和所述电中性原子的总数量百分比小于或等于10%。可选地，电中性原子包括N原子和/或O原子。
具体的，至少有90%的电中性原子在硅晶格间隙中起着强化作用，所以在这样的高阻硅衬底上外延生长GaN等Ⅲ-Ⅴ族半导体时不会出现严重的晶圆翘曲从而导致外延开裂问题，实现了一种高外延良率、低器件损耗且低制备成本的氮化镓射频器件。
优选地，高阻衬底300的电阻率等于1000 Ω·cm，高阻衬底300包括p型高阻硅衬底，N原子的掺杂浓度的数量级为1014/cm3。
具体的，N原子有更强的钉扎位错能力（提高高阻衬底300的抗翘曲能力），1.6×1014/cm3的N原子已经可以明显提高产生位错滑移的临界应力，同时还明显提高Si单晶的屈服强度。而且在1000℃的气相外延生长(VPE)的基础上发展起来的一种新型气相外延生长技术（MOCVD）工艺生长外延层500的过程中，N原子的激活率（N原子取代高阻衬底300中硅原子晶格位置的数量和N原子的总数量百分比）大约小于10%，即1.6×1014/cm3的N原子最终激活约1013/cm3，而对于1000Ω·cm高电阻率的硅衬底（掺杂浓度大约为1013/cm3,即p型杂质最大电离数为1013/cm3），N最终激活约1013/cm3（注入的N杂质最大电离数约1013/cm3，且对于Si衬底来说N原子是n型杂质）反而会补偿1013/cm3的p型掺杂剂，所以经过补偿效应，Si中净电离杂质≤1013/cm3，所以不仅不会影响高阻特性，反而会使衬底电阻率变得更高。
本发明实施例还提供了一种氮化镓射频器件的制备方法。图5是根据本发明实施例提供的一种氮化镓射频器件的制备方法的流程示意图，如图5所示，该氮化镓射频器件的制备方法包括：
S110、提供高阻衬底，高阻衬底的电阻率大于或等于1000 Ω·cm；
如图6所示，提供高阻衬底300，高阻衬底300的电阻率大于或等于1000 Ω·cm。可选地，在高阻衬底300的表面形成形核层400，形核层400可以缓解高阻衬底300和外延层500晶格不匹配的问题，提高外延层500的外延良率。
S120、在高阻衬底内掺杂电中性原子，电中性原子的部分或者全部位于高阻衬底的晶格间隙中，以增强高阻衬底的力学性能，降低高阻衬底的翘曲；电中性原子的掺杂浓度小于1019/cm3。
本发明实施例提供的技术方案工艺实现简单，只需要在高阻衬底300上注入其他具有力学强化作用且对硅衬底电性影响较小的原子，即可同时实现高阻衬底300力学性能和高阻特性。
S130、在高阻衬底之上形成外延层。
如图4所示，外延层500中沟道层502和势垒层503构成的异质结界面附近用于产生高浓度、高迁移率的二维电子气，以提升氮化镓射频器件的电学性能。缓冲层501可以缓解高阻衬底300和外延层500晶格不匹配的问题，提高外延层500的外延良率。III-V族半导体层504用于耗尽其下势垒层503表面的二维电子气，可以在低电压下关断氮化镓射频器件。形核层400包括AlN形核层。沟道层502包括GaN、AlGaN和InGaN的一种或几种，优选为GaN。势垒层503可以为AlGaN、AlN、InGaN的一种或几种。III-V族半导体层504包括AlN、AlGaN以及UGaN中的任意一种。UGaN是未故意掺杂的GaN。如图4所示，在高阻衬底300之上形成外延层500之后还包括形成栅极600、源极601和漏极602。
本发明实施例提供的技术方案，采用高阻衬底300作为衬底，无需对衬底进行过高浓度的掺杂使其变成低阻衬底，降低了氮化镓射频器件的损耗，同时也降低了氮化镓射频器件的制备成本。且高阻衬底300内掺杂电中性原子，电中性原子位于高阻衬底300的晶格间隙中，以增强高阻衬底300的力学性能，降低高阻衬底300的翘曲，因此，掺杂有电中性原子的高阻衬底300位于高阻衬底300的晶格间隙中，不会对高阻衬底300的电性能产生很大影响，但是可以增强高阻衬底300的力学性能，从而大大减少了高阻衬底300之上外延层500的开裂现象，实现了一种高外延良率的氮化镓射频器件。且电中性原子的掺杂浓度小于1019/cm3，掺杂浓度不高，并没有额外增加氮化镓射频器件的制备成本。本发明实施例提供的技术方案工艺实现简单，只需要在高阻衬底300上注入其他具有力学强化作用且对硅衬底电性影响较小的原子，即可同时实现高阻衬底300力学性能和高阻特性。综上，本发明实施例的技术方案实现了氮化硅器件的高外延良率、低器件损耗和低制备成本。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (11)
1.一种氮化镓射频器件，其特征在于，包括：
高阻衬底，所述高阻衬底的电阻率大于或等于1000 Ω·cm，所述高阻衬底内掺杂有电中性原子，所述电中性原子的部分或者全部位于所述高阻衬底的晶格间隙中；所述电中性原子的掺杂浓度小于1019/cm3；
外延层，所述外延层位于所述高阻衬底之上。
2.根据权利要求1所述的氮化镓射频器件，其特征在于，所述高阻衬底包括高阻硅衬底，所述电中性原子属于第Ⅳ主族元素。
3.根据权利要求1所述的氮化镓射频器件，其特征在于，所述高阻衬底包括高阻硅衬底，所述电中性原子不属于第Ⅳ主族元素。
4.根据权利要求3所述的氮化镓射频器件，其特征在于，所述电中性原子取代所述高阻硅衬底中硅原子晶格位置的数量和所述电中性原子的总数量百分比小于或等于10%。
5.根据权利要求2所述的氮化镓射频器件，其特征在于，所述电中性原子包括C原子、Ge原子、Sn原子以及Pb原子中的至少一种。
6.根据权利要求5所述的氮化镓射频器件，其特征在于，所述高阻衬底的电阻率等于1000 Ω·cm，所述高阻衬底包括p型高阻硅衬底，所述C原子的掺杂浓度的数量级为1016/cm3。
7.根据权利要求3或4所述的氮化镓射频器件，其特征在于，所述电中性原子包括N原子和/或O原子。
8.根据权利要求7所述的氮化镓射频器件，其特征在于，所述高阻衬底的电阻率等于1000 Ω·cm，所述高阻衬底包括p型高阻硅衬底，所述N原子的掺杂浓度的数量级为1014/cm3。
9.根据权利要求1所述的氮化镓射频器件，其特征在于，所述氮化镓射频器件还包括形核层；
所述形核层位于所述高阻衬底的表面；
所述外延层依次包括缓冲层、沟道层和势垒层，所述缓冲层位于所述形核层远离所述高阻衬底的表面，直接与所述形核层接触。
10.根据权利要求9所述的氮化镓射频器件，其特征在于，所述氮化镓器件射频器件还包括III-V族半导体层，所述III-V族半导体层位于所述势垒层远离所述沟道层的表面。
11.一种氮化镓射频器件的制备方法，其特征在于，包括：
提供高阻衬底，所述高阻衬底的电阻率大于或等于1000 Ω·cm；
在所述高阻衬底内掺杂电中性原子，所述电中性原子的部分或者全部位于所述高阻衬底的晶格间隙中；所述电中性原子的掺杂浓度小于1019/cm3；
在所述高阻衬底之上形成外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410032721.4A CN117542887B (zh) | 2024-01-10 | 2024-01-10 | 一种氮化镓射频器件以及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410032721.4A CN117542887B (zh) | 2024-01-10 | 2024-01-10 | 一种氮化镓射频器件以及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117542887A true CN117542887A (zh) | 2024-02-09 |
| CN117542887B CN117542887B (zh) | 2024-04-30 |
Family
ID=89782728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410032721.4A Active CN117542887B (zh) | 2024-01-10 | 2024-01-10 | 一种氮化镓射频器件以及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542887B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842884A (zh) * | 2007-11-02 | 2010-09-22 | 住友电气工业株式会社 | Ⅲ族氮化物电子器件及ⅲ族氮化物半导体外延衬底 |
| KR20140020575A (ko) * | 2012-08-09 | 2014-02-19 | 엘지전자 주식회사 | 질화물 반도체 소자 및 이의 제조 방법 |
| CN111211159A (zh) * | 2020-01-15 | 2020-05-29 | 北京大学 | 硅基氮化镓射频器件射频损耗的抑制方法 |
| CN113889402A (zh) * | 2020-07-01 | 2022-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种用于制备GaN基电子器件的方法 |
| CN116288688A (zh) * | 2023-03-17 | 2023-06-23 | 无锡先为科技有限公司 | GaN高阻层制备方法及GaN的HEMT器件制备方法 |
-
2024
- 2024-01-10 CN CN202410032721.4A patent/CN117542887B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842884A (zh) * | 2007-11-02 | 2010-09-22 | 住友电气工业株式会社 | Ⅲ族氮化物电子器件及ⅲ族氮化物半导体外延衬底 |
| KR20140020575A (ko) * | 2012-08-09 | 2014-02-19 | 엘지전자 주식회사 | 질화물 반도체 소자 및 이의 제조 방법 |
| CN111211159A (zh) * | 2020-01-15 | 2020-05-29 | 北京大学 | 硅基氮化镓射频器件射频损耗的抑制方法 |
| CN113889402A (zh) * | 2020-07-01 | 2022-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种用于制备GaN基电子器件的方法 |
| CN116288688A (zh) * | 2023-03-17 | 2023-06-23 | 无锡先为科技有限公司 | GaN高阻层制备方法及GaN的HEMT器件制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117542887B (zh) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410525B2 (en) | Compound semiconductor substrate and device therewith | |
| JP5465876B2 (ja) | 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス | |
| CN110875387B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| JP2005508086A (ja) | 劣化を最少に抑えたＳｉＣバイポーラ半導体デバイス | |
| US11127596B2 (en) | Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation | |
| JP2014022752A (ja) | 窒化物系半導体素子及びその製造方法 | |
| US20060226413A1 (en) | Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices | |
| JP6279296B2 (ja) | エンハンスメントモードヘテロ接合トランジスタの製造方法 | |
| CN116314278B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| WO2016204965A1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| CN108417627B (zh) | 一种用于制备GaN基高频微波器件的方法 | |
| CN113471284A (zh) | N极性GaN晶体管结构的制备方法和半导体结构 | |
| CN112133749A (zh) | 一种p型帽层增强型hemt器件及其制备方法 | |
| CN113793868B (zh) | GaN基HEMT器件、器件外延结构及其制备方法 | |
| Li et al. | Metamorphic AlInAs/GaInAs HEMTs on GaAs substrates by MOCVD | |
| CN117542887B (zh) | 一种氮化镓射频器件以及制备方法 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| WO2021218281A1 (zh) | Si衬底AlN模板的制备方法及Si衬底GaN外延结构的制备方法 | |
| TW200421614A (en) | Compound semiconductor epitaxial substrate and method for production thereof | |
| CN114530491A (zh) | 半导体外延结构及其制备方法和半导体器件 | |
| CN117637819B (zh) | 一种氮化镓器件 | |
| CN110335894B (zh) | Hemt结构及其制造方法 | |
| CN109390391B (zh) | 半导体基板及其制造方法 | |
| CN114530490A (zh) | 半导体外延结构及其制备方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |