JP6279296B2 - エンハンスメントモードヘテロ接合トランジスタの製造方法 - Google Patents
エンハンスメントモードヘテロ接合トランジスタの製造方法 Download PDFInfo
- Publication number
- JP6279296B2 JP6279296B2 JP2013242443A JP2013242443A JP6279296B2 JP 6279296 B2 JP6279296 B2 JP 6279296B2 JP 2013242443 A JP2013242443 A JP 2013242443A JP 2013242443 A JP2013242443 A JP 2013242443A JP 6279296 B2 JP6279296 B2 JP 6279296B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing process
- process according
- region
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000002513 implantation Methods 0.000 claims description 57
- 239000002019 doping agent Substances 0.000 claims description 42
- 229910045601 alloy Inorganic materials 0.000 claims description 24
- 239000000956 alloy Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 12
- 239000012808 vapor phase Substances 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910002058 ternary alloy Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、ヘテロ接合に基づく高電子移動度トランジスタに関し、より詳細には、この型のエンハンスメントモードトランジスタの製造方法に関する。
現在または将来のエレクトロニクスの多くの応用において、特に、自動車および地上輸送手段における車載エレクトロニクス、航空、医療システム、および家庭内の自動化のためには、より高度な動作性能が要求されているか、また将来要求されると考えられる。これらの応用の大部分に対して、１メガヘルツよりも高い周波数領域で機能する高電力スイッチ（典型的には、５００Ｖ〜数キロＶ、電流は、多くの場合、１０〜２００Ａのスイッチ）が要求されている。
歴史的には、高周波電力スイッチとしては、多くの場合、シリコンで作られた、半導体チャネルに基づく電界効果トランジスタが、長い間使用されてきた。低い周波数帯では、接合トランジスタが選択されている。これは、接合トランジスタは、高い電流密度に対する耐力を有するからである。しかし、これらのトランジスタは、個々においては、降伏電圧が比較的低いので、電力応用に対しては、多くのトランジスタを直列に接続するか、または広いトランジスタが必要になる。これら直列に接続されたトランジスタは、定常状態およびスイッチング状態において、多くの損失を発生させる。
電力スイッチの代替として、高電子移動度トランジスタ（ＨＥＭＴ）（ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）とも呼ばれる）を、高周波電力スイッチとして使用することができる。このトランジスタは、異なるバンドギャップを有する２つの半導体を重ね合わせたものを含み、それらの界面に量子井戸が形成される。電子がこの量子井戸に閉じこめられて、２次元の電子ガスが形成される。このトランジスタは、高電圧および温度に対する耐力が大であるから、広いバンドギャップを有するものとされる。
ワイドバンドギャップＨＥＭＴトランジスタの中で、窒化ガリウムに基づくトランジスタは、非常に有望である。バンドギャップが広いため、従来の電子材料（Ｓｉ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ）と比較して、高いキャリア飽和速度において、高いアバランシ電圧が得られ、良好な熱的、化学的安定性（極限の環境の中で使用することができる）が得られる。従って、窒化ガリウム（ＧａＮ）の降伏電界は、３×１０６Ｖ／ｃｍより高く、そのため、降伏電圧が１００Ｖより高いトランジスタを容易に製造することができる（３０ｎｍの ＧａＮで十分である）。更に、このトランジスタは、インタフェースガスの中の電子移動度が高いので、抵抗損失が低く、電流密度が非常に高いものである。
特定の応用において、特に制御システムが機能障害を起こした場合に回路を分離するために、エンハンスメントモードトランジスタが使用される。このトランジスタは、正のスイッチング閾値電圧を有し、制御信号がない場合には遮断状態を維持するからである。
ソ−スとドレインとの間に形成される電子ガス層の本質的な導電性によって、空乏モードヘテロ接合トランジスタを製造することは、技術的に容易である。しかし、多くの数の製造工程が、エンハンスメントモードヘテロ接合トランジスタを製造する目的で開発されている。
第１の手法においては、２元ＩＩＩ族窒化物の層が、エピタキシャル成長によって生成され、次いで、３元族窒化物の層が、エピタキシャル成長によって形成され、これらの窒化物の間の界面に、電子ガス層が形成される。そして、Ｍｇ等のｐ型ドーパントが、この２元の層の中に注入される。注入されたドーパントが活性化されると、注入領域によって生成された電界によって、それの直ぐ上のところで、２元窒化物層と３元窒化物層との間の界面に、絶縁ゾーンが生成される。従って、電子ガス層の中の導電チャネルは、空乏化されて、正の閾値電圧が達成される。しかしながら、このような注入は、結晶構造の中に欠陥を生成し（特に、チャネルの中の欠陥は、その導通時の抵抗を増加させる）、注入の制御を不完全なものとし、そのため、ドーパントがチャネルの中に注入されることとなる（これにより、導通時の抵抗は、更に増加する）ことが観測された。
特許文献１に述べられている第２の手法における、製造工程は、次に示す如くである。
− エピタキシャル成長法によって、第１のＧａＮ層を形成する。
− 第１のＧａＮ層の中に、ｐ型ドーパント注入領域を形成する。
− 注入領域と第１のＧａＮ層の上に、エピタキシャル成長法により、第２のＧａＮ層を形成する。
− 第２のＧａＮ層の上に、エピタキシャル成長法によって、ＡｌＧａＮ層を形成する。
− 注入領域とすぐ上のＡｌＧａＮ層の上に、ゲートを形成する。
− エピタキシャル成長法によって、第１のＧａＮ層を形成する。
− 第１のＧａＮ層の中に、ｐ型ドーパント注入領域を形成する。
− 注入領域と第１のＧａＮ層の上に、エピタキシャル成長法により、第２のＧａＮ層を形成する。
− 第２のＧａＮ層の上に、エピタキシャル成長法によって、ＡｌＧａＮ層を形成する。
− 注入領域とすぐ上のＡｌＧａＮ層の上に、ゲートを形成する。
しかし、このようにして得られたトランジスタには、欠点がある。特に、注入領域によって電子ガスの中に生成される電界の強度を、うまく制御することはできない。従って、トランジスタの閾値電圧も、うまく制御することができない。
本発明は、これらの欠点の１つ以上を解決することを目的としている。
すなわち、本発明は、ヘテロ接合電界効果トランジスタの製造工程に関し、
− ｐ型ドーパントを注入し、ＩＩＩ−Ｖ族半導体合金の第１の層の中に、注入領域を形成するステップと、
− 気相エピタキシャル成長条件を維持することにより、第１の層と注入領域との上部を除去するステップと、
− 注入領域の上面における前記ドーパントの密度が最大になったときに、除去を停止するステップと、
− 気相エピタキシャル成長法により、前記注入領域および第１の層の上に、ＩＩＩ−Ｖ族半導体合金の第２の層を形成するステップと、
− 気相エピタキシャル成長法により、ＩＩＩ−Ｖ族半導体合金の第３の層を形成し、この第３の層と第２の層との界面に電子ガス層を形成するステップと、
− 前記注入領域の直ぐ上の第３層の層の上に制御ゲートを形成するステップとを含んでいる。
− ｐ型ドーパントを注入し、ＩＩＩ−Ｖ族半導体合金の第１の層の中に、注入領域を形成するステップと、
− 気相エピタキシャル成長条件を維持することにより、第１の層と注入領域との上部を除去するステップと、
− 注入領域の上面における前記ドーパントの密度が最大になったときに、除去を停止するステップと、
− 気相エピタキシャル成長法により、前記注入領域および第１の層の上に、ＩＩＩ−Ｖ族半導体合金の第２の層を形成するステップと、
− 気相エピタキシャル成長法により、ＩＩＩ−Ｖ族半導体合金の第３の層を形成し、この第３の層と第２の層との界面に電子ガス層を形成するステップと、
− 前記注入領域の直ぐ上の第３層の層の上に制御ゲートを形成するステップとを含んでいる。
１つの実施形態においては、除去するステップは、アンモニア蒸気、水素、または両方の混合物の存在下で実行される。
別の実施形態においては、除去するステップは、３０秒〜６０分の間気相エピタキシャル成長条件を維持することにより実行される。
別の実施形態においては、注入領域は、第１の層の中に、５〜１００ｎｍの厚さに形成される。
さらに別の実施形態においては、前記除去するステップは、注入領域の上部の、少なくとも２ｎｍを除去するステップを含んでいる。
１つの実施形態においては、注入領域の上部における、前記ドーパントの密度の最大値は、１×１０１８〜１×１０２１ｃｍ−３である。
別の実施形態においては、第２の層の厚さは、５〜５０ｎｍである。
別の実施形態においては、第１の層および第２の層は、主として、２元窒化物合金を含んでいる。
更に別の実施形態において、前記２元窒化物合金は、ＧａＮである。
１つの実施形態においては、第３の層は、主として３元窒化物合金を含んでいる。
別の実施形態においては、前記３元窒化物合金は、ＡｌＧａＮである。
別の実施形態においては、前記除去するステップは、８００℃より高い温度で実行される。
更に別の実施形態においては、形成される注入領域のドーパントは、Ｍｇ、Ｚｎ、Ｃ、およびＦｅを備えるグループから選択される。
１つの実施形態においては、前記ドーパントは、イオン注入によって注入される。
別の実施形態においては、注入領域は、前記除去するステップの間に、少なくとも部分的に活性化される。
本発明の上記した以外の特徴および利点は、添付の図面を参照して、以下の説明を読むことにより、明確になると思う。これらの説明は、完全に非限定的な例として示すものである。
図１〜図７は、本発明による製造工程の１つの例の様々な工程におけるヘテロ接合電界効果トランジスタの断面図である。
図１は、未完成のトランジスタ１を示す。このトランジスタ１は、基板２、基板２の上に配置されたバッファ層３、バッファ層３の上に重合された-ＩＩＩ−Ｖ族半導体合金の第１の層４を備えている。
基板２は、絶縁体、または、真性またはドープされたシリコン等の半導体である。また基板２は、例えば、（１１１）配向されたシリコンであってもよい。さらに基板２は、炭化ケイ素、またはサファイアからなっていてもよい。基板２の厚さは、典型的には、約６５０μｍである。
基板２上に堆積されたバッファ層３は、この基板とＩＩＩ−Ｖ族半導体合金の第１の層４との間の中間層として機能し、基板２とこの層４との間の格子整合、およびこの層４の中の機械応力を制限する役目を果たす。
層４の厚さは、典型的には１００ｎｍ〜４μｍである。層４は、バッファ層３の上に、公知のエピタキシャル成長法によって形成することができる。層４は、典型的には、２元ＩＩＩ族窒化物合金（例えば、ＧａＮ）等のＩＩＩ族窒化物合金で形成されている。
図２に示すように、それ自体は公知の方法で、層４の上にマスク８２が形成される。このマスク８２は、孔８３を備えている。ｐ型ドーパントが、この孔８３を通して、層４に注入される。従って、注入領域８１は、層４の中に形成される。注入は、典型的には、イオン注入である。このようにして形成された注入領域８１の厚さは、５〜１００ｎｍであることが好ましい。注入領域８１は、１×１０１８〜１×１０２１ｃｍ-３の最大ｐ型ドーパント濃度を有するものとすることができる。注入領域８１に使用されるドーパントは、Ｍｇ、Ｚｎ、ＣおよびＦｅを含むグループから選択するのが有利であり、 Ｍｇを使用することが望ましい。ＧａＮ層の真性ｐ型ドーピングレベルは、通常、約１×１０１５ｃｍ-３である。
図３に示すように、それ自体は公知の方法で、マスク８２が除去され、層４と注入領域８１の上面側が露出される。次に、トランジスタ１の未完成の要素は、気相エピタキシャル成長条件の下に置かれる。
図４に示すように、層４（または層６層）を堆積するために使用した気相エピタキシャル成長条件の中に、トランジスタ１の未完成要素を維持することにより、層４および注入領域８１の上部は、除去される。新しいエピタキシャル成長材料の追加をしないことにより、層４の上部は、徐々に除去される。除去される材料の厚さは、エピタキシャル成長条件が維持される時間の長さ、および他のエピタキシャル成長パラメータ（トランジスタ１の未完成要素が置かれている温度、またはガス雰囲気）によって制御することができる。この上部の除去は、注入領域８１の上面側においてｐ型ドーパントの濃度が最大になったときに停止される。具体的には、注入中に、注入されたｐ型ドーパント濃度が、注入領域８１の上側における最大値ではなく、注入領域８１の内部の値になったときに停止される。これに関しては、後で詳しく説明する。
図８および図９は、それぞれ、注入領域８１、および、この注入領域８１における深さの関数として、ｐ型ドーパント濃度を、それぞれ、注入後、およびに除去した後に対して示すものである。
図８に示すように、注入領域８１は、注入後のｐ型ドーパント濃度分布は、深さ方向にガウス分布を有する。図９では、注入領域８１の上部は、除去されて、ｐ型ドーパント密度が最大になる表面が露出されている。この例では、この最大値は、ガウス分布のピークに相当する。従って、注入領域８１の上側において、ｐ型ドーパント密度は最大になる。
注入によって、例えば、ドーパント密度分布が深さ方向にガウス分布を有する注入領域８１が生成される。注入工程のパラメータに依存して、当業者には公知の他の注入密度プロファイルも得ることができる。注入領域８１の上部の除去部分が延びる深さは、注入パラメータによって決定される。具体的には、注入パラメータを使用して、注入領域の中に、ドーパント密度の最大値で決まる注入の深さを設定することができる。注入パラメータは、最大ドーパント密度が注入領域の中に深さ１０ｎｍに位置するように決めることができる。気相エピタキシャル成長条件を維持するステップは、３０秒〜６０分の間実行されることが有利である。これは、例えば、１０５０℃において、アンモニアおよび／または水素の存在する中で行われる。典型的には、注入領域８１の上部の少なくとも２ｎｍが除去される。除去するステップは、少なくとも、部分的には、アニールを行い、それにより、注入されたドーパントを活性化し、層４の表面上に位置するある種の不純物を除去する役目を果たす。
除去した後に、層４は、下部の半導体層４１を形成する。図５では、注入領域８１および下部層４１の上に、気相エピタキシャル成長法により、ＩＩＩ−Ｖ族半導体合金の第２の層４２が形成されている。層４２の堆積は、典型的には、ウエハスケールの堆積である。層４２の堆積は、除去するステップの直後に、この除去するステップと同じ装置で実行することができる。更に、第１の層４１の上部は、エピタキシャル成長の条件を維持することにより除去されるので、この第１の層４１の上側は、エピタキシャル成長により、最適な品質の第２の層４２を成長させるのに特に適している。従って、層４２が形成された界面は、望ましくない不純物または変成物質を含んでいない。
層４２は、層４１と同じ材料（例えば、ＩＩＩ族窒化物合金）で作ることができ、これにより、この層４２の欠陥のないエピタキシャル成長を促進し、トランジスタ１の動作に対する望ましくない影響を防止することができる。層４２の堆積の厚さは、５〜５０ｎｍであると有利である。層４２の厚さは、気相成長堆積工程によって、非常によく制御することができ、これにより、将来の電子ガスの中の注入領域８１によって生ずる電界と、トランジスタ１の閾値電圧との制御を、精度よく行うことができる。
図６に示すように、第２の層４２の上に、気相エピタキシャル成長法により、ＩＩＩ−Ｖ族半導体合金の層６が形成され、これにより、層６と層４２との界面に電子ガスが形成される。わかり易くするために、電子ガスは、層４２と層６との界面における層５として示されている。層６は、一般に、バリア層と呼ばれている。層６は、典型的には、ＩＩＩ族窒化物３元合金（例えば、ＡｌＧａＮ）、またはＩＩＩ族窒化物２元合金（例えば、ＡｌＮ）等のＩＩＩ−Ｖ族半導体合金である。ＧａＮでできた層４２に対しては、ＡｌＧａＮでできた層６が特に適切である。これは、エピタキシャル成長による層６の形成は、同じ装置の中で未完成のトランジスタ１を保持し、層４２に対して使用したのと同じエピタキシャル成長による堆積と同じ条件で、アルミニウムプリカーサを導入すればよいからである。図には示されてはいないが、層６は、層４２の上に形成された、１〜３ｎｍの厚さのＩＩＩ族窒化物２元合金の層を含み、２元合金のこの層は、ＩＩＩ族窒化物３元合金の別の層に覆われている
絶縁層５１が、注入領域の真上にある層５の中に形成される。絶縁層５１は、注入領域８１の中のｐ型ドーパントによって生成される電界の存在によって絶縁するように作られる。従って、トランジスタ１は、ゲートに印加される制御電圧がないときには、遮断される。
第２の層４２、および第３の層６を形成するために適用されるエピタキシャル成長堆積工程は、典型的には、ハイドライド気相エピタキシャル成長（ＨＶＰＥ）または有機金属化学気相堆積（MOCVD）エピタキシャル成長工程であってもよい。これらの工程は、典型的には、アンモニア蒸気または水素、または両方の混合物の存在下で行われる。未完成のトランジスタ１が、新たなエピタキシャル成長材料の添加が存在しないエピタキシャル成長条件下で維持されると、第１の層４の上部の除去は、この層の材料の昇華を通して、徐々に行われる。エピタキシャル成長条件は、これらの条件によって除去するステップが容易になるように、層４、６を構成する半導体に適合される。窒化物層４の場合、これらのエピタキシャル成長条件の温度は、通常８００℃より高く、更には９００℃よりも高い。別のタイプのＩＩＩ−Ｖ族半導体（ＧａＡｓおよびＩｎＰ等）からなる層４の場合には、エピタキシャル成長の温度は、典型的には５００℃より高い。エピタキシャル成長条件の温度が高くなれば、それだけ、除去速度も速くなる。
更に、層４２および６のエピタキシャル成長条件によって、注入領域８１を活性化することができるということに留意する必要がある。注入領域８１のドーパントの活性化アニールは、窒化物の場合には、一般に、窒化物に対しては、８００℃〜１５００℃の温度で実行され（他のタイプのＩＩＩ−Ｖ族半導体に対しては、５００〜９００℃）、アニール時間は、この温度に依存する。従って、電子ガス層５が形成された後には、注入領域８１の付加的な活性化を行う必要はない。これにより、未完成のトランジスタ１の特性劣化を引き起こす要因である追加のアニールを防止することができる。
図７に示すように、トランジスタ１のソース７１、ドレイン７２、および制御ゲート７３が、公知の方法で、層６の上に形成される。ゲート７３は、注入領域８１の真上に形成される。ゲート７３は、注入領域に対して横方向に飛び出ており、製造工程中にゲート７３に設置誤差があった場合に、トランジスタ１を制御できるようにすることが有利である。従って、このように形成したトランジスタ１は、エンハンスメントモードトランジスタであり、ゲート７３の真下にあるゾーン５１は、ゲート７３によって適切な電界が印加されないときには、絶縁性になっている。注入領域８１のゾーン５１に対する影響は、最適になっている。これは、ｐ型ドーパントの密度は、その上側で最大になり、トランジスタ１の閾値の制御は、この上側とゾーン５１との間の距離を制御すればよいので、特に精度よく制御できるからである。従って、ｐ型ドーパントを使用することの有効性を最適にすることができる。非常に急峻な注入プロファイルを使用することができ、これにより、必要なドーパントの量を低減することができ、所与の閾値電圧（に対して、チャネルの厚さを増加させる（従って、ゾーン５１の導通時の抵抗を減少させる）ことができる。
電子ガスを通して注入を実行する工程と比較して、ゾーン５１における電子移動度は、増加する。また、トランジスタ１の導通状態における導通抵抗は減少する。
図１０は、本発明の製造工程の１つの実施形態における、マスク８２によって注入領域８１が形成された後の、未完成のトランジスタ１の断面を示す。犠牲層８４は、マスク８２が形成される前に、層４の上に堆積される。犠牲層８４は、層４とは異なる材料で作られる。従って、マスク８２は、犠牲層８４の上に、形成される。従って、注入領域は、犠牲層８４および層４の中にイオン注入によって形成される。犠牲層８４は、金属層、またはシリコン酸化物層であってよい。
犠牲層８４は、ｐ型ドーパント密度のピークが注入領域８１に対して得られるように、その厚さが注入の深さに相当するように堆積される。これは、図１１に例示されている。図１１は、図１０における注入の断面図の拡大図を示す。注入の一部８５は、犠牲層８４の中に形成され、注入の他の部分８６は、層４の中に形成されている。犠牲層８４は、エピタキシャル成長条件が維持されている間に次第に除去される材料からなっている。
図１２に示すように、犠牲層８４の除去は、犠牲層８４と層４との界面で、ドーパント濃度が、最適値に到達するところまで続く。この除去は、トランジスタ１の未完成の要素をエピタキシャル成長条件の下に維持することにより、徐々に行われる。従って、図１２で得られた注入領域８１は、最適なｐ型ドーパント濃度を有する。
犠牲層８４の材料に対しては、適切な金属を選定することができ、これにより、注入の過程で、この金属のイオンは、層４の中に移行して行き、追加的なｐ型ドーパントを形成する。これらのイオンは、注入されたｐ型ドーパントを活性化するために使用するアニーリングステップと同じステップ中に、層４の中で、活性化することができる。
図１〜図９を参照して説明した実施形態は、一般的に好ましいと考えられる。その理由は、望ましくない要素が層４、６の中に導入される危険性が少ないからである。
上述の例では、層４および６は、ＩＩＩ属窒化物から形成されている。ＩＩＩ−Ｖ族半導体合金から選択される他の半導体の合金はまた、層４および６に対して使用することができる。例えば、ＩｎＰまたはＧａＡｓによって、層４または６を形成することもできる。
本発明者らはまた、シリコン-ゲルマニウムからなる第１の半導体層４に対して、本発明の製造工程を適応させることが可能であることを発見した。従って、このような層にｐ型ドーパントを注入し、その後、気相エピタキシャル成長条件の中にそれを保持することによって、この層の上部を除去することもできる。
１ トランジスタ
２ 基板
３ バッファ層
４ 層
５ 電子ガス層
６ 第３の層
４１ 第１の層
４２ 第２の層
５１ 絶縁層
７１ ソース
７２ ドレイン
７３ ゲート
８１ 注入領域
８２ マスク
８３ 孔
８４ 犠牲層
８５ 注入の一方の部分
８６ 注入の他方の部分
２ 基板
３ バッファ層
４ 層
５ 電子ガス層
６ 第３の層
４１ 第１の層
４２ 第２の層
５１ 絶縁層
７１ ソース
７２ ドレイン
７３ ゲート
８１ 注入領域
８２ マスク
８３ 孔
８４ 犠牲層
８５ 注入の一方の部分
８６ 注入の他方の部分
Claims (15)
- ヘテロ接合電界効果トランジスタ（１）のための製造方法であって、
− ｐ型ドーパントを注入し、ＩＩＩ−Ｖ族半導体合金の第１の層（４１）の中に、注入領域（８１）を形成するステップと、
− 気相エピタキシャル成長条件を維持することにより、前記第１の層（４１）および前記注入領域（８１）の上部を除去するステップと、
− 前記注入領域（８１）の上面における前記ドーパントの密度が最大になったときに、前記除去を停止するステップと、
− 気相エピタキシャル成長法により、前記注入領域（８１）および前記第１の層の上に、ＩＩＩ−Ｖ族半導体合金の第２の層（４２）を形成するステップと、
− 気相エピタキシャル成長法により、ＩＩＩ−Ｖ族半導体合金の第３の層（６）を形成し、この第３の層（６）と前記第２の層との界面に、電子ガス層（５）を形成するステップと、
− 前記注入領域（８１）の真上にある前記第３の層（６）の上に、制御ゲート（７３）を形成するステップとを備えていることを特徴とする製造工程。 - 前記除去するステップは、アンモニア蒸気、水素、または両方の混合物の存在下で実行されることを特徴とする、請求項１に記載の製造工程。
- 前記除去するステップは、３０秒〜６０分の間気相エピタキシャル成長条件を維持することにより実行されることを特徴とする、請求項１または２に記載の製造工程。
- 前記注入領域（８１）は、前記第１の層の中に、５〜１００ｎｍの厚さに形成されることを特徴とする、請求項１〜３のいずれか１項に記載の製造工程。
- 前記除去するステップは、前記注入領域（８１）の上部の、少なくとも２ｎｍを除去するステップを含むことを特徴とする、請求項４に記載の製造工程。
- 前記注入領域（８１）の上部における、前記ドーパントの密度の最大値は、１×１０１８〜１×１０ ２１ ｃｍ−３ であることを特徴とする、請求項１〜５のいずれか１項に記載の製造工程。
- 前記第２の層（４２）は、５〜５０ｎｍの厚さに形成されることを特徴とする、請求項１〜６のいずれか１項に記載の製造工程。
- 前記第１の層および第２の層は、２元窒化物合金を含むことを特徴とする、請求項１〜７のいずれか１項に記載の製造工程。
- 前記２元窒化物合金は、ＧａＮであることを特徴とする、請求項８に記載の製造工程。
- 前記第３の層（６）は、３元窒化物合金を含むことを特徴とする、請求項１〜９のいずれか１項に記載の製造工程。
- 前記３元窒化物合金は、ＡｌＧａＮであることを特徴とする、請求項１０に記載の製造工程。
- 前記除去するステップは、８００℃より高い温度で実行されることを特徴とする、請求項８〜１１のいずれか１項に記載の製造工程。
- 前記形成された注入領域のドーパントは、Ｍｇ、Ｚｎ、Ｃ、およびＦｅを含むグループから選択されることを特徴とする、請求項１〜１２のいずれか１項に記載の製造工程。
- 前記ドーパントは、イオン注入によって注入されることを特徴とする、請求項１〜１３のいずれか１項に記載の製造工程。
- 前記注入領域は、前記除去するステップの間に、少なくとも部分的に活性化されることを特徴とする、請求項１〜１４のいずれか１項に記載の製造工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1261208A FR2998709B1 (fr) | 2012-11-26 | 2012-11-26 | Procede de fabrication d'un transistor a heterojonction de type normalement bloque |
| FR1261208 | 2012-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014116600A JP2014116600A (ja) | 2014-06-26 |
| JP6279296B2 true JP6279296B2 (ja) | 2018-02-14 |
Family
ID=48083215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013242443A Active JP6279296B2 (ja) | 2012-11-26 | 2013-11-25 | エンハンスメントモードヘテロ接合トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9099491B2 (ja) |
| EP (1) | EP2736079B1 (ja) |
| JP (1) | JP6279296B2 (ja) |
| FR (1) | FR2998709B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3011981B1 (fr) * | 2013-10-11 | 2018-03-02 | Centre National De La Recherche Scientifique - Cnrs - | Transistor hemt a base d'heterojonction |
| WO2015171873A1 (en) * | 2014-05-07 | 2015-11-12 | Cambridge Electronics, Inc. | Transistor structure having buried island regions |
| CN104167440B (zh) * | 2014-07-30 | 2017-08-25 | 西安电子科技大学 | 一种增强型AlGaN/GaN异质结场效应晶体管 |
| CN104167441B (zh) * | 2014-07-30 | 2017-08-25 | 西安电子科技大学 | 一种增强型MIS结构AlGaN/GaN异质结场效应晶体管 |
| FR3026556A1 (fr) * | 2014-09-26 | 2016-04-01 | Commissariat Energie Atomique | Procede de fabrication d'une couche semi-conductrice a base de gan ameliore |
| FR3030114B1 (fr) * | 2014-12-15 | 2018-01-26 | Centre National De La Recherche Scientifique - Cnrs - | Transistor hemt |
| CN107995995B8 (zh) * | 2015-03-31 | 2022-03-25 | 斯维甘公司 | 异质结构及其生产方法 |
| CN112736140B (zh) * | 2021-02-08 | 2023-06-16 | 金陵科技学院 | 一种基于正离子注入的增强型AlGaN/GaN高电子迁移率晶体管 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243207A (en) * | 1991-03-15 | 1993-09-07 | Texas Instruments Incorporated | Method to integrate HBTs and FETs |
| US5349214A (en) * | 1993-09-13 | 1994-09-20 | Motorola, Inc. | Complementary heterojunction device |
| US6515316B1 (en) * | 2000-07-14 | 2003-02-04 | Trw Inc. | Partially relaxed channel HEMT device |
| US7382001B2 (en) | 2004-01-23 | 2008-06-03 | International Rectifier Corporation | Enhancement mode III-nitride FET |
| US7800097B2 (en) * | 2004-12-13 | 2010-09-21 | Panasonic Corporation | Semiconductor device including independent active layers and method for fabricating the same |
| JP4952055B2 (ja) * | 2006-05-19 | 2012-06-13 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体を成長する方法、およびｉｉｉ族窒化物半導体装置を作製する方法 |
| JP2008112868A (ja) * | 2006-10-30 | 2008-05-15 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| US8008689B2 (en) * | 2007-08-23 | 2011-08-30 | Ngk Insulators, Ltd. | MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device |
| JP4761319B2 (ja) * | 2008-02-19 | 2011-08-31 | シャープ株式会社 | 窒化物半導体装置とそれを含む電力変換装置 |
| US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
| JP5271022B2 (ja) * | 2008-10-01 | 2013-08-21 | 株式会社豊田中央研究所 | 半導体装置 |
| JP5569321B2 (ja) * | 2010-10-07 | 2014-08-13 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| TWI421947B (zh) * | 2010-11-12 | 2014-01-01 | Univ Nat Chiao Tung | 氮化鎵電晶體的製作方法 |
| JP5900315B2 (ja) * | 2012-02-16 | 2016-04-06 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
-
2012
- 2012-11-26 FR FR1261208A patent/FR2998709B1/fr not_active Expired - Fee Related
-
2013
- 2013-11-25 JP JP2013242443A patent/JP6279296B2/ja active Active
- 2013-11-25 EP EP13194322.7A patent/EP2736079B1/fr active Active
- 2013-11-26 US US14/090,173 patent/US9099491B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140147977A1 (en) | 2014-05-29 |
| US9099491B2 (en) | 2015-08-04 |
| FR2998709B1 (fr) | 2015-01-16 |
| JP2014116600A (ja) | 2014-06-26 |
| EP2736079A2 (fr) | 2014-05-28 |
| EP2736079A3 (fr) | 2014-06-18 |
| EP2736079B1 (fr) | 2015-08-19 |
| FR2998709A1 (fr) | 2014-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6279296B2 (ja) | エンハンスメントモードヘテロ接合トランジスタの製造方法 | |
| JP6701282B2 (ja) | 抵抗率増強領域を有する半導体デバイスおよびその製造方法 | |
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| US10971613B2 (en) | Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| JP7009401B2 (ja) | シリコンカーバイド基板に深く注入されたｐ－型層を有する窒化ガリウム高電子移動度トランジスタ | |
| TWI663635B (zh) | 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長 | |
| US11430875B2 (en) | Method for manufacturing transistor | |
| EP3975263A1 (en) | Methods for forming semiconductor devices using sacrificial capping and insulation layers | |
| US10164081B2 (en) | Method for forming an implanted area for a heterojunction transistor that is normally blocked | |
| KR20100043889A (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6279296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |