CN111211159A - 硅基氮化镓射频器件射频损耗的抑制方法 - Google Patents

硅基氮化镓射频器件射频损耗的抑制方法 Download PDF

Info

Publication number
CN111211159A
CN111211159A CN202010039835.3A CN202010039835A CN111211159A CN 111211159 A CN111211159 A CN 111211159A CN 202010039835 A CN202010039835 A CN 202010039835A CN 111211159 A CN111211159 A CN 111211159A
Authority
CN
China
Prior art keywords
silicon substrate
radio frequency
silicon
aluminum
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010039835.3A
Other languages
English (en)
Inventor
杨学林
沈波
魏来
马骋
吴珊
沈剑飞
刘丹烁
蔡子东
黄华洋
陈正昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010039835.3A priority Critical patent/CN111211159A/zh
Publication of CN111211159A publication Critical patent/CN111211159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种硅基氮化镓射频器件射频损耗的抑制方法，在高阻硅衬底上外延一层n型单晶硅，得到复合硅衬底，再在其上外延氮化铝和后续的氮化镓薄膜，通过复合硅衬底掺杂的n型电子与铝原子扩散带来的空穴流子复合，从而使硅衬底维持在高阻状态，降低硅基氮化镓射频器件的射频损耗。该方法在有效抑制器件射频损耗的同时，不会降低外延层的晶体质量，不影响器件的稳定性，而且操作简单快捷，成本可控。

Description

硅基氮化镓射频器件射频损耗的抑制方法
技术领域
本发明属于半导体技术领域，特别涉及一种抑制硅基氮化镓射频器件在应用中面临的射频损耗问题的方法。
背景技术
以III族氮化物为代表的第三代半导体具有高禁带宽度、高击穿电场、高饱和电子漂移速度以及强极化等优异的性质，特别是基于硅(Si)衬底和碳化硅(SiC)衬底上的铝镓氮/氮化镓(AlGaN/GaN)异质结构的高迁移率晶体管(HEMT)具有开关速度快、导通电阻低、器件体积小、耐高温、节能等优异特性，有望在下一代微波射频功率器件领域得到广泛使用。
目前氮化镓基微波射频电子器件一般是采用碳化硅(SiC)衬底上外延氮化镓(GaN)，主要是由于碳化硅(SiC)衬底出色的散热性能和射频表现。而另一种衬底——硅(Si)衬底目前被应用得较少，主要是由于硅基氮化镓射频器件存在非常严重的射频损耗问题，较难直接投入应用。但是，硅基氮化镓微波射频器件却拥有绝对的成本优势，而且由于硅基大规模集成电路的成熟发展，硅基器件也具有做成集成器件的潜力。因此，解决硅基氮化镓射频器件目前存在的射频损耗问题就显得尤为重要，将推动低成本的硅基氮化镓微波射频器件的大规模应用，推动射频产业进步。
硅基氮化镓射频器件目前存在的射频损耗问题主要与氮化镓外延过程中铝原子扩散带来p型空穴导电层有关。由于硅衬底与氮化镓材料之间存在较大的晶格适配和热失配，生长过程中需要插入多层应力缓冲层，第一层是在硅衬底上外延的一层氮化铝成核层。这层氮化铝带来的氮化铝/硅界面对于射频损耗非常关键，在生长这一层氮化铝成核层时，铝原子会扩散进入硅衬底，增加了原本为高阻的硅衬底的导电性，形成了一层p型空穴导电层，从而导致了微波射频器件在工作室有较大的射频损耗。因此，如何通过有效的外延生长方法，抑制铝原子在氮化铝外延过程中向高阻硅衬底进行扩散进而抑制射频损耗，对于提高硅基氮化镓射频器件性能、降低微波射频器件成本有重要意义。
发明内容
为了克服上述现有技术的不足，本发明提供一种用于抑制铝原子向硅衬底扩散带来的硅基氮化镓射频器件的射频损耗的方法：利用硅衬底的n型掺杂外延补偿铝原子外延进入硅衬底中带来的空穴载流子。主要方式是，在高阻硅衬底上外延一层n型单晶硅，在这个复合硅衬底上再外延氮化铝和后续的氮化镓薄膜。主要原理是通过掺杂的n型电子补偿铝原子扩散带来的空穴，从而使得硅衬底在外延生长氮化铝之后也维持在高阻状态。这种方法不仅不会损害上面外延层的晶体质量，而且由于目前硅外延技术非常发达，外延晶体硅的成本和质量都能够得到保障。最重要的是，一切的工作都是在进入金属有机物气相化学沉积(MOCVD)的腔室生长前对于衬底的预处理，因此不占用工厂的机时，这对于工业生产控制成本也有好处。
本发明方法简单且快捷有效，对于抑制氮化铝在硅衬底上外延过程中铝原子向硅衬底扩散带来的射频损耗，将发挥重要作用。
本发明提供的技术方案是：
一种硅基氮化镓射频器件射频损耗的抑制方法，以阻值大于5000欧姆·厘米的高阻硅衬底为所述射频器件的基底，先在该高阻硅衬底上外延一层n型单晶硅，形成复合硅衬底，然后再在该复合硅衬底上进行正常的氮化镓射频器件的外延。
所述n型单晶硅中的载流子浓度分布需要与所述射频器件因铝原子扩散在硅衬底中带来的空穴浓度分布相当，通常，所述n型单晶硅中掺杂元素的掺杂体浓度为1E14到1E17个每立方厘米，面密度在1E10到1E13个每平方厘米，掺杂深度在100纳米到2000纳米。优选的，n型单晶硅中的掺杂元素是磷元素。
优选的，在高阻硅衬底上外延的n型单晶硅层的厚度为100～3000纳米。
在外延了n型单晶硅的复合硅衬底上进行正常的氮化镓射频器件的外延，首先外延一层氮化铝成核层，之后依次是铝镓氮应力缓冲层、氮化镓层、氮化铝插入层、铝镓氮势垒层，获得所述射频器件。
上述射频器件中，一般的，所述氮化铝成核层厚度在100～400纳米，铝镓氮应力缓冲层厚度在200～500纳米，氮化镓层厚度为1～10微米，氮化铝插入层厚度为10纳米，铝镓氮势垒层厚度为10～30纳米。
具体的，本发明的硅基氮化镓射频器件射频损耗的抑制方法可以包括如下步骤：
1)根据要制备的射频器件的材料和结构测算，得到正常生长(即使用现有技术)时铝原子在高阻硅衬底中的扩散深度与扩散浓度，这可以通过理论估算也可以通过实验测量获得，实验测量的方法是在高阻硅衬底上直接进行氮化镓射频器件外延层的生长，然后通过二次离子质谱(SIMS)测量获得铝原子在高阻硅衬底中的扩散情况，一般的，铝原子在硅衬底中的扩散体浓度为1E14到1E17个每立方厘米，面密度在1E10到1E13个每平方厘米，扩散深度在100纳米到2000纳米。
根据上述方法得到的铝原子扩散情况可以估算硅衬底中的空穴浓度分布，而硅衬底中的空穴浓度分布也可以通过霍尔测量(Hall)或扫描电阻谱(scanning resistanceprofile，SRP)测试的方法辅助得到，从而确定铝原子扩散后硅衬底中的载流子(空穴)面密度。
2)在高阻硅衬底上外延生长与上述测算的铝原子扩散深度与扩散浓度相同载流子分布的n型掺杂的单晶硅外延层，其中掺杂元素可以采用磷原子，其掺杂浓度分布与步骤1)测算的器件硅衬底中的铝原子扩散浓度分布保持一致。
n型掺杂的单晶硅外延层中导电的是电子，可以与铝元素扩散导致的p型载流子相互补偿，这样可以减少铝扩散带来的硅衬底导电性增加，有利于保持高阻硅衬底的高阻特性。一般的，n型单晶硅中掺杂元素的具体掺杂体浓度为1E14到1E17个每立方厘米，面密度在1E10到1E13个每平方厘米，扩散深度在100纳米到2000纳米。
3)在外延了n型单晶硅的复合硅衬底上进行正常的氮化镓射频器件结构的外延，最后做成射频器件。
上述步骤1)中，采用二次离子质谱(SIMS)对硅衬底中铝原子扩散深度与扩散浓度进行测量时，为了避免氮化铝中强的铝原子信号对于硅中铝原子信号的干扰，会采取从硅衬底中测量铝原子的方法，即SIMS测量中的背面(backside)测量方法；更进一步地，此方法在制样时需要对硅衬底做背面减薄处理，一般减薄到2～19微米。
上述步骤2)在高阻硅衬底上外延一层n型掺杂的单晶硅，优选的，是在硅(111)面上外延生长出与衬底相同晶面取向的较高质量的n型掺杂单晶硅，这一层的目的是为了与后续外延生长过程中扩散铝原子带来的空穴复合，降低生长之后硅衬底的导电性。
上述步骤2)和步骤3)中外延生长可以采用下述方法中的一种或多种：金属有机化合物化学气相沉积法(MOCVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)和化学气相沉积法(CVD)。
与现有技术相比，本发明的有益效果包括：
本发明提供了用于补偿外延生长过程中铝原子对硅衬底的扩散带来的空穴载流子的一种方法，通过n型掺杂的外延单晶硅薄膜中电子与铝扩散之后的空穴载流子的复合，降低生长后硅衬底的导电性，从而降低了硅基氮化镓射频器件的射频损耗。本发明方法是在进行氮化物外延生长之前对于硅衬底的预处理，因此不会增加工厂的机时，有利于工业生产控制成本。此外，本发明方法在解决铝原子扩散带来的射频损耗问题的同时，并没有像其他方法一样降低外延层的晶体质量，并不会带来器件稳定性的问题。因而本发明方法是一种简单且快捷有效的手段，能够有效地降低射频器件的射频损耗。
附图说明
图1是本发明实施例制备的硅基氮化镓射频器件的结构示意图，其中，1—高阻硅衬底；2—磷元素掺杂的n型单晶硅外延层；3—氮化铝成核层；4—铝镓氮应力缓冲层；5—氮化镓外延层；6—氮化铝插入层；7—铝镓氮势垒层。
图2是本发明实施例中测量得到的样品一的硅衬底中铝元素的扩散分布图。
具体实施方式
本发明关键在于对于高阻硅衬底提前进行预处理，在外延氮化物之前，先在硅衬底上外延一层掺杂磷元素的n型单晶硅。单晶硅中的载流子浓度需要得到控制，与预估的铝原子扩散带来的空穴浓度分布相当。
下面结合附图1，通过实施例对本发明作进一步说明。
本实施例制备的硅基氮化镓射频器件的结构如图1所示，包括高阻硅衬底及其上依次层叠的磷元素掺杂的n型单晶硅外延层2、氮化铝成核层3、铝镓氮应力缓冲层4、氮化镓外延层5、氮化铝插入层6、铝镓氮势垒层7。根据下述方法解决硅基氮化镓射频器件铝原子扩散带来的微波射频损耗问题，步骤如下：
A.选择高阻硅衬底1，阻值为10000欧姆·厘米(Ω·cm)，厚度为400微米；
B.在高阻硅衬底上直接外延氮化镓/铝镓氮异质结，从下往上分别是200纳米氮化铝成核层，300纳米铝镓氮盈利缓冲层，2微米氮化镓外延层，20纳米铝镓氮势垒层，称为样品一；
C.通过二次离子质谱(SIMS)的方式，得到样品一的硅衬底中铝元素的扩散深度与扩散浓度(如图2所示)，具体地，测量时为了避免氮化铝中强的铝原子信号对于硅中铝原子信号的干扰，我们采用了从硅衬底中测量铝原子的方法，即SIMS测量中的backside测量方法；测量前需要对硅衬底进行背面减薄到3微米。
D.在另一相同高阻硅衬底上采用MOCVD外延一层掺杂磷元素的n型单晶硅外延层，从外延硅表面到外延硅内部，磷元素的浓度分布与样品一中硅衬底中的铝元素的浓度分布(如图2)一致。
E.按照图1所示，在包含外延硅的复合硅衬底上采用MOCVD外延生长氮化镓/铝镓氮异质结，包括一层200纳米的氮化铝成核层3，一层300纳米铝镓氮的应力缓冲层4，一层2微米的氮化镓外延层5，一层2纳米的氮化铝插入层6，一层20纳米的铝镓氮势垒层7。
铝镓氮势垒层7与其下面的氮化镓外延层5和氮化铝插入层6一起构成半导体异质结构，在其界面处形成高浓度的具有高迁移特性的二维电子气，并以此结构为基础建构微波射频器件。
本发明根据现有解决硅基氮化镓基射频器件解决射频损耗方法的不足，对解决方案进行优化，在本实施例中采用独特的硅衬底预处理——外延一层掺杂磷元素的n型单晶硅的方法，解决了硅基氮化镓基微波射频器件的射频损耗问题。
该方法避免了对于硅表面的破坏，对于后续外延层晶体质量没有影响。磷元素的掺杂补偿了由后续铝原子扩散引入的空穴载流子，进而减低硅衬底导电性增强带来的的射频损耗，因此，可显著提高硅基氮化镓基微波射频器件的性能。
尽管为说明目的公开了本发明的最佳实施例和附图，而本领域的技术人员可以理解，在不脱离本发明及所附的权利要求的范围内，各种替换、变化和修改都是可能的，本发明不应局限于最佳实施例和附图所公开的内容。因此，本发明的保护范围当以所附的权利要求书为准。

Claims (14)

1.一种硅基氮化镓射频器件射频损耗的抑制方法，以阻值大于5000欧姆·厘米的高阻硅衬底为所述射频器件的基底，先在该高阻硅衬底上外延一层n型单晶硅，形成复合硅衬底，然后再在该复合硅衬底上进行氮化镓射频器件的外延。
2.如权利要求1所述的抑制方法，其特征在于，所述n型单晶硅中的载流子浓度分布与所述射频器件因铝原子扩散在硅衬底中带来的空穴浓度分布相当。
3.如权利要求2所述的抑制方法，其特征在于，所述n型单晶硅中掺杂元素的掺杂体浓度为1E14到1E17个每立方厘米，面密度在1E10到1E13个每平方厘米，掺杂深度在100纳米到2000纳米。
4.如权利要求1所述的抑制方法，其特征在于，所述n型单晶硅中的掺杂元素是磷。
5.如权利要求1所述的抑制方法，其特征在于，在所述复合硅衬底上依次外延氮化铝成核层、铝镓氮应力缓冲层、氮化镓层、氮化铝插入层和铝镓氮势垒层，获得所述射频器件。
6.如权利要求1所述的抑制方法，其特征在于，该抑制方法包括以下步骤：
1)根据要制备的射频器件的结构和材料测算得到正常生长时铝原子在高阻硅衬底中的扩散深度与扩散浓度，以此估算硅衬底中的空穴浓度分布；
2)在高阻硅衬底上外延生长与步骤1)获得的铝原子扩散深度与扩散浓度相同载流子分布的n型单晶硅，形成复合硅衬底；
3)在复合硅衬底上进行氮化镓射频器件结构的外延。
7.如权利要求6所述的抑制方法，其特征在于，在步骤1)中，在高阻硅衬底上直接进行氮化镓射频器件的外延生长，然后通过二次离子质谱测量该器件，得到铝原子在高阻硅衬底中的扩散深度与扩散浓度。
8.如权利要求7所述的抑制方法，其特征在于，步骤1)在进行二次离子质谱测量前，先对硅衬底进行背面减薄处理，然后采用背面测量的方式对硅衬底中的铝原子扩散情况进行测量。
9.如权利要求7所述的抑制方法，其特征在于，在步骤1)中通过霍尔测量或扫描电阻谱测试的方法辅助得到铝原子扩散后硅衬底中的载流子面密度。
10.如权利要求6所述的抑制方法，其特征在于，步骤2)在高阻硅衬底的硅(111)面上外延生长与之相同晶面取向的n型掺杂单晶硅。
11.如权利要求6所述的抑制方法，其特征在于，在步骤2)在高阻硅衬底上外延一层掺杂磷元素的n型单晶硅，其中磷原子的掺杂浓度分布与步骤1)测算得到的硅衬底中铝原子扩散浓度分布一致。
12.一种硅基氮化镓射频器件，其特征在于，其衬底为复合硅衬底，所述复合硅衬底包括阻值大于5000欧姆·厘米的高阻硅衬底及其上外延的n型单晶硅层，该n型单晶硅层中掺杂元素的浓度分布与所述射频器件因铝原子扩散在硅衬底中带来的空穴浓度分布一致。
13.如权利要求12所述的硅基氮化镓射频器件，其特征在于，所述n型单晶硅层的掺杂元素为磷，在n型单晶硅层上依次为氮化铝成核层、铝镓氮应力缓冲层、氮化镓层、氮化铝插入层和铝镓氮势垒层。
14.如权利要求12所述的硅基氮化镓射频器件，其特征在于，所述n型单晶硅层中掺杂元素的掺杂体浓度为1E14到1E17个每立方厘米，面密度在1E10到1E13个每平方厘米，掺杂深度在100纳米到2000纳米。
CN202010039835.3A 2020-01-15 2020-01-15 硅基氮化镓射频器件射频损耗的抑制方法 Pending CN111211159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010039835.3A CN111211159A (zh) 2020-01-15 2020-01-15 硅基氮化镓射频器件射频损耗的抑制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010039835.3A CN111211159A (zh) 2020-01-15 2020-01-15 硅基氮化镓射频器件射频损耗的抑制方法

Publications (1)

Publication Number Publication Date
CN111211159A true CN111211159A (zh) 2020-05-29

Family

ID=70789059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010039835.3A Pending CN111211159A (zh) 2020-01-15 2020-01-15 硅基氮化镓射频器件射频损耗的抑制方法

Country Status (1)

Country Link
CN (1) CN111211159A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电（江西）有限公司 GaN基HEMT外延结构及其制备方法
CN113937161A (zh) * 2021-08-30 2022-01-14 西安电子科技大学 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN117542887A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736128A (zh) * 2020-12-31 2021-04-30 晶能光电（江西）有限公司 GaN基HEMT外延结构及其制备方法
CN113937161A (zh) * 2021-08-30 2022-01-14 西安电子科技大学 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN113937161B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN117542887A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法
CN117542887B (zh) * 2024-01-10 2024-04-30 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法

Similar Documents

Publication Publication Date Title
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US11637197B2 (en) Epitaxial structure of GaN-based radio frequency device based on Si substrate and its manufacturing method
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
US20110049571A1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
CN103022120A (zh) 氮化物半导体元件及制造方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
EP3501033A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
KR20160015244A (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN111063726A (zh) 一种Si基氮化镓器件的外延结构
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN112233972B (zh) 一种氮化镓基外延结构及其制备方法
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
CN102222690A (zh) 氮化物系半导体晶片以及氮化物系半导体装置
CN110211867A (zh) 一种抑制硅基氮化镓射频器件的射频损耗的方法
CN111009579A (zh) 半导体异质结构及半导体器件
Arulkumaran et al. Electrical characteristics of AlGaN/GaN HEMTs on 4-in diameter sapphire substrate
US12020925B2 (en) Methods for preparing AlN based template having Si substrate and GaN based epitaxial structure having Si substrate
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
CN111584626B (zh) 一种增强型hemt器件结构及其制备方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529

RJ01 Rejection of invention patent application after publication