CN110211867A - 一种抑制硅基氮化镓射频器件的射频损耗的方法 - Google Patents

一种抑制硅基氮化镓射频器件的射频损耗的方法 Download PDF

Info

Publication number
CN110211867A
CN110211867A CN201910429057.6A CN201910429057A CN110211867A CN 110211867 A CN110211867 A CN 110211867A CN 201910429057 A CN201910429057 A CN 201910429057A CN 110211867 A CN110211867 A CN 110211867A
Authority
CN
China
Prior art keywords
silicon
silicon substrate
radio
gallium nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910429057.6A
Other languages
English (en)
Inventor
杨学林
沈波
魏来
张洁
冯玉霞
沈剑飞
刘丹烁
蔡子东
马骋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongbosin Semiconductor Technology Co ltd
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201910429057.6A priority Critical patent/CN110211867A/zh
Publication of CN110211867A publication Critical patent/CN110211867A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种抑制硅基氮化镓射频器件的射频损耗的方法,在外延层生长之前预通氨气,对硅衬底进行氮化预处理,在硅衬底上形成一层无定形的氮化硅薄膜,从而形成一个铝原子扩散的壁垒,这个壁垒阻挡了铝原子扩散,从而降低了外延生长后硅衬底的导电能力,使其维持在高阻状态,减小了射频器件工作时候的射频损耗。本发明对硅衬底的通氨气氮化预处理所用时间为秒级,几乎不占用工厂的机时,有利于工业生产控制成本。

Description

一种抑制硅基氮化镓射频器件的射频损耗的方法
技术领域
本发明属于半导体技术领域,特别涉及一种抑制硅基氮化镓射频器件在应用中面临的由于铝原子扩散导致的射频损耗问题的方法。
背景技术
以III族氮化物为代表的第三代半导体具有高禁带宽度、高击穿电场、高饱和电子漂移速度以及强极化等优异的性质,特别是基于硅(Si)衬底和碳化硅(SiC)衬底上的铝镓氮/氮化镓(AlGaN/GaN)异质结构的高迁移率晶体管(HEMT)具有开关速度快、导通电阻低、器件体积小、耐高温、节能等优异特性,有望在下一代微波射频功率器件领域得到广泛使用。
但是,目前氮化镓基微波射频电子器件一般是采用碳化硅(SiC)衬底上外延氮化镓(GaN),而采用拥有成本优势且发展得更加完善的硅基氮化镓用作微波射频器件比较少。这主要是因为,一方面硅基氮化镓微波射频器件有比较严重的散热问题;另一方面更为重要的是,相较于碳化硅基氮化镓射频器件,硅基氮化镓射频器件面临非常严重的射频损耗问题,离真正的实用化还存在差距。因此,如何解决硅基氮化镓射频器件的射频损耗问题显得尤为关键。
因为硅与氮化镓两者之间存在极大的晶格失配和热失配,因而需要较多的应力缓冲层,在此之前首先需要先生长一层氮化铝成核层,而这层氮化铝带来的氮化铝/硅界面对于射频损耗非常关键。氮化铝外延时,铝原子扩散进入硅衬底,增加了原本为高阻的硅衬底的导电性,形成了一层p型空穴导电层,从而导致微波射频器件在工作室有较大的射频损耗。因此,如何通过有效的外延生长方法,抑制铝原子在氮化铝外延过程中向高阻硅衬底进行扩散进而抑制射频损耗,对于提高硅上氮化镓射频器件性能、降低微波射频器件成本有重要意义。
发明内容
为了克服上述现有技术的不足,本发明提供一种用于抑制铝原子向硅衬底扩散带来射频损耗的方法:预通氨气形成氮化硅的方法,即在外延层生长氮化铝之前预通氨气,对硅衬底进行氮化预处理,得到氮化硅薄层。这样在硅和氮化铝界面形成一层无定形的氮化硅薄膜,从而形成一个铝原子扩散的壁垒,这个壁垒阻挡了铝原子扩散,从而降低了外延生长后硅衬底的导电能力,减小了射频器件工作时候的射频损耗。
本发明在硅衬底上形成一层无定形的氮化硅薄膜,从而抑制硅基氮化镓射频器件的射频损耗,其主要原理是:通过形成的这层致密的无定形的氮化硅薄膜,隔绝外延生长时硅衬底与铝源相接触,也阻挡后续生长过程中铝原子扩散,从而使得硅衬底在外延生长之后也维持在高阻状态。最重要的是,对于硅衬底的通氨气氮化预处理,所用时间为秒级,几乎不占用工厂的机时,对于工业生产控制成本也没有影响。
具体的,本发明在硅衬底上形成一层无定形的氮化硅薄膜的方法是:对硅衬底通氨气,使得硅衬底上形成厚度为1~20nm的无定形的氮化硅薄膜。
上述方法中,通常是以一定流量对硅衬底通氨气5~60秒,此处的氨气流量一般是以氮化铝生长时候的氨气流量为准。
本发明方法简单且快捷有效,发明申请人已经通过实验数据证明了氮化处理硅衬底对于铝原子扩散的阻挡作用。这种方法对于抑制氮化铝在硅衬底上外延过程中铝原子向硅衬底扩散带来的射频损耗,将发挥重要作用。
本发明提供的技术方案是:
一种硅基氮化镓射频器件射频损耗的抑制方法,所述抑制方法首先在高阻硅衬底外延生长之前预通氨气,在这个硅衬底上形成一层无定形的氮化硅薄膜之后,再进行正常的外延,具体包括:
1)在高阻硅衬底生长之前预通氨气,预通时间一般在5秒到60秒;
2)预通氨气的处理,使得在这个硅衬底上形成一层无定形的氮化硅薄膜,形成的薄膜厚度大约在1纳米到20纳米;
3)在表面已经形成氮化硅薄膜的复合硅衬底上进行正常的氮化镓器件结构的外延,最后做成射频器件。
针对上述对硅衬底预通氨气氮化的方法,采取的温度、压强等条件与具体使用的外延生长设备有关,不同设备存在一些差异,所用设备例如HVPE、MOCVD、MBE等。但一般性而言,采取的条件与后续接着外延生长的氮化铝的条件相同,氨气流量也采用与这一层氮化铝生长时的氨气流量。
针对上述氮化预通氨气氮化的方法,是在这个硅衬底上形成一层无定形的氮化硅薄膜,目的是在外延生长时阻隔硅衬底与铝源相接触,而致密薄膜也阻挡后续生长过程中铝原子扩散。
在本发明的实施例中,在表面已形成氮化硅薄膜的复合硅衬底上依次外延生长氮化铝成核层、氮化镓外延层、氮化铝插入层和铝镓氮势垒层,所述铝镓氮势垒层与氮化镓外延层和氮化铝插入层一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气,并以此结构为基础建构射频器件。
外延生长的方法包括但不限于:金属有机化合物气相外延(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)和化学气相沉积(CVD)。
本发明的有益效果是:
本发明提供了一种用氮化硅衬底来阻挡铝原子扩散的方法,通过在硅衬底表面形成致密的氮化硅薄膜阻挡铝原子的扩散,降低生长后硅衬底的导电性,从而降低了硅基氮化镓射频器件的射频损耗。本发明方法是在生长腔室对于硅衬底极快的预处理,因此不会增加工厂的机时,有利于工业生产控制成本。此外,目前发明申请人已有实验证明,氮化处理硅衬底的确能够抑制铝原子的扩散、降低硅衬底的导电性。因此,本发明方法是一种简单且快捷有效的手段,能够有效地降低射频器件的射频损耗。
附图说明
图1是本发明实施例制备的硅基氮化镓射频器件的结构示意图,其中:1—高阻硅衬底,2—无定形氮化硅阻挡层,3—氮化铝成核层,4—氮化镓外延层,5—氮化铝插入层,6—铝镓氮势垒层。
图2是本发明实施例制备的硅基氮化镓射频器件的射频损耗抑制方法效果图,显示了样品A和样品B的硅衬底中铝原子浓度随深度分布的曲线,其中样品A为有预通氨气氮化处理的样品,样品B为没有预处理的样品,横坐标最右端为硅和氮化铝的界面处。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
本发明关键在于对于高阻硅衬底提前进行预处理,在外延氮化物之前,预通氨气,在这个硅衬底上形成一层无定形的氮化硅薄膜。
本发明提供了一种用于硅基氮化镓射频器件铝原子扩散带来的射频损耗问题的解决方案,根据该方案制备的硅基氮化镓射频器件的结构如图1所示,制备过程包括如下步骤:
1)选择相同的高阻硅衬底1两片。
2)根据外延生长设备的条件,选择预通氨气的流量和时间;预通氨气预处理硅衬底,将在硅衬底表面形成一层无定形的氮化硅阻挡层2,本实施例是在MOCVD设备中,在1000摄氏度条件下,以240mL/min为预通氨气流量,预通氨气10s,对硅衬底做氮化预处理,将此样品记为样品A;并对另一片相同的高阻硅衬底不做处理,记为样品B。
3)在有氮化硅阻挡层2的样品A和未预通氨气处理的样品B上生长氮化铝成核层3;氮化铝成核层3共两层,分为低温氮化铝和高温氮化铝;低温氮化铝生长温度为1000摄氏度,高温氮化铝生长温度为1100摄氏度,生长时间分别为150s和20min。
4)继续在样品A和样品B的氮化铝成核层3上生长氮化镓外延层4、AlN插入层5和铝镓氮势垒层6;其中,氮化镓外延层4生长温度为1030~1050摄氏度,生长时间为3600s;氮化铝插入层5非常薄,生长时间为5s,厚度为2纳米;铝镓氮势垒层6厚度为20纳米,生长温度为1050摄氏度,铝组分在20%到30%。
铝镓氮势垒层6与其下面的氮化镓外延层4和氮化铝插入层5一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气,并以此结构为基础建构微波射频器件。
本发明中采用的生长方法包括但不限于:金属有机化合物气相外延(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)和化学气相沉积(CVD)。
图2显示了样品A和样品B硅衬底中铝原子的浓度随深度的分布情况,可以看到预通氨气氮化处理后,硅衬底中铝原子扩散的浓度更小,说明对高阻硅衬底氮化能有效阻挡铝原子向硅衬底中的扩散。而目前普遍认为,硅基氮化镓射频器件的射频损耗来自于硅衬底阻值的下降,主要原因是铝扩散进入硅衬底中提供了载流子形成了导电层,导电层在射频器件工作时会产生损耗。本发明的氮化处理抑制了导电层的形成,从而将抑制射频损耗。
本发明根据现有解决硅上氮化镓基微波射频器件解决射频损耗方法的不足,对解决方案进行优化,采用独特的硅衬底预处理——在外延氮化物之前预通氨气形成氮化硅阻挡层,抑制铝原子的扩散从而抑制硅基氮化镓基微波射频器件的损耗。
预通氨气氮化硅衬底的处理形成的氮化硅无定形阻挡层,阻挡了后续铝原子扩散进入硅衬底,从而降低了引入的空穴载流子数目,进而减低硅衬底导电性增强带来的射频损耗。因此,本发明可显著提高硅基氮化镓基微波射频器件的性能。
尽管为说明目的公开了本发明的最佳实施例和附图,而本领域的技术人员可以理解,在不脱离本发明及所附的权利要求的范围内,各种替换、变化和修改都是可能的,本发明不应局限于最佳实施例和附图所公开的内容。因此,本发明的保护范围当以所附的权利要求书为准。

Claims (10)

1.一种抑制硅基氮化镓射频器件的射频损耗的方法,在器件的硅衬底上形成一层无定形的氮化硅薄膜,阻挡铝原子向硅衬底的扩散。
2.如权利要求1所述的方法,其特征在于,所述氮化硅薄膜的厚度为1~20nm。
3.如权利要求1所述的方法,其特征在于,通过对硅衬底通氨气进行氮化预处理在硅衬底上形成无定形氮化硅薄膜。
4.如权利要求3所述的方法,其特征在于,以一定流量对硅衬底通氨气5~60秒。
5.一种制备硅基氮化镓射频器件的制备方法,包括以下步骤:
1)选择高阻硅衬底,对硅衬底预通氨气,使硅衬底上形成一层无定形的氮化硅薄膜;
2)在表面已形成氮化硅薄膜的复合硅衬底上进行氮化镓器件结构的外延,最后做成射频器件。
6.如权利要求5所述的制备方法,其特征在于,步骤1)中所述氮化硅薄膜的厚度为1~20nm。
7.如权利要求5所述的制备方法,其特征在于,步骤1)中以一定流量对硅衬底通氨气5~60秒,在硅衬底上形成无定形的氮化硅薄膜。
8.如权利要求7所述的制备方法,其特征在于,步骤2)在表面已形成氮化硅薄膜的复合硅衬底上依次外延生长氮化铝成核层、氮化镓外延层、氮化铝插入层和铝镓氮势垒层,所述铝镓氮势垒层与氮化镓外延层和氮化铝插入层一起构成半导体异质结构,以此结构为基础建构射频器件。
9.如权利要求8所述的制备方法,其特征在于,步骤2)中进行外延生长的方法选自下列方法中的一种或多种:金属有机化合物气相外延、分子束外延、氢化物气相外延和化学气相沉积。
10.如权利要求8所述的制备方法,其特征在于,步骤1)中采用的氨气流量与步骤2)中外延生长氮化铝时的氨气流量一致。
CN201910429057.6A 2019-05-22 2019-05-22 一种抑制硅基氮化镓射频器件的射频损耗的方法 Pending CN110211867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910429057.6A CN110211867A (zh) 2019-05-22 2019-05-22 一种抑制硅基氮化镓射频器件的射频损耗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910429057.6A CN110211867A (zh) 2019-05-22 2019-05-22 一种抑制硅基氮化镓射频器件的射频损耗的方法

Publications (1)

Publication Number Publication Date
CN110211867A true CN110211867A (zh) 2019-09-06

Family

ID=67788150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910429057.6A Pending CN110211867A (zh) 2019-05-22 2019-05-22 一种抑制硅基氮化镓射频器件的射频损耗的方法

Country Status (1)

Country Link
CN (1) CN110211867A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531016A (zh) * 2020-12-02 2021-03-19 北京大学东莞光电研究院 无界面漏电抑制频射损耗衬底、器件及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531016A (zh) * 2020-12-02 2021-03-19 北京大学东莞光电研究院 无界面漏电抑制频射损耗衬底、器件及制备方法

Similar Documents

Publication Publication Date Title
TW552712B (en) Insulating gate AlGaN/GaN HEMT
CN103165777B (zh) 具有梯形结构的n型插入层的led外延片及其生长方法
US11158702B2 (en) Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
CN103594509A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
WO2014031229A1 (en) Ingan channel n-polar gan hemt profile
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN110211867A (zh) 一种抑制硅基氮化镓射频器件的射频损耗的方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN105762061B (zh) 一种氮化物的外延生长方法
CN114551563A (zh) 成核层结构、半导体器件及成核层结构的制造方法
CN103872204A (zh) 一种具有循环结构的p型插入层及生长方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JP2017108126A (ja) Iii 族窒化物半導体装置の製造方法および半導体ウエハの製造方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
CN110164766A (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN111009579A (zh) 半导体异质结构及半导体器件
RU2534442C1 (ru) Способ изготовления мощного свч-транзистора
Alexeev et al. Specific features of NH 3 and plasma-assisted MBE in the fabrication of III-N HEMT heterostructures
JP2015122482A (ja) Iii族窒化物半導体装置とその製造方法
Tan et al. Influence of growth parameters and thickness of AlN spacer on electrical properties of AlGaN/AlN/GaN high-electron-mobility transistors grown on 4-inch Si substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201010

Address after: 101300, No. two, 1 road, Shunyi Park, Zhongguancun science and Technology Park, Beijing, Shunyi District

Applicant after: Beijing zhongbosin Semiconductor Technology Co.,Ltd.

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Applicant before: Peking University

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20190906

RJ01 Rejection of invention patent application after publication