CN112531016A - 无界面漏电抑制频射损耗衬底、器件及制备方法 - Google Patents
无界面漏电抑制频射损耗衬底、器件及制备方法 Download PDFInfo
- Publication number
- CN112531016A CN112531016A CN202011390787.9A CN202011390787A CN112531016A CN 112531016 A CN112531016 A CN 112531016A CN 202011390787 A CN202011390787 A CN 202011390787A CN 112531016 A CN112531016 A CN 112531016A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- mask dielectric
- substrate
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 230000001629 suppression Effects 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 50
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 35
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910003460 diamond Inorganic materials 0.000 claims description 11
- 239000010432 diamond Substances 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000003384 imaging method Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000259 microwave plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术领域，尤指一种无界面漏电抑制频射损耗衬底、器件及制备方法，该衬底包括硅衬底、掩膜介质层和氮化铝层，在硅衬底上生长出掩膜介质层；并对掩膜介质层进行图形化处理；在图形化处理后的掩膜介质层上生长出氮化铝层；而器件包括上述衬底，通过在无界面漏电抑制频射损耗衬底上依次生长出AlxGa1‑xN层、氮化镓沟道层、InxAl1‑xN势垒层，来得到该器件。本发明通过图形化的掩膜介质层使得氮化铝层在硅衬底里面实现了不连续扩散，保持原高阻硅的高硅特性，解决硅上氮化镓高频器的界面的漏电通道；接着根据应力情况进行外延结构的生长，从而实现硅上氮化射频材料制备。
Description
技术领域
本发明涉及半导体技术领域，尤指一种无界面漏电抑制频射损耗衬底、器件及制备方法。
背景技术
第三代半导体具有高禁带宽度、高击穿电场、高饱和电子漂移速度以及强极化等优异性质。与传统的硅基器件相比，氮化镓基器件具有更高的功率密度输出、更高的强场、更低的导通电阻，并且在器件实际应用中有更高的能量转换频率效率和输出功率。故其优异的性能使得氮化镓基器件广泛应用于消费类电子、5G通信、云服务、光伏逆变、新能源汽车、发电等领域。
近几年来，已基本完成碳化硅衬底及硅衬底上氮化镓外延材料及器件的商业化进度并逐步应用于消费电子。而目前通信5G的射频器件基本都在碳化硅衬外延使用，在大尺寸的硅衬底上外延生长氮化镓射频器件外延材料仍没有突破，硅上氮化镓被认为与此同CMOS线最兼容的技术路线之一，主要原因是高温MOCVD生长过程中，铝原子扩散到硅过程中形成掺杂，从降低了外延生长后硅衬底的绝缘能力，加大了射频器件工作时候的射频损耗。
发明内容
为解决上述问题，本发明提供一种无界面漏电抑制频射损耗衬底、器件及制备方法，在MOCVD高温生长时使衬底的高阻特性发生变化，最终减少射频损耗。
为实现上述目的，本发明采用的技术方案是：一种无界面漏电抑制频射损耗衬底、器件及制备方法；
其中，一种无界面漏电抑制频射损耗衬底，包括硅衬底、掩膜介质层和氮化铝层，所述掩膜介质层制备在所述硅衬底上，所述氮化铝层制备在所述掩膜介质层上；所述掩膜介质层为图形化结构，所述掩膜介质层内部贯穿具有若干个嵌孔，所述氮化铝层部分延伸嵌入所述嵌孔并与所述硅衬底接触。
作为一种优选方案，所述掩膜介质层由氮化硅、二氧化硅或者金刚石制成。
作为一种优选方案，所述嵌孔为圆形，其直径小于1mm。
作为一种优选方案，所述掩膜介质层的厚度为50nm-500nm；所述氮化铝层的厚度为180-220nm。
其中，一种无界面漏电抑制频射损耗器件，包括上述所述的无界面漏电抑制频射损耗衬底。
作为一种优选方案，所述界面漏电抑制频射损耗器件还包括AlxGa1-xN层、氮化镓沟道层和InxAl1-xN势垒层，所述AlxGa1-xN层制备在所述无界面漏电抑制频射损耗衬底上，所述氮化镓沟道层制备在所述AlxGa1-xN层上，所述InxAl1-xN势垒层制备在所述氮化镓沟道层上。
作为一种优选方案，所述AlxGa1-xN层的厚度为250nm-350nm；所述氮化镓沟道层的厚度为100nm-200nm；所述InxAl1-xN势垒层的厚度为8nm-10nm。
其中，一种无界面漏电抑制频射损耗衬底的制备方法，包括如下步骤：
利用化学气相沉积法在硅衬底上外延生长出一层掩膜介质层；
对掩膜介质层进行图形化处理，以形成贯穿掩膜介质层的嵌孔阵列；
在图形化处理后的掩膜介质层上外延生长出一层氮化铝层，该氮化铝层部分延伸嵌入所述嵌孔阵列，得到无界面漏电抑制频射损耗衬底。
作为一种优选方案，所述图形化处理步骤为：首先，在掩膜介质层上均匀涂有光刻胶，并在光刻胶上做出阵列图形；然后进行显影；最后对显影后的掩膜介质层进行刻蚀，刻蚀到露出硅衬底。
其中，一种无界面漏电抑制频射损耗器件的制备方法，包括如下步骤：
利用化学气相沉积法在硅衬底上外延生长出一层掩膜介质层；
对掩膜介质层进行图形化处理，以形成贯穿掩膜介质层的嵌孔阵列；
在图形化处理后的掩膜介质层上外延生长出一层氮化铝层，该氮化铝层部分延伸嵌入所述嵌孔阵列；
在无界面漏电抑制频射损耗衬底上生长出一层AlxGa1-xN层；
在AlxGa1-xN层上生长出一层氮化镓沟道层；
在氮化镓沟道层上生长出一层InxAl1-xN势垒层，得到无界面漏电抑制频射损耗器。
本发明的有益效果在于：
1.本发明通过在传统的硅衬底上制备出掩膜介质层，再利用半导体工艺对掩膜介质层制备出图形，这为后续在MOCVD系统里面高温生长氮化铝层时，掩膜介质层可阻止铝原子扩到其下面的硅衬底；掩膜介质层图形化后的嵌孔为生长区，嵌孔以外的区域为掩膜区，而氮化铝在掩膜区是不能沉积，故没有掩膜的生长区优先生长，在硅衬底里面实现的不连续扩散，最终保持原高阻硅的高硅特性，解决硅上氮化镓高频器的界面的漏电通道；
2.本发明获得的无界面漏电抑制频射损耗衬底不存在氮化铝与高阻硅衬底界面漏电和降低损耗的问题，接着根据应力情况进行AlxGa1-xN层、氮化镓沟道层和InxAl1-xN势垒层的生长，从而实现硅上氮化射频材料制备。
附图说明
图1是本发明的无界面漏电抑制频射损耗衬底的结构示意图。
图2是本发明的无界面漏电抑制频射损耗器件的结构示意图。
图3是本发明的无界面漏电抑制频射损耗衬底的制备方法的流程框图。
图4是本发明的无界面漏电抑制频射损耗器件的制备方法的流程框图。
附图标号说明：1-硅衬底；2-掩膜介质层；3-氮化铝层；4-AlxGa1-xN层；5-氮化镓沟道层；6-InxAl1-xN势垒层；7-嵌孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1所示，本发明关于一种无界面漏电抑制频射损耗衬底，包括硅衬底1、掩膜介质层2和氮化铝层3，掩膜介质层2制备在硅衬底1上，氮化铝层3制备在掩膜介质层2上；掩膜介质层2为图形化结构，掩膜介质层2内部贯穿具有若干个嵌孔7，氮化铝层3部分延伸嵌入嵌孔7并与硅衬底1接触。
本发明通过在传统的硅衬底1上制备出掩膜介质层2，再利用半导体工艺对掩膜介质层2制备出图形，这为后续在MOCVD系统里面高温生长氮化铝层3时，掩膜介质层2可阻止铝原子扩到其下面的硅衬底1；掩膜介质层2图形化后的嵌孔7为生长区，嵌孔7以外的区域为掩膜区，而氮化铝在掩膜区是不能沉积，故没有掩膜的生长区优先生长，在硅衬底1里面实现的不连续扩散，最终保持原高阻硅的高硅特性，解决硅上氮化镓高频器的界面的漏电通道。
进一步地，掩膜介质层2由氮化硅、二氧化硅或者金刚石制成，掩膜介质层2为常见耐高温的绝缘介质，例如氮化硅、二氧化硅这种不含有铝的介质化合物，亦或者是金刚石，掩膜介质层2的嵌孔7为生长区，嵌孔7以外区域为掩膜区，掩膜区可阻止铝原子扩到其下面的硅衬底1；优选地，嵌孔7为圆形，其直径小于1mm。
进一步地，硅衬底1为6英寸；掩膜介质层2的厚度为50nm-500nm；氮化铝层3的厚度为180-220nm。
请参阅图2所示，本发明关于一种无界面漏电抑制频射损耗器件，包括硅衬底1、掩膜介质层2、氮化铝层3、AlxGa1-xN层4、氮化镓沟道层5和InxAl1-xN势垒层6，掩膜介质层2制备在硅衬底1上，氮化铝层3制备在掩膜介质层2上；AlxGa1-xN层4制备在氮化铝层3上，氮化镓沟道层5制备在AlxGa1-xN层4上，InxAl1-xN势垒层6制备在氮化镓沟道层5上；掩膜介质层2为图形化结构，掩膜介质层2内部贯穿具有若干个嵌孔7，氮化铝层3部分延伸嵌入嵌孔7并与硅衬底1接触。
由于图形化的掩膜介质层2可阻止氮化铝层3部分铝原子扩到其下面的硅衬底1，在硅衬底1里面实现的不连续扩散，最终保持原高阻硅的高硅特性，解决硅上氮化镓高频器的界面的漏电通道，使得硅衬底1不存在氮化铝与高阻硅衬底1界面漏电和降低损耗的问题，接着根据应力情况进行外延结构的生长，从而实现硅上氮化射频材料制备。
进一步地，AlxGa1-xN层4的厚度为250nm-350nm；氮化镓沟道层5的厚度为100nm-200nm；InxAl1-xN势垒层6的厚度为8nm-10nm。
请参阅图3所示，本发明关于一种无界面漏电抑制频射损耗衬底的制备方法，包括如下步骤：
S10、利用化学气相沉积法在硅衬底上外延生长出一层掩膜介质层；
S20、对掩膜介质层进行图形化处理，以形成贯穿掩膜介质层的嵌孔阵列；
S30、在图形化处理后的掩膜介质层上外延生长出一层氮化铝层，该氮化铝层部分延伸嵌入嵌孔阵列，得到无界面漏电抑制频射损耗衬底。
具体地，步骤S20中图形化处理步骤为：首先，在掩膜介质层上均匀涂有光刻胶，并在光刻胶上做出阵列图形；然后进行显影；最后对显影后的掩膜介质层进行刻蚀，刻蚀到露出硅衬底。
另外，在步骤S10前，还需要对硅衬底进行清洗。
请参阅图4所示，本发明关于一种无界面漏电抑制频射损耗器件的制备方法，包括如下步骤：
S10、利用化学气相沉积法在硅衬底上外延生长出一层掩膜介质层；
S20、对掩膜介质层进行图形化处理，以形成贯穿掩膜介质层的嵌孔阵列；
S30、在图形化处理后的掩膜介质层上外延生长出一层氮化铝层，该氮化铝层部分延伸嵌入嵌孔阵列；
S40、在氮化铝层上生长出一层AlxGa1-xN层；
S50、在AlxGa1-xN层上生长出一层氮化镓沟道层；
S60、在氮化镓沟道层上生长出一层InxAl1-xN势垒层，得到无界面漏电抑制频射损耗器件。
下面针对掩膜介质层的选材不同结合实施例对本发明提供的方案进行详细的说明，需要再次说明的是不能把它们理解为对本发明保护范围的限定。
第一实施例
在本实施例中，掩膜介质层优选为金刚石，故其无界面漏电抑制频射损耗器件的制备方法，包括如下步骤：首先对6英寸的硅衬底进行清洗；其次在清洗干净后的硅衬底上旋涂好金刚石种子层，放进MPCVD设备里面进行多晶金刚石层沉积，其沉积的厚度100nm；金刚石沉积制备完成后放进半导体工艺进行金刚石图形化制备，通过匀胶、显影、蚀刻工艺在多晶金刚石内部贯穿出嵌孔；接着把已经图形化的衬底放进MOCVD设备里面，进行1100℃高温的氮化铝层生长，氮化铝层外延填充嵌孔后再平整生长出200nm的氮化铝层；接着在氮化铝层生长出一层300nm的Al0.25Al0.75N层；在Al0.25Al0.75N层生长出一层150nm的氮化镓沟道层；最终在氮化镓层上生长出一层8nm-10nmInAlN势垒层，即可获得器件。
第二实施例
在本实施例中，掩膜介质层优选为氮化硅，故其无界面漏电抑制频射损耗器件的制备方法，包括如下步骤：首先对6英寸的硅衬底进行清洗；其次将清洗干净后的硅衬底放进PECVD设备里面进行氮化硅沉积，其沉积的厚度100nm；氮化硅沉积制备完成后放进半导体工艺进行氮化硅图形化制备，通过匀胶、显影、蚀刻工艺在氮化硅内部贯穿出嵌孔；接着把已经图形化的衬底放进MOCVD设备里面，进行1100℃高温的氮化铝层生长，氮化铝层外延填充嵌孔后再平整生长出200nm的氮化铝层；接着在氮化铝层生长出一层300nm的Al0.25Al0.75N层；在Al0.25Al0.75N层生长出一层150nm的氮化镓沟道层；最终在氮化镓层上生长出一层8nm-10nmInAlN势垒层，即可获得器件。
以上两种实施例中，嵌孔只贯穿掩膜介质层，不贯穿硅衬底，直到露出硅衬底即完成图形化处理；另外氮化铝层的生长厚度为200nm，该生长厚度不含嵌孔内100nm的生长厚度。
以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。
Claims (10)
1.一种无界面漏电抑制频射损耗衬底，其特征在于：包括硅衬底、掩膜介质层和氮化铝层，所述掩膜介质层制备在所述硅衬底上，所述氮化铝层制备在所述掩膜介质层上；所述掩膜介质层为图形化结构，所述掩膜介质层内部贯穿具有若干个嵌孔，所述氮化铝层部分延伸嵌入所述嵌孔并与所述硅衬底接触。
2.根据权利要求1所述的无界面漏电抑制频射损耗衬底，其特征在于：所述掩膜介质层由氮化硅、二氧化硅或者金刚石制成。
3.根据权利要求1所述的无界面漏电抑制频射损耗衬底，其特征在于：所述嵌孔为圆形，其直径小于1mm。
4.根据权利要求1所述的无界面漏电抑制频射损耗衬底，其特征在于：所述掩膜介质层的厚度为50nm-500nm；所述氮化铝层的厚度为180-220nm。
5.一种无界面漏电抑制频射损耗器件，其特征在于：包括权利要求1～4中任一项所述的无界面漏电抑制频射损耗衬底。
6.根据权利要求5所述的无界面漏电抑制频射损耗器件，其特征在于：还包括AlxGa1-xN层、氮化镓沟道层和InxAl1-xN势垒层，所述AlxGa1-xN层制备在所述无界面漏电抑制频射损耗衬底上，所述氮化镓沟道层制备在所述AlxGa1-xN层上，所述InxAl1-xN势垒层制备在所述氮化镓沟道层上。
7.根据权利要求6所述的无界面漏电抑制频射损耗器件，其特征在于：所述AlxGa1-xN层的厚度为250nm-350nm；所述氮化镓沟道层的厚度为100nm-200nm；所述InxAl1-xN势垒层的厚度为8nm-10nm。
8.一种无界面漏电抑制频射损耗衬底的制备方法，其特征在于，包括如下步骤：
利用化学气相沉积法在硅衬底上外延生长出一层掩膜介质层；
对掩膜介质层进行图形化处理，以形成贯穿掩膜介质层的嵌孔阵列；
在图形化处理后的掩膜介质层上外延生长出一层氮化铝层，该氮化铝层部分延伸嵌入所述嵌孔阵列，得到无界面漏电抑制频射损耗衬底。
9.根据权利要求8所述的无界面漏电抑制频射损耗衬底的制备方法，其特征在于，所述图形化处理步骤为：首先，在掩膜介质层上均匀涂有光刻胶，并在光刻胶上做出阵列图形；然后进行显影；最后对显影后的掩膜介质层进行刻蚀，刻蚀到露出硅衬底。
10.一种无界面漏电抑制频射损耗器件的制备方法，其特征在于，包括如下步骤：
利用化学气相沉积法在硅衬底上外延生长出一层掩膜介质层；
对掩膜介质层进行图形化处理，以形成贯穿掩膜介质层的嵌孔阵列；
在图形化处理后的掩膜介质层上外延生长出一层氮化铝层，该氮化铝层部分延伸嵌入所述嵌孔阵列；
在氮化铝层上生长出一层AlxGa1-xN层；
在AlxGa1-xN层上生长出一层氮化镓沟道层；
在氮化镓沟道层上生长出一层InxAl1-xN势垒层，得到无界面漏电抑制频射损耗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011390787.9A CN112531016A (zh) | 2020-12-02 | 2020-12-02 | 无界面漏电抑制频射损耗衬底、器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011390787.9A CN112531016A (zh) | 2020-12-02 | 2020-12-02 | 无界面漏电抑制频射损耗衬底、器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112531016A true CN112531016A (zh) | 2021-03-19 |
Family
ID=74996260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011390787.9A Pending CN112531016A (zh) | 2020-12-02 | 2020-12-02 | 无界面漏电抑制频射损耗衬底、器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112531016A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220376059A1 (en) * | 2020-12-28 | 2022-11-24 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1560900A (zh) * | 2004-03-05 | 2005-01-05 | 长春理工大学 | 硅衬底上生长低位错氮化镓的方法 |
| CN103094314A (zh) * | 2011-11-07 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 在硅衬底上生长iii-氮化物的新方法 |
| CN104637788A (zh) * | 2015-01-30 | 2015-05-20 | 北京大学 | Iii族氮化物微观图形结构的选区生长方法及结构 |
| CN109638126A (zh) * | 2018-10-31 | 2019-04-16 | 华灿光电（浙江）有限公司 | 一种氮化铝模板、深紫外发光二极管外延片及其制备方法 |
| CN110211867A (zh) * | 2019-05-22 | 2019-09-06 | 北京大学 | 一种抑制硅基氮化镓射频器件的射频损耗的方法 |
-
2020
- 2020-12-02 CN CN202011390787.9A patent/CN112531016A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1560900A (zh) * | 2004-03-05 | 2005-01-05 | 长春理工大学 | 硅衬底上生长低位错氮化镓的方法 |
| CN103094314A (zh) * | 2011-11-07 | 2013-05-08 | 台湾积体电路制造股份有限公司 | 在硅衬底上生长iii-氮化物的新方法 |
| CN104637788A (zh) * | 2015-01-30 | 2015-05-20 | 北京大学 | Iii族氮化物微观图形结构的选区生长方法及结构 |
| CN109638126A (zh) * | 2018-10-31 | 2019-04-16 | 华灿光电（浙江）有限公司 | 一种氮化铝模板、深紫外发光二极管外延片及其制备方法 |
| CN110211867A (zh) * | 2019-05-22 | 2019-09-06 | 北京大学 | 一种抑制硅基氮化镓射频器件的射频损耗的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220376059A1 (en) * | 2020-12-28 | 2022-11-24 | Innoscience (suzhou) Semiconductor Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10319829B2 (en) | Method and system for in-situ etch and regrowth in gallium nitride based devices | |
| US20090078943A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| CN103682016A (zh) | 一种GaN外延或衬底的制作方法 | |
| JP6882503B2 (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
| CN113394282B (zh) | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 | |
| CN110783177A (zh) | 一种在蓝宝石模板上生长图形化GaN的方法及一种GaN外延片 | |
| CN210866191U (zh) | 一种氮化镓外延层及半导体器件 | |
| CN111739931A (zh) | 一种再生长GaN肖特基二极管及其制造方法 | |
| CN111211159A (zh) | 硅基氮化镓射频器件射频损耗的抑制方法 | |
| CN112531016A (zh) | 无界面漏电抑制频射损耗衬底、器件及制备方法 | |
| CN114334651A (zh) | 一种基于超薄氮化镓自支撑衬底的hemt制备方法 | |
| CN117080183B (zh) | 一种金刚石-单晶AlN-GaN/AlGaN复合晶圆及其制备方法和应用 | |
| CN112216739B (zh) | 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法 | |
| CN110808208B (zh) | 一种t型纳米栅的制备方法 | |
| WO2022019799A1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом | |
| CN116705605A (zh) | 一种硅基氮化镓hemt器件及其制备方法 | |
| CN116666428A (zh) | 一种氮化镓肖特基二极管及其制备方法 | |
| CN113793805B (zh) | GaN基HEMT器件及其制备方法 | |
| CN116190215A (zh) | 一种金刚石半导体器件的制备方法 | |
| CN109904227B (zh) | 低功函数导电栅极的金刚石基场效应晶体管及其制备方法 | |
| CN113394096A (zh) | Hemt器件及其自隔离方法、制作方法 | |
| CN107170809B (zh) | 一种基于自对准工艺的GaNHEMT器件及其制造方法 | |
| CN110739207A (zh) | 一种在导电SiC衬底上生长GaN外延材料的方法及器件 | |
| CN112531015B (zh) | 低损耗氮化镓射频材料外延结构及制备方法 | |
| RU2802796C1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210319 |