CN111063726A - 一种Si基氮化镓器件的外延结构 - Google Patents

一种Si基氮化镓器件的外延结构 Download PDF

Info

Publication number
CN111063726A
CN111063726A CN201911322780.0A CN201911322780A CN111063726A CN 111063726 A CN111063726 A CN 111063726A CN 201911322780 A CN201911322780 A CN 201911322780A CN 111063726 A CN111063726 A CN 111063726A
Authority
CN
China
Prior art keywords
layer
gan
growth
gallium nitride
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911322780.0A
Other languages
English (en)
Inventor
汪琼
王东
吴勇
陈兴
陆俊
葛林男
严伟伟
何滇
曾文秀
王俊杰
操焰
崔傲
袁珂
陈军飞
张进成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Research Institute of Xidian University
Original Assignee
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Research Institute of Xidian University filed Critical Wuhu Research Institute of Xidian University
Priority to CN201911322780.0A priority Critical patent/CN111063726A/zh
Publication of CN111063726A publication Critical patent/CN111063726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

一种Si基氮化镓器件的外延结构,属于微电子技术领域,包括从下至上依次层叠设置的衬底、成核层、缓冲层、高阻层、沟道层以及势垒层,其中,成核层是由ALN/GaN循环生长组成,缓冲层是由InN/SiN/GaN循环生长组成,包括InN晶核层、网状结构SiN薄层、GaN填平层,本发明通过循环生长ALN/GaN成核层主要作用是缓解衬底与外延层的晶格失配和热失配,InN/SiN/GaN缓冲层可以大幅度降低材料的位错密度,提高晶格质量,从而提升HEMT器件的电子迁移率、击穿电压以及漏电流等特性。

Description

一种Si基氮化镓器件的外延结构
技术领域
本发明属于微电子技术领域,涉及半导体器件的外延制备,一种Si基氮化镓器件的外延结构,制备的器件主要用于高压大功率应用场合。
背景技术
第三代半导体材料即宽禁带(Wide Band Gap Semiconductor,简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中,氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质,成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。特别是高温、大功率、高频和抗辐照电子器件以及全波长、短波长光电器件方面具有得天独厚的优势,是实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料,是微电子、电力电子、光电子等高新技术以及国防工业、信息产业、机电产业和能源产业等支柱产业进入21世纪后赖以继续发展的关键基础材料。
目前主要研究与应用的是氮化镓在硅衬底上面的HEMT器件,但由于氮化镓HEMT器件与硅衬底之间均存在较大的晶格失配和热失配最终生长得到的GaN层的晶体质量不够好,进而影响HEMT的质量,这样就会降低器件击穿电压,减小电子迁移率,从而使当前氮化镓HEMT器件的性能远低于理论极限。
发明内容
本发明的目的在于克服目前氮化镓HEMT器件晶格质量较差的问题,提供了一种Si基氮化镓器件的外延结构及其制备方法,能够提高HEMT器件的质量。为实现上述目的,本发明的器件结构各层从下至上依次排布,包括衬底、成核层、缓冲层、高阻层、沟道层和势垒层。其中成核层是由ALN/GaN循环生长组成,缓冲层是由InN/SiN/GaN循环生长组成,包括InN晶核层、网状结构SiN薄层、GaN填平层。
优选的,所述衬底为可以用来外延氮化镓薄膜的硅材料,尺寸范围为2-8inch。
优选的,成核层可以采用金属有机源化学气相沉积(MOCVD)生长也可以采用等离子体增强化学气相沉积(PECVD)生长,是由ALN/GaN循环组成,包括ALN层和GaN层,生长温度500-900℃,薄膜厚度20-50nm。其中ALN层厚度在1-3nm之间,GaN层厚度在1-3nm之间,循环数为5~10之间。其中ALN/GaN采用PECVD生长,长完再放回MOCVD继续生长后续层。也可以直接利用MOCVD生长,长完需要进行高温热处理,为提高晶格质量,再继续生长后续层。
优选的,所述缓冲层,为采用金属有机源化学气相沉积(MOCVD)生长形成的薄膜层,其结构为InN/SiN/GaN循环生长组成,包括InN晶核层、网状结构SiN薄层、GaN填平层。其生长温度在1080-1150℃,薄膜总厚度在1um-3um。其中InN晶核层厚度在5~10nm,网状结构SiN薄层厚度在0.5~2nm、GaN填平层厚度在50~100nm,循环数为5~50之间。
与现有技术相比,本发明具有如下优点:
本发明提供了一种Si基氮化镓器件的外延结构及其制备方法,提供了一种新的外延结构,其中成核层是由ALN/GaN循环生长组成,包括ALN和GaN,用于为后续的缓冲层生长提供成核节点,缓解硅衬底与氮化镓外层之间的晶格失配与热失配,提高氮化镓薄膜结晶质量。其中缓冲层是由InN/SiN/GaN循环生长组成,InN晶核层其主要为后面的填平层提供晶核,网状结构SiN薄层其主要特性为均匀的网状结构,将为填平层提供均匀的裸露的晶核,并且可以遮挡部分缺陷的延伸,GaN填平层主要作用是在均匀的晶核上往二维方向生长,起到填平和缺陷湮灭的作用。从而可以大幅度降低材料的位错密度,提高晶格质量。提升HEMT器件的电子迁移率、击穿电压以及漏电流等特性,适用于高压大功率电子器件应用。
附图说明
图1为本发明实施例提供的一种Si基氮化镓器件的外延结构的结构示意图;
图2为本发明实施例提供的一种循环生长的成核层结构示意图;
图3为本发明实施例提供的一种循环生长的缓冲层结构示意图;
图4为本发明的方法制备的氮化镓器件外延层的X射线衍射测试结果图。
其中:L1-衬底、L2-成核层、L21-ALN层、L22-GaN层、L3-缓冲层、L31-InN晶核层、L32-SiN薄层、L33-GaN填平层、L4-高阻层、L5-沟道层、L6-势垒层。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
本发明的外延器件结构各层从下至上依次排布,包括衬底L1、成核层L2、缓冲层L3、高阻层L4、沟道层L5和势垒层L6,成核层L2包括ALN层L21和GaN层L22,缓冲层L3包括GaN1晶核层L31、网状结构SiN薄层L32、GaN2填平层L33,本发明的器件外延结构采用以下方法制得:
实施例1
1、提供衬底L1,其衬底是用来外延氮化镓薄膜的硅材料,尺寸范围为2-8inch。
2、采用PECVD在温度500℃下生长成核层L2包括ALN层L21和GaN层L22,薄膜总厚度在20nm。其中ALN层L21厚度在2nm,GaN层L22厚度在2nm,循环数为5,见图2。
3、在成核层上生长缓冲层L3,其结构为InN/SiN/GaN循环生长组成,包括InN晶核层L31、网状结构SiN薄层L32、GaN填平层L33。其生长温度在1130℃,薄膜总厚度在2um。其中InN晶核层L31厚度在10nm,网状结构SiN薄层L32厚度在1nm、GaN填平层L33厚度在70nm,循环数为20,见图3。
4、在缓冲层生继续生长非故意掺杂的氮化镓高阻层L4,薄膜厚度范围为2um-5um。
5、在缓冲层上生长氮化镓沟道层L5,薄膜厚度范围为50-200nm。
6、在沟道层上生铝镓氮势垒层L6的结构式为AlxGa1-xN,其中0<x<1,厚度为5-35nm。
实施例2
1、提供衬底L1,其衬底是用来外延氮化镓薄膜的硅材料,尺寸范围为2-8inch。
2、采用PECVD在温度600℃之间生长成核层L2包括ALN层L21和GaN层L22,薄膜总厚度在40nm。其中ALN层L21厚度在2nm,GaN层L22厚度在2nm,循环数为10,见图2。
3、在成核层上生长缓冲层L3,其结构为InN/SiN/GaN循环生长组成,包括InN晶核层L31、网状结构SiN薄层L32、GaN填平层L33。其生长温度在1130℃,薄膜总厚度在2um。其中InN晶核层L31厚度在10nm,网状结构SiN薄层L32厚度在1nm、GaN填平层L33厚度在70nm,循环数为20,见图3。
4、在缓冲层生继续生长非故意掺杂的氮化镓高阻层L4,薄膜厚度范围为2um-5um。
5、在缓冲层上生长氮化镓沟道层L5,薄膜厚度范围为50-200nm。
6、在沟道层上生铝镓氮势垒层L6的结构式为AlxGa1-xN,其中0<x<1,厚度为5-35nm。
实施例3、
1、提供衬底L1,其衬底是用来外延氮化镓薄膜的硅材料,尺寸范围为2-8inch。
2、采用MOCVD在温度800℃之间生长成核层L2包括ALN层L21和GaN层L22,薄膜总厚度在25nm。其中ALN层L21厚度在2nm,GaN层L22厚度在3nm,循环数为5之间,见图2。
3、长完成核层后进行一个10min的高温热处理,温度在1040~1070之间,气氛为N2/H2/NH3的混合气体。热处理完继续生长缓冲层。
4、在成核层上生长缓冲层L3,其结构为InN/SiN/GaN循环生长组成,包括InN晶核层L31、网状结构SiN薄层L32、GaN填平层L33。其生长温度在1130℃,薄膜总厚度在2um。其中InN晶核层L31厚度在10nm,网状结构SiN薄层L32厚度在1nm、GaN填平层L33厚度在70nm,循环数为20,见图3。
5、在缓冲层生继续生长非故意掺杂的氮化镓高阻层L4,薄膜厚度范围为2um-5um。
6、在缓冲层上生长氮化镓沟道层L5,薄膜厚度范围为50-200nm。
7、在沟道层上生铝镓氮势垒层L6的结构式为AlxGa1-xN,其中0<x<1,厚度为5-35nm。
图4出示了用实施案例1制备的氮化镓器件外延层与常规氮化镓器件外延层的X射线衍射(XRD)测试结果对比图,在相同的测试条件下数据对比,测试数据显示,在实施案例1下制备的成核层是由ALN/GaN循环生长组成,缓冲层是由InN/SiN/GaN循环生长组成的氮化镓器件外延层(002)面衍射峰的半高宽较常规氮化镓器件外延层的(002)面半高宽小10%左右,外延层晶格质量明显得到改善。
由技术常识可知,本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此,上述公开的实施方案,就各方面而言,都只是举例说明,并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims (7)

1.一种Si基氮化镓器件的外延结构,其特征在于,包括从下至上依次层叠设置的衬底(L1)、成核层(L2)、缓冲层(L3)、高阻层(L4)、沟道层(L5)和势垒层(L6),其中,成核层(L2)是由ALN/GaN循环生长组成,包括ALN层(L21)和GaN层(L22),其中,缓冲层(L3)是由InN/SiN/GaN循环生长组成,包括InN晶核层(L31)、网状结构SiN薄层(L32)、GaN填平层(L33)。
2.根据权利要求1所述的一种Si基氮化镓器件的外延结构,其特征在于,所述衬底(L1)尺寸大小为2-6inch,材质为硅。
3.根据权利要求1所述的一种Si基氮化镓器件的外延结构,其特征在于,所述成核层(L2)是ALN/GaN循环生长组成,生长温度500-900℃,薄膜厚度20-50nm,其中ALN层(L21)厚度在1-3nm之间,GaN层(L22)厚度在1-3nm之间,循环数为5~10之间,其中ALN/GaN可以采用PECVD生长,长完再放回MOCVD继续生长后续层,也可以直接利用MOCVD生长,长完需要进行高温热处理,为提高晶格质量,再继续生长后续层。
4.根据权利要求1所述的一种Si基氮化镓器件的外延结构,其特征在于,所述缓冲层(L3)是由InN/SiN/GaN循环生长组成,包括InN晶核层(L31)、网状结构SiN薄层(L32)、GaN填平层(L33),其生长温度在1080-1150℃,薄膜总厚度在1um-3um,其中InN晶核层(L31)厚度在5~10nm,网状结构SiN(L32)薄层厚度在0.5~2nm、GaN(L33)填平层厚度在50~100nm,循环数为5~50之间。
5.根据权利要求1所述的一种Si基氮化镓器件的外延结构,其特征在于,所述高阻层(L5)是采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓薄膜层,薄膜厚度范围为2um-5um。
6.根据权利要求1所述的一种Si基氮化镓器件的外延结构,其特征在于,所述沟道层(L6)采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓沟道薄膜层,薄膜厚度范围为50-200nm。
7.根据权利要求1所述的一种Si基氮化镓器件的外延结构,其特征在于,所述势垒层(L7)的结构式为AlxGa1-xN,其中0<x<1,厚度为5-35nm。
CN201911322780.0A 2019-12-20 2019-12-20 一种Si基氮化镓器件的外延结构 Pending CN111063726A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911322780.0A CN111063726A (zh) 2019-12-20 2019-12-20 一种Si基氮化镓器件的外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911322780.0A CN111063726A (zh) 2019-12-20 2019-12-20 一种Si基氮化镓器件的外延结构

Publications (1)

Publication Number Publication Date
CN111063726A true CN111063726A (zh) 2020-04-24

Family

ID=70300816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911322780.0A Pending CN111063726A (zh) 2019-12-20 2019-12-20 一种Si基氮化镓器件的外延结构

Country Status (1)

Country Link
CN (1) CN111063726A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834496A (zh) * 2020-05-27 2020-10-27 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN112802890A (zh) * 2019-09-20 2021-05-14 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
WO2023024549A1 (zh) * 2021-08-27 2023-03-02 聚能晶源(青岛)半导体材料有限公司 GaN基HEMT器件、器件外延结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007627A (ja) * 2001-06-27 2003-01-10 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
CN101145516A (zh) * 2007-09-29 2008-03-19 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延结构及生长方法
CN102651396A (zh) * 2011-02-28 2012-08-29 瑞萨电子株式会社 半导体器件
CN102881570A (zh) * 2012-07-20 2013-01-16 江苏能华微电子科技发展有限公司 半导体材料的制备方法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN106128948A (zh) * 2016-07-26 2016-11-16 中国科学院半导体研究所 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
CN108447908A (zh) * 2018-05-04 2018-08-24 南昌大学 一种高电子迁移率晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007627A (ja) * 2001-06-27 2003-01-10 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
CN101145516A (zh) * 2007-09-29 2008-03-19 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延结构及生长方法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN102651396A (zh) * 2011-02-28 2012-08-29 瑞萨电子株式会社 半导体器件
CN102881570A (zh) * 2012-07-20 2013-01-16 江苏能华微电子科技发展有限公司 半导体材料的制备方法
CN106128948A (zh) * 2016-07-26 2016-11-16 中国科学院半导体研究所 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
CN108447908A (zh) * 2018-05-04 2018-08-24 南昌大学 一种高电子迁移率晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MA ZIGUANG ET AL: "The impact of nanoporous SiNx interlayer growth position on high-quality GaN epitaxial films", 《MATERIALS SCIENCE》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802890A (zh) * 2019-09-20 2021-05-14 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
CN111834496A (zh) * 2020-05-27 2020-10-27 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN111834496B (zh) * 2020-05-27 2021-08-06 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
WO2023024549A1 (zh) * 2021-08-27 2023-03-02 聚能晶源(青岛)半导体材料有限公司 GaN基HEMT器件、器件外延结构及其制备方法

Similar Documents

Publication Publication Date Title
JP5524235B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
US20190109208A1 (en) Enhancement-mode gan-based hemt device on si substrate and manufacturing method thereof
US20060051554A1 (en) Substrate for nitride semiconductor growth
KR100830482B1 (ko) 화합물 반도체 및 그것을 이용한 화합물 반도체 디바이스
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
CN111063726A (zh) 一种Si基氮化镓器件的外延结构
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
WO2014196466A1 (ja) 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN110993689A (zh) 一种氮化镓器件的外延结构
CN111584627A (zh) 一种近似同质外延hemt器件结构及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN111081762B (zh) 一种hemt器件的外延结构
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN110931547A (zh) 一种hemt器件及其制备方法
CN111584626B (zh) 一种增强型hemt器件结构及其制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN111063736A (zh) 一种高质量的hemt器件外延结构
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN114262937A (zh) 一种氮化镓外延结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 241000 building 7, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province

Applicant after: Wuhu Research Institute of Xidian University

Address before: No. 8, Wen Jin Xi Road, Yijiang District, Wuhu, Anhui Province

Applicant before: Wuhu Research Institute of Xidian University

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20200424

RJ01 Rejection of invention patent application after publication