CN106128948A - 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法 - Google Patents

在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法 Download PDF

Info

Publication number
CN106128948A
CN106128948A CN201610595054.6A CN201610595054A CN106128948A CN 106128948 A CN106128948 A CN 106128948A CN 201610595054 A CN201610595054 A CN 201610595054A CN 106128948 A CN106128948 A CN 106128948A
Authority
CN
China
Prior art keywords
layer
gan
substrate
growth
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610595054.6A
Other languages
English (en)
Inventor
刘波亭
马平
张烁
吴冬雪
王军喜
李晋闽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201610595054.6A priority Critical patent/CN106128948A/zh
Publication of CN106128948A publication Critical patent/CN106128948A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种在Si衬底上利用应变调制层减少GaN层穿透位错的结构，包括：一Si衬底；一AlN缓冲层，其生长在Si衬底的上面；一AlN层，其生长在AlN缓冲层的上面；一GaN三维岛状成核层，其生长在AlN层的上面；一SiNx掩膜层，其生长在GaN三维岛状成核层之上；一GaN恢复层，其生长在GaN三维岛状成核层上，并覆盖SiNx掩膜层；一GaN层，其生长在GaN恢复层上。本发明是通过应变调制层的引入，有效降低GaN外延层中的穿透位错密度。

Description

在Si衬底上利用应变调制层减少GaN层穿透位错的结构及 方法
技术领域
本发明涉及GaN基薄膜材料制作技术领域，特别是一种在Si衬底上利用应变调制层减少GaN层穿透位错的结构及制备方法。
背景技术
相对于传统的硅基材料和第二代半导体GaAs、InP等材料，GaN材料具有禁带宽度大，临界击穿场强高，电子饱和速度高，热导率高等优点，使其在高压、高温、高频等方面有着诱人的应用前景，目前针对GaN材料的生长与应用已经成为全球半导体研究领域的前沿和热点。
要想获得性能优异的GaN基光电子器件或者电力电子器件，生长出高质量的GaN材料是关键。由于GaN同质衬底难以大批量生产并且价格及其昂贵，目前，GaN的外延生长主要采用异质外延的方式，常用的衬底为蓝宝石衬底、碳化硅衬底、硅衬底。在蓝宝石衬底和碳化硅衬底上已经生长出了质量相对较高的GaN外延层并实现了光电子器件和高频高功率器件的应用。但是由于蓝宝石衬底和碳化硅衬底，尤其是碳化硅衬底价格昂贵，并且难以实现大尺寸的外延生长，使得器件制作成本增加。Si衬底价格便宜，可以大批量大尺寸生产，并且具有良好的导热性能，作为GaN外延用衬底，在降低器件成本方面极具优势。但是在Si衬底上外延生长GaN，二者之间存在着较大的晶格失配(17％)和热失配(56％)，在外延生长过程中GaN外延层中会产生很大的张应力，引起GaN薄膜的龟裂并且会引入大量穿透位错，导致材料无法用于器件制作。目前，Si基GaN生长降低穿透位错密度解决开裂问题主要采用AlN缓冲层结合应力调控插入层，其中应力调控插入层主要包括Al组分渐变的AlGaN插入层、低温AlN插入层、AlN/GaN超晶格插入层、富Ga的GaN层或者几种插入层结构结合使用等。但是采用上述方法实现高质量的GaN薄膜的外延生长，生长工艺相对复杂，实现相对困难。
发明内容
本发明的目的是提供一种在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法，其是通过应变调制层的引入，有效降低GaN外延层中的穿透位错密度。
本发明提供一种在Si衬底上利用应变调制层减少GaN层穿透位错的结构，包括：
一Si衬底；
一AlN缓冲层，其生长在Si衬底的上面；
一AlN层，其生长在AlN缓冲层的上面；
一GaN三维岛状成核层，其生长在AlN层的上面；
一SiNx掩膜层，其生长在GaN三维岛状成核层之上；
一GaN恢复层，其生长在GaN三维岛状成核层上，并覆盖SiNx掩膜层；
一GaN层，其生长在GaN恢复层上。
本发明还一种在Si衬底上利用应变调制层减少GaN层穿透位错的方法，包括以下步骤：
步骤1：在一Si衬底上生长一层AlN缓冲层；
步骤2：在AlN缓冲层上生长一层AlN层；
步骤3：在AlN层上生长GaN三维岛状成核层；
步骤4：在GaN三维岛状成核层之上生长SiNx掩膜层；
步骤5：在SiNx掩膜层上生长GaN恢复层；
步骤6：在GaN恢复层上生长GaN层，完成制备。
本发明的有益效果是，其是通过在GaN生长过程中引入SiNx掩膜层，所述SiNx掩膜层和GaN之间存在晶格失配，当GaN恢复层在SiNx掩膜层上生长时存在较大的应变场，GaN恢复层在侧向生长合并的过程穿透位错会在应变场的作用下发生弯曲、湮灭，从而达到穿透位错密度降低的目的，有效提高了GaN晶体生长质量。
本发明是利用SiNx掩膜层作为应变调制层，相对于其他复合应变调制层，生长工艺简单，控制参数较少，工艺实现相对非常容易。利用该方法有效降低了GaN外延层中的穿透位错密度，为目前Si衬底上生长穿透位错密度低的GaN外延层提供了一种简单有效的实现方法。
附图说明
为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如下，其中：
图1是本发明的结构示意图；
图2是图1所示结构的制备方法流程图。
具体实施方法
请参阅图1所示，本发明提供一种在Si衬底上利用应变调制层减少GaN层穿透位错的结构，其中SiNx掩膜层作为应力调制层而存在。采用MOCVD(金属有机化学气相沉积)方法进行生长，其结构包括：
一Si衬底10；
一AlN缓冲层20，其生长在Si衬底10的上面，该AlN缓冲层20的厚度为30nm-50nm；AlN层20’的厚度为100nm-150nm；
一AlN层20’，其生长在AlN缓冲层20的上面；
一GaN三维岛状成核层30，其生长在AlN层20’的上面，该GaN三维岛状成核层30的厚度为50nm-150nm；
一SiNx掩膜层40，其生长在GaN三维岛状成核层30之上，该SiNx掩膜层40的厚度为5-15nm；
一GaN恢复层50，其生长在GaN三维岛状成核层30上，并覆盖SiNx掩膜层40，该GaN恢复层50的厚度为200-300nm；
一GaN层60，其生长在GaN恢复层50上，GaN层60的厚度大于1μm。
请参阅图2所示，并结合参阅图1，本发明提供一种在Si衬底上利用应变调制层减少GaN层穿透位错的方法，包括以下步骤：
步骤1：一Si衬底10，该Si衬底在生长之前用乙醇、丙酮、硫酸双氧水(3∶1)进行清洗，并用稀释的氢氟酸(HF∶H20＝1∶10)漂洗约30s后，用去离子水冲洗干净并用氮气烘干，放入MOCVD反应室，在H2气氛下高温1050℃-1100℃退火10-15min；
步骤2：在处理过的Si衬底生长上AlN缓冲层20，该该AlN缓冲层20的生长压力为30-50Torr，生长温度较低为950℃-1000℃，生长厚度为30nm-50nm；
步骤3：在AlN缓冲层20上继续生长一层高温AlN层20’，该AlN层20’的生长压力30-50Torr，生长温度为1050℃-1100℃生长厚度为100nm-150nm；AlN层的主要作用是隔绝高温下Si和Ga之间的回熔反应，同时AlN层可以为GaN生长提供压应力补偿GaN和Si衬底之间由于晶格失配和热失配而产生的张应力，减少GaN外延层开裂。
步骤4：在AlN层20’上生长GaN三维岛状成核层30，该GaN三维岛状成核层30的生长生长压力为500Torr-550Torr，生长温度为1000℃-1030℃，NH3的生长流量为30L/min-40L/min，生长厚度为50nm-150nm；
步骤5：在GaN三维岛状成核层30之上生长SiNx掩膜层40，该SiNx掩膜层40的生长压力为100Torr-200Torr，生长温度为1050℃-1070℃，NH3的生长流量为20L/min-35L/min，生长SiNx掩膜层40时通入SiH4气体，其流量为15sccm-20sccm，生长厚度为5nm-15nm；SiNx掩膜层生长在GaN三维岛上相当于掩膜的作用，后续GaN生长时会发生侧向外延生长，同时由于GaN和SiNx层之间存在较大的应变场，穿透位错在生长过程中会在应变场的作用下发生弯曲、湮灭。
步骤6：在SiNx掩膜层40上生长GaN恢复层50，该GaN恢复层50的生长压力为100Torr-200Torr，生长温度为1050℃-1070℃，NH3的生长流量为20L/min-35L/min，厚度为200-300nm；该层的主要目的是促进GaN层的侧向生长，促使GaN三维岛之间的合并，位错在GaN侧向合并的过程中弯曲湮灭。
步骤7：在GaN恢复层50上生长GaN层60，该GaN层60的生长压力为100-200Torr，生长温度为1020℃-1050℃，NH3的生长流量为20L/min-35L/min，厚度大于1μm，完成生长。
以上所述生长方法中的铝源、镓源、氮源、硅源分别为三甲基铝、三甲基镓、氨气、硅烷。
通过该方法在Si衬底上生长得到的GaN外延层，通过XRD表征，其(002)/(102)半峰宽减小，材料质量得到明显改善。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种在Si衬底上利用应变调制层减少GaN层穿透位错的结构，包括：
一Si衬底；
一AlN缓冲层，其生长在Si衬底的上面；
一AlN层，其生长在AlN缓冲层的上面；
一GaN三维岛状成核层，其生长在AlN层的上面；
一SiNx掩膜层，其生长在GaN三维岛状成核层之上；
一GaN恢复层，其生长在GaN三维岛状成核层上，并覆盖SiNx掩膜层；
一GaN层，其生长在GaN恢复层上。
2.根据权利要求1所述的在Si衬底上利用应变调制层减少GaN层穿透位错的结构，其中AlN缓冲层的厚度为30nm-50nm；AlN层的厚度为100nm-150nm。
3.根据权利要求1所述的在Si衬底上利用应变调制层减少GaN层穿透位错的结构，其中GaN三维岛状成核层30的厚度为50nm-150nm。
4.根据权利要求1所述的在Si衬底上利用应变调制层减少GaN层穿透位错的结构，SiNx掩膜层的厚度为5-15nm。
5.根据权利要求1所述的在Si衬底上利用应变调制层减少GaN层穿透位错的结构，其中GaN恢复层的厚度为200-300nm。
6.根据权利要求1所述的在Si衬底上利用应变调制层减少GaN层穿透位错的结构，GaN层的厚度大于1μm。
7.一种在Si衬底上利用应变调制层减少GaN层穿透位错的方法，包括以下步骤：
步骤1：在一Si衬底上生长一层AlN缓冲层；
步骤2：在AlN缓冲层上生长一层AlN层；
步骤3：在AlN层上生长GaN三维岛状成核层；
步骤4：在GaN三维岛状成核层之上生长SiNx掩膜层；
步骤5：在SiNx掩膜层上生长GaN恢复层；
步骤6：在GaN恢复层上生长GaN层，完成制备。
8.根据权利要求7所述的在Si衬底上利用应变调制层减少GaN层穿透位错的方法，其中AlN缓冲层的生长压力为30-50Torr，生长温度为950℃-1000℃，厚度为30nm-50nm；AlN层的生长压力30-50Torr，生长温度为1050℃-1100℃，生长厚度为100nm-150nm。
9.根据权利要求7所述的在Si衬底上利用应变调制层减少GaN层穿透位错的方法，其中GaN三维岛状成核层的生长压力为500Torr-550Torr，生长温度为1000℃-1030℃，NH3的生长流量为30L/min-40L/min，生长厚度为50nm-150nm。
10.根据权利要求7所述的在Si衬底上利用应变调制层减少GaN层穿透位错的方法，其中SiNx掩膜层的生长压力为100Tort-200Torr，生长温度为1050℃-1070℃，NH3的生长流量为20L/min-35L/min，生长SiNx掩膜层时通入SiH4气体，其流量为15sccm-20sccm，生长厚度为5nm-15nm。
11.根据权利要求7所述的在Si衬底上利用应变调制层减少GaN层穿透位错的方法，其中GaN恢复层的生长压力为100Torr-200Torr，生长温度为1050℃-1070℃，NH3的生长流量为20L/min-35L/min，厚度为200-300nm。
12.根据权利要求7所述的在Si衬底上利用应变调制层减少GaN层穿透位错的方法，其中GaN层的生长压力为100-200Torr，生长温度为1020℃-1050℃，NH3的生长流量为20L/min-35L/min，厚度大于1μm。
CN201610595054.6A 2016-07-26 2016-07-26 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法 Pending CN106128948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610595054.6A CN106128948A (zh) 2016-07-26 2016-07-26 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610595054.6A CN106128948A (zh) 2016-07-26 2016-07-26 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法

Publications (1)

Publication Number Publication Date
CN106128948A true CN106128948A (zh) 2016-11-16

Family

ID=57289599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610595054.6A Pending CN106128948A (zh) 2016-07-26 2016-07-26 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法

Country Status (1)

Country Link
CN (1) CN106128948A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389894A (zh) * 2018-03-29 2018-08-10 南昌大学 一种高电子迁移率晶体管外延结构
CN108447908A (zh) * 2018-05-04 2018-08-24 南昌大学 一种高电子迁移率晶体管
CN109786527A (zh) * 2018-12-28 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN110336028A (zh) * 2019-04-30 2019-10-15 中国科学院半导体研究所 电池负极材料及其制备方法、锂电池
CN110993689A (zh) * 2019-12-20 2020-04-10 西安电子科技大学芜湖研究院 一种氮化镓器件的外延结构
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN111129114A (zh) * 2019-12-26 2020-05-08 西安电子科技大学芜湖研究院 一种Si基GaN外延低位错薄膜及其制备方法
WO2023116875A1 (zh) * 2021-12-24 2023-06-29 苏州能讯高能半导体有限公司 一种半导体器件的外延结构及其制备方法、半导体器件
CN116623288A (zh) * 2023-05-24 2023-08-22 江苏第三代半导体研究院有限公司 一种外延片及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730926A (zh) * 2007-07-26 2010-06-09 硅绝缘体技术有限公司 改进的外延材料的制造方法
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
JP2011216549A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp ＧａＮ系半導体エピタキシャル基板の製造方法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN104078539A (zh) * 2013-03-25 2014-10-01 泰谷光电科技股份有限公司 降低氮化镓缺陷密度的成长方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730926A (zh) * 2007-07-26 2010-06-09 硅绝缘体技术有限公司 改进的外延材料的制造方法
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
JP2011216549A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp ＧａＮ系半導体エピタキシャル基板の製造方法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN104078539A (zh) * 2013-03-25 2014-10-01 泰谷光电科技股份有限公司 降低氮化镓缺陷密度的成长方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389894A (zh) * 2018-03-29 2018-08-10 南昌大学 一种高电子迁移率晶体管外延结构
CN108447908A (zh) * 2018-05-04 2018-08-24 南昌大学 一种高电子迁移率晶体管
CN109786527A (zh) * 2018-12-28 2019-05-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109786527B (zh) * 2018-12-28 2020-11-10 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN110336028A (zh) * 2019-04-30 2019-10-15 中国科学院半导体研究所 电池负极材料及其制备方法、锂电池
CN110993689A (zh) * 2019-12-20 2020-04-10 西安电子科技大学芜湖研究院 一种氮化镓器件的外延结构
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN111129114A (zh) * 2019-12-26 2020-05-08 西安电子科技大学芜湖研究院 一种Si基GaN外延低位错薄膜及其制备方法
WO2023116875A1 (zh) * 2021-12-24 2023-06-29 苏州能讯高能半导体有限公司 一种半导体器件的外延结构及其制备方法、半导体器件
CN116623288A (zh) * 2023-05-24 2023-08-22 江苏第三代半导体研究院有限公司 一种外延片及其制备方法和应用
CN116623288B (zh) * 2023-05-24 2024-09-20 江苏第三代半导体研究院有限公司 一种外延片及其制备方法和应用

Similar Documents

Publication Publication Date Title
CN106128948A (zh) 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
US20200181799A1 (en) Method for Preparing GaN Substrate Material
CN109346400B (zh) 一种高质量Ga2O3薄膜及其异质外延制备方法
CN113206003B (zh) 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法
CN101847578B (zh) 基于m面Al2O3衬底上半极性GaN的生长方法
CN101771121A (zh) 一种SiC或Si衬底GaN基晶体的结构及其生长方法
CN108598234A (zh) 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
WO2019033974A1 (zh) 一种多功能氢化物气相外延生长系统及应用
CN109599329B (zh) 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
CN105810562A (zh) 基于二硫化钼和磁控溅射氮化铝的氮化镓生长方法
CN108417627A (zh) 一种用于制备GaN基高频微波器件的方法
CN102839417B (zh) 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法
CN105702826B (zh) 一种在Si衬底上制备无裂纹GaN薄膜的方法
CN105719968A (zh) 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
CN101901761B (zh) 基于γ面LiAlO2衬底上非极性m面GaN的MOCVD生长方法
CN108511322B (zh) 一种在二维石墨衬底上制备GaN薄膜的方法
CN101471245A (zh) Si衬底上横向外延生长氮化镓的方法
CN101807523A (zh) 在大失配衬底上生长表面无裂纹的GaN薄膜的方法
CN105679650B (zh) 一种在Si衬底上制备高迁移率AlGaN/GaN电子功率器件的方法
CN108039321A (zh) 以SiC为衬底GaN基HEMT器件外延生长方法
CN110938869B (zh) 一种在蓝宝石上外延GaN层的方法
CN105762061B (zh) 一种氮化物的外延生长方法
CN101901758A (zh) 基于m面SiC衬底的非极性m面GaN薄膜的MOCVD生长方法
CN105810725A (zh) 硅基氮化镓半导体晶片及其制作方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161116