CN108598234A - 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法 - Google Patents

一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法 Download PDF

Info

Publication number
CN108598234A
CN108598234A CN201810385465.1A CN201810385465A CN108598234A CN 108598234 A CN108598234 A CN 108598234A CN 201810385465 A CN201810385465 A CN 201810385465A CN 108598234 A CN108598234 A CN 108598234A
Authority
CN
China
Prior art keywords
gan
layer
sin
gan layer
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810385465.1A
Other languages
English (en)
Inventor
张源涛
邓高强
董鑫
张宝林
杜国同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin University
Original Assignee
Jilin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin University filed Critical Jilin University
Priority to CN201810385465.1A priority Critical patent/CN108598234A/zh
Publication of CN108598234A publication Critical patent/CN108598234A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法，属于半导体材料外延生长领域。其依次由SiC衬底、AlN成核层、Al组份x1从1到0线性渐变的Alx1Ga1‑x1N缓冲层、GaN层、孔状结构SiNx2插入层、GaN层构成。在AlN成核层和GaN层之间引入Al组份x1从1到0线性变化的渐变Alx1Ga1‑x1N缓冲层，有利于因晶格差异而产生的压应力保存在渐变Alx1Ga1‑x1N缓冲层和GaN层中。此外，由于Ga原子和N原子在SiNx2插入层表面的黏附系数很低，因此SiNx2插入层上的GaN层不能在SiNx2上成核，只能在未被SiNx覆盖处成核，为三维岛状的生长模式，当这些GaN成核岛横向过生长SiNx插入层时就会产生晶格的弛豫，使GaN层的张应力减小。

Description

一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备 方法
技术领域
本发明属于半导体材料外延生长技术领域，具体涉及一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法。
背景技术
GaN及其合金化合物AlInGaN是重要的半导体材料，在光电子器件方面有着广泛的应用，如LED和LD。由于GaN衬底的短缺，大部分GaN基器件都是在异质衬底上通过异质外延的方法而制备的，这些异质衬底主要包括Si、SiC和蓝宝石，其中SiC被认为更适合作为GaN材料及其器件的异质外延衬底，原因主要有以下四个方面：(1)SiC与GaN的晶格失配约为3.4％，远低于蓝宝石与GaN间的晶格失配(约16.9％)以及Si与GaN间的晶格失配(约17％)，因此采用SiC作为衬底可以获得更高质量的GaN薄膜；(2)SiC衬底具有高的热导率(4.9W/(cm·K))，适合于制备大功率的GaN基器件；(3)SiC衬底可以沿着m面解理，有助于GaN基LD器件获得平滑的解理腔面；(4)SiC衬底有良好的n型导电特性，可以用于制备垂直导电结构的GaN基LED和LD，垂直结构器件的n型欧姆接触电极不用通过刻蚀做到n型GaN顶部，因此芯片面积可以做的更小，而且还省去了干法刻蚀这一工艺步骤，使成本降低。然而，SiC和GaN之间存在较大的热失配(约33.1％)，在高温下(1050℃左右)外延结束降低温度到室温的过程当中，GaN薄膜中会产生很大的张应力，一般来说当SiC衬底上外延的GaN薄膜厚度超过1微米就容易产生裂纹，即使薄膜不产生裂纹也会在薄膜产生大的残余张应力，这些裂纹和残余张应力对器件的发光性能和稳定性非常不利，因此降低SiC衬底上GaN薄膜中的张应力对于制备高性能的GaN基光电子器件具有重要意义。
发明内容
本发明的目的就是为了解决上述SiC衬底上GaN薄膜中存在的较大张应力的问题，从降低SiC衬底上GaN薄膜中张应力和提高其晶体质量等方面考虑，通过引入Al组份渐变的AlGaN缓冲层和SiNx插入层，可以在SiC衬底上制备出低张应力值的GaN薄膜。
本发明所设计的一种降低SiC衬底上GaN薄膜内张应力的外延结构(见附图1和附图说明)，其特征在于：其从下至上依次由SiC衬底1、AlN成核层2、Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层3、GaN层4、SiNx2插入层5、GaN层6构成，其中0<x2<1；
如上所述的一种降低SiC衬底上GaN薄膜内张应力的外延结构，其特征在于：在AlN成核层2和GaN外延层4之间引入了Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层3。
如上所述的一种降低SiC衬底上GaN薄膜内张应力的外延结构，其特征在于：在GaN层4和GaN层6间引入SiNx2插入层5，SiNx2插入层5为孔状结构特性。
一种如上所述的降低SiC衬底上GaN薄膜内张应力的外延结构的制备方法，其步骤如下：
在n型或者未掺杂的SiC衬底上采用MOCVD方法依次外延生长AlN成核层2(厚度50～100nm)、Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层3(厚度50～110nm)、GaN层4(厚度100～500nm)、孔状结构的SiNx2插入层5(通过控制沉积时间使其为孔状结构，即不完全覆盖GaN层4表面，当沉积过程中硅烷通入量为204nmol/min时，合适的沉积时间范围是60～240s，若硅烷通入量增加或减小，需要适当的缩短或增加沉积时间)、GaN层6(厚度1～3μm)；生长源为三甲基铝、三甲基镓、高纯氨气和硅烷，生长温度为1000～1150℃，生长压强为100～400mbar。
本发明的效果和益处：目前，SiC衬底上外延GaN普遍采用AlN成核层，即在SiC衬底上先外延一定厚度的AlN层，再进行GaN的外延生长，原因是因为AlN与SiC和GaN的晶格失配分别约为1％和2.4％，其a轴晶格常数(0.3112nm)介于SiC的0.3073nm和GaN的0.3189nm之间，通过采用AlN成核层可以使晶格差异产生平稳的过渡。GaN的a轴晶格常数大于AlN的a轴晶格常数，因此在AlN上外延的GaN薄膜会受到AlN层给予的压应力，然而GaN和AlN之间仍然存在约2.4％的晶格失配，使得AlN成核层上GaN薄膜内的压应力在很薄的厚度内会通过产生失配位错而发生弛豫，弛豫后GaN薄膜中的压应力急剧减小。本发明中通过在AlN成核层2和GaN层4之间引入Al组份x1从1到0线性变化的渐变Alx1Ga1-x1N缓冲层3，从而使AlN成核层2和GaN层4之间2.4％的晶格失配线性过渡到GaN和GaN之间0％的晶格失配，可以使由晶格失配诱导产生的压应力保留在渐变Alx1Ga1-x1N缓冲层3和GaN层4中，而不会通过产生失配位错而发生弛豫，从而有利于在GaN层4中积累更多的压应力并提高GaN层4的晶体质量。此外，本发明中在SiC衬底上GaN薄膜的外延生长过程中引入了SiNx2插入层5，通过控制SiNx2插入层5的沉积时间，使其在GaN层4表面呈孔状结构(SiNx2插入层没有完全覆盖GaN层4表面，即GaN层4表面上很多微小的区域未被SiNx2覆盖)，由于Ga原子和N原子在SiNx2插入层5表面的黏附系数很低，因此后续SiNx2插入层5上外延的GaN层6不能在SiNx2插入层5上成核，只能在未被SiNx2覆盖处成核，为三维岛状的生长模式，当这些GaN成核岛横向过生长SiNx插入层时就会产生晶格的弛豫，使GaN层6的张应力减小。同时，GaN成核岛的横向生长会使位错向侧向传播，当侧向传播的并且具有相反伯格斯矢量的位错相遇时就会发生湮灭，此外在SiNx2插入层5和GaN层4界面处的位错可以被阻挡掉，所以本发明中采用的SiNx2插入层5还可以提高SiC衬底上GaN层6的晶体质量。综上所述，本发明中通过采用Al组份x1从1到0线性变化的渐变Alx1Ga1-x1N缓冲层3并结合SiNx2插入层5可以大大的降低SiC衬底上GaN层6中的张应力，同时还可以有效的提高SiC衬底上GaN层6的晶体质量。
附图说明
图1：本发明所述降低SiC衬底上GaN薄膜内张应力的外延结构示意图；
图2：实施例1制备SiC衬底上GaN薄膜的(a)室温Raman光谱、(b)低温(10K)PL谱、(c)XRD(002)面摇摆曲线图谱和(d)XRD(102)面摇摆曲线图谱；
图3：实施例1制备的SiNx2插入层5的表面AFM形貌图片，(b)为(a)图中灰色划线对应的高度轮廓曲线。
图中标识，1为SiC衬底，2为AlN成核层，3为Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层，4为GaN层，5为SiNx2插入层，6为GaN层。
具体实施方式
实施例1：
1.采用MOCVD方法，在购买的n型SiC衬底上一次性外延具有渐变AlxGa1-xN缓冲层和SiNx2插入层的GaN薄膜，如图1所示。具体结构如下：在n型SiC(掺杂浓度为9×1018/cm3)衬底1上依次制备AlN成核层2(厚度100nm)、Al组份x1从1到0线性变化的渐变Alx1Ga1-x1N缓冲层3(厚度80nm)、GaN层4(厚度200nm；)、SiNx2插入层5(沉积时间180s)、GaN层6(厚度1.5μm)。生长源为三甲基铝、三甲基镓、硅烷和高纯氨气，AlN成核层2的生长温度为1080℃，生长压强为100mbar；Al组份x1从1到0线性变化的渐变Alx1Ga1-x1N缓冲层3的生长温度为1100℃，生长压强为100mbar，其生长过程中三甲基铝的流量是从52μmol/min线性降低到0μmol/min，三甲基镓的流量是从0μmol/min线性增加到16μmol/min；GaN层4生长温度为1050℃，反应压强为200mbar；SiNx2插入层5的生长温度为1050℃，生长压力为100mbar，生长时硅烷的流量为204nmol/min；GaN层6的生长温度为1050℃，反应压强为200mbar。器件各层具体生长参数见表1。
2.图2(a)为实施例1制备SiC衬底上GaN层6的室温拉曼(Raman)光谱，可以看到GaN层6的E2(high)声子频率为567.88cm-1，对于不受应力GaN薄膜，其E2(high)声子频率为568.0cm-1，当薄膜受到面内张应力/压应力时会使E2(high)声子频率发生红移[即E2(high)声子频率低于568.0cm-1]/蓝移[即E2(high)声子频率大于568.0cm-1]。GaN层6的面内应力σ可以通过公式σ＝Δω/κ计算出来，公式中Δω为GaN层6的E2(high)声子频率与不受应力GaN薄膜的E2(high)声子频率之差，κ为拉曼应变因子(计算时κ＝-3.4cm-1·Gpa-1)，计算得到GaN层6的面内应力值约为+0.04GPa(符号为+表示面内受到的是张应力)；图2(b)为GaN层6的低温(10K)光致发光(PL)谱，得到其施主束缚激子(D°X)发光峰位为3.471eV，通过低温下的D°X发光峰也可计算出GaN层6中的面内应力值，计算公式为：σ＝ΔE/(-k)，其中ΔE为GaN层6的D°X发光峰与不受应力GaN薄膜的D°X发光峰(3.472eV)位之差，k为应变因子(计算时k＝27meV/Gpa)，计算得到GaN层6的面内张应力约为0.04GPa，计算结果与采用E2(high)声子频率计算得到的结果相符，说明计算结果是可靠的。通常报道的在SiC衬底上制备的GaN薄膜(厚度1.5μm左右)中的张应力在0.5GPa左右，而本发明中采用Al组份x1从1到0线性变化的渐变Alx1Ga1-x1N缓冲层3和SiNx2插入层5可以使SiC衬底上GaN薄膜的张应力降低将近一个数量级。图2(c)和(d)分别为GaN层6的X射线衍射(XRD)的(002)面和(102)面摇摆曲线，得到其(002)面和(102)面摇摆曲线的半高宽分别为98arcsec和128arcsec，而通常报道的SiC衬底上GaN薄膜的(002)面和(102)面摇摆曲线的半高宽分别为180arcsec和300arcsec左右，表明采用Al组份x1从1到0线性变化的渐变Alx1Ga1-x1N缓冲层3和SiNx2插入层5还可以提高SiC衬底上GaN薄膜的结晶质量。
3.图3(a)为实施例1中SiC衬底GaN层4上沉积180s SiNx2插入层5的表面原子力显微镜(AFM)表面形貌图。图中较为亮的区域为SiNx2插入层5表面，而较为暗的区域表示该区域的GaN层4未被SiNx2覆盖，可以看到其表面呈孔状结构特性。图3(b)为图3(a)中灰色划线的高度轮廓曲线，图中灰色方框区域中深度相对浅的孔表明相邻的SiNx2成核岛发生了合并，而其他的深度较大的孔表示该区域的GaN层4未被SiNx2覆盖。如在上文“本发明的效果和益处”部分提到的那样，SiNx2插入层5的表面孔状结构特性有利于降低GaN层6的张应力，并提高其晶体质量。
表1：降低SiC衬底上GaN薄膜内张应力的外延结构各层生长参数
表1附注：TMGa代表三甲基镓；TMAl代表三甲基铝；SiH4代表硅烷；NH3代表高纯氨气。其中渐变Alx1Ga1-x1N缓冲层对应的TMGa流量为缓冲层生长结束时对应的流量，其生长开始时TMGa流量为0μmol/min，而对应的TMAl流量为渐变Alx1Ga1-x1N缓冲层生长开始时对应的流量，其生长结束时TMAl流量为0μmol/min。

Claims (3)

1.一种降低SiC衬底上GaN薄膜内张应力的外延结构，其特征在于：其从下至上依次由n型或者未掺杂的SiC衬底(1)、AlN成核层(2)、Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层(3)、GaN层(4)、孔状结构的SiNx2插入层(5)、GaN层(6)构成，其中0<x2<1。
2.如权利要求1所述的一种降低SiC衬底上GaN薄膜内张应力的外延结构，其特征在于：AlN成核层(2)的厚度为50～100nm、Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层(3)的厚度为50～110nm、GaN层(4)的厚度为100～500nm、GaN层(6)的厚度为1～3μm。
3.权利要求1所述的降低SiC衬底上GaN薄膜内张应力的外延结构的制备方法，其特征在于：在n型或者未掺杂的SiC衬底上(1)采用MOCVD方法依次外延生长AlN成核层(2)、Al组份x1从1到0线性渐变的Alx1Ga1-x1N缓冲层(3)、GaN层(4)、孔状结构SiNx2插入层(5)、GaN层(6)；生长源为三甲基铝、三甲基镓、高纯氨气和硅烷，生长温度为1000～1150℃，生长压强为100～400mbar；通过控制沉积时间使SiNx2插入层(5)为孔状结构，即不完全覆盖GaN层(4)表面。
CN201810385465.1A 2018-04-26 2018-04-26 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法 Pending CN108598234A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810385465.1A CN108598234A (zh) 2018-04-26 2018-04-26 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810385465.1A CN108598234A (zh) 2018-04-26 2018-04-26 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN108598234A true CN108598234A (zh) 2018-09-28

Family

ID=63610163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810385465.1A Pending CN108598234A (zh) 2018-04-26 2018-04-26 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108598234A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491973A (zh) * 2019-07-15 2019-11-22 西安电子科技大学 基于SiC图形衬底的极性c面GaN薄膜及其制备方法
CN111063736A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种高质量的hemt器件外延结构
CN111554785A (zh) * 2020-03-27 2020-08-18 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN111769034A (zh) * 2020-06-04 2020-10-13 东莞市天域半导体科技有限公司 一种渐变式pn结材料的制备方法
CN112713188A (zh) * 2020-12-25 2021-04-27 西安电子科技大学芜湖研究院 一种GaN基增强型MIS-HEMT器件及其制备方法
CN114267758A (zh) * 2021-12-20 2022-04-01 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116978991A (zh) * 2023-09-22 2023-10-31 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN102157654A (zh) * 2011-03-30 2011-08-17 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
CN202004040U (zh) * 2011-03-30 2011-10-05 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的led芯片
CN103346071A (zh) * 2013-06-14 2013-10-09 西安电子科技大学 含有SiNx插入层的InN半导体器件的制备方法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN103952683A (zh) * 2013-06-14 2014-07-30 西安电子科技大学 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
CN104141171A (zh) * 2014-07-16 2014-11-12 中国科学院半导体研究所 一种GaN复合薄膜及在Si衬底上形成GaN复合薄膜的方法
CN105140356A (zh) * 2015-09-01 2015-12-09 山东浪潮华光光电子股份有限公司 一种Al组分渐变式N型LED结构及其制备方法
CN105161578A (zh) * 2015-08-17 2015-12-16 中国科学院半导体研究所 Si衬底上GaN薄膜的生长方法及复合GaN薄膜
CN105355738A (zh) * 2015-11-30 2016-02-24 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN105576096A (zh) * 2016-03-15 2016-05-11 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片及其制备方法
CN105702826A (zh) * 2014-11-25 2016-06-22 东莞市中镓半导体科技有限公司 一种在Si衬底上制备无裂纹GaN薄膜的方法
CN105742428A (zh) * 2016-02-03 2016-07-06 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN105810725A (zh) * 2014-12-31 2016-07-27 中晟光电设备（上海）股份有限公司 硅基氮化镓半导体晶片及其制作方法
CN205508855U (zh) * 2016-03-15 2016-08-24 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片
CN106663596A (zh) * 2014-08-04 2017-05-10 埃皮根股份有限公司 包括在缓冲层堆叠上的iii‑v型有源半导体层的半导体结构和用于生产半导体结构的方法
CN106784228A (zh) * 2017-01-12 2017-05-31 西安电子科技大学 基于r面SiC图形衬底的非极性a面AlN薄膜及其制备方法
CN106784227A (zh) * 2017-01-12 2017-05-31 西安电子科技大学 基于c面SiC图形衬底的极性c面AlN薄膜及其制备方法
CN106816504A (zh) * 2017-01-12 2017-06-09 西安电子科技大学 基于m面SiC衬底的半极性AlN薄膜及其制备方法
CN107195737A (zh) * 2017-06-30 2017-09-22 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN107248543A (zh) * 2017-05-24 2017-10-13 太原理工大学 一种led外延结构及其制备方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN102157654A (zh) * 2011-03-30 2011-08-17 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
CN202004040U (zh) * 2011-03-30 2011-10-05 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的led芯片
CN103346071A (zh) * 2013-06-14 2013-10-09 西安电子科技大学 含有SiNx插入层的InN半导体器件的制备方法
CN103952683A (zh) * 2013-06-14 2014-07-30 西安电子科技大学 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
CN104141171A (zh) * 2014-07-16 2014-11-12 中国科学院半导体研究所 一种GaN复合薄膜及在Si衬底上形成GaN复合薄膜的方法
CN106663596A (zh) * 2014-08-04 2017-05-10 埃皮根股份有限公司 包括在缓冲层堆叠上的iii‑v型有源半导体层的半导体结构和用于生产半导体结构的方法
CN105702826A (zh) * 2014-11-25 2016-06-22 东莞市中镓半导体科技有限公司 一种在Si衬底上制备无裂纹GaN薄膜的方法
CN105810725A (zh) * 2014-12-31 2016-07-27 中晟光电设备（上海）股份有限公司 硅基氮化镓半导体晶片及其制作方法
CN105161578A (zh) * 2015-08-17 2015-12-16 中国科学院半导体研究所 Si衬底上GaN薄膜的生长方法及复合GaN薄膜
CN105140356A (zh) * 2015-09-01 2015-12-09 山东浪潮华光光电子股份有限公司 一种Al组分渐变式N型LED结构及其制备方法
CN105355738A (zh) * 2015-11-30 2016-02-24 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN105742428A (zh) * 2016-02-03 2016-07-06 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN205508855U (zh) * 2016-03-15 2016-08-24 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片
CN105576096A (zh) * 2016-03-15 2016-05-11 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片及其制备方法
CN106784228A (zh) * 2017-01-12 2017-05-31 西安电子科技大学 基于r面SiC图形衬底的非极性a面AlN薄膜及其制备方法
CN106784227A (zh) * 2017-01-12 2017-05-31 西安电子科技大学 基于c面SiC图形衬底的极性c面AlN薄膜及其制备方法
CN106816504A (zh) * 2017-01-12 2017-06-09 西安电子科技大学 基于m面SiC衬底的半极性AlN薄膜及其制备方法
CN107248543A (zh) * 2017-05-24 2017-10-13 太原理工大学 一种led外延结构及其制备方法
CN107195737A (zh) * 2017-06-30 2017-09-22 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491973A (zh) * 2019-07-15 2019-11-22 西安电子科技大学 基于SiC图形衬底的极性c面GaN薄膜及其制备方法
CN111063736A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种高质量的hemt器件外延结构
CN111554785A (zh) * 2020-03-27 2020-08-18 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN111554785B (zh) * 2020-03-27 2021-10-08 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN111769034A (zh) * 2020-06-04 2020-10-13 东莞市天域半导体科技有限公司 一种渐变式pn结材料的制备方法
CN111769034B (zh) * 2020-06-04 2022-03-29 东莞市天域半导体科技有限公司 一种渐变式pn结材料的制备方法
CN112713188A (zh) * 2020-12-25 2021-04-27 西安电子科技大学芜湖研究院 一种GaN基增强型MIS-HEMT器件及其制备方法
CN112713188B (zh) * 2020-12-25 2022-12-02 西安电子科技大学芜湖研究院 一种GaN基增强型MIS-HEMT器件及其制备方法
CN114267758A (zh) * 2021-12-20 2022-04-01 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN114267758B (zh) * 2021-12-20 2023-08-11 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116978991A (zh) * 2023-09-22 2023-10-31 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116978991B (zh) * 2023-09-22 2023-12-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
CN108598234A (zh) 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
US10174439B2 (en) Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
US7655090B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
US8916906B2 (en) Boron-containing buffer layer for growing gallium nitride on silicon
Jang et al. High-quality GaN/Si (1 1 1) epitaxial layers grown with various Al0. 3Ga0. 7N/GaN superlattices as intermediate layer by MOCVD
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
CN106128948A (zh) 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
US9443727B2 (en) Semi-polar III-nitride films and materials and method for making the same
CN105702826B (zh) 一种在Si衬底上制备无裂纹GaN薄膜的方法
CN112382709B (zh) 一种防裂纹的AlN外延层制造方法
CN105810725A (zh) 硅基氮化镓半导体晶片及其制作方法
CN116590687A (zh) AlN薄膜外延片和AlN薄膜的制备方法及应用
Liaw et al. Epitaxial GaN films grown on Si (1 1 1) with varied buffer layers
Qiu et al. Enhanced lateral growth of AlN epitaxial layer on sapphire by introducing periodically pulsed-TMGa flows
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
CN101924022A (zh) 采用InxGa1-xN缓冲层生长的氮化镓和铟镓氮的方法
Jang et al. The influence of AlxGa1− xN intermediate buffer layer on the characteristics of GaN/Si (1 1 1) epitaxy
Kim et al. Growth of crack‐free high‐quality GaN on Si (111) using a low‐temperature AlN interlayer: observation of tilted domain structures in the AlN interlayer
KR101532267B1 (ko) 질화물계 발광소자의 제조방법
KR100466574B1 (ko) GaN 기반 질화막의 형성방법
Dikme et al. Growth and characterization of GaN-based structures on SiCOI-engineered substrates
CN116093156A (zh) 一种基于ScAlMgO4衬底的GaN外延结构
Sarzyński et al. Bowing of GaN bulk crystals with mismatched epitaxial structures of (AlInGa) N
Lee et al. Large bandgap bowing of InxGa1–xN films and growth of blue/green InxGa1–xN/GaN MQWs on highly tensile strained GaN/Si (111) hetero structures
Chen et al. Light-emitting diodes on Si (110) substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928

RJ01 Rejection of invention patent application after publication