CN109786527A - 一种发光二极管外延片及其制造方法 - Google Patents

Abstract

本发明公开了一种发光二极管外延片及其制造方法，属于半导体技术领域。所述发光二极管外延片包括衬底、以及依次生长在所述衬底上的AlN缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层和P型层，所述三维成核层为GaN层，所述发光二极管外延片还包括设置在所述AlN缓冲层和三维成核层之间的BGaN缓冲层，所述BGaN缓冲层中的B组分沿所述发光二极管外延片的层叠方向逐渐减少。BGaN缓冲层可以逐步的减小AlN缓冲层与GaN外延层之间的晶格失配度，提高生长出的外延层的晶体质量，优化外延层翘曲，改善LED的波长均匀性。

Description

一种发光二极管外延片及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。

背景技术

LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。

外延片是LED中的主要构成部分，现有的GaN基LED外延片包括蓝宝石衬底以及生长在蓝宝石衬底上的GaN外延层。由于GaN和蓝宝石衬底之间存在着非常严重的晶格常数失配和热失配，会在外延层中引入大量的位错和张应力。为了降低Si与GaN之间的晶格失配和热失配的影响，通常会在蓝宝石和GaN外延层之间生长一层AlN缓冲层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

由于AlN材料的晶格常数(约为0.453)大于GaN材料的晶格常数(约为0.437)，因此AlN与GaN之间仍存在晶格失配，在AlN缓冲层上生长的GaN外延层中会引入大量的位错和张应力，使得生长出的外延层的晶体质量较差，外延层会产生翘曲从而导致LED的波长均匀性变差。

发明内容

本发明实施例提供了一种发光二极管外延片及其制造方法，可以优化外延层翘曲，改善LED的波长均匀性。所述技术方案如下：

一方面，本发明提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次生长在所述衬底上的AlN缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层和P型层，

所述发光二极管外延片还包括设置在所述AlN缓冲层和三维成核层之间的BGaN缓冲层，所述BGaN缓冲层中的B组分沿所述发光二极管外延片的层叠方向逐渐减少。

进一步地，所述AlN缓冲层的厚度为8～20nm。

进一步地，所述BGaN缓冲层的厚度为12～18nm。

进一步地，所述BGaN缓冲层包括多个B_xGa_1-xN子层，0＜x＜1，每个子层中的B组分相同，多个子层中的B组分逐层递减。

进一步地，多个B_xGa_1-xN子层的厚度相同。

另一方面，本发明提供了一种发光二极管外延片的制造方法，所述制造方法包括：

提供一衬底；

在所述衬底上生长AlN缓冲层；

在所述AlN缓冲层上生长BGaN缓冲层，所述BGaN缓冲层中的B组分沿所述发光二极管外延片的层叠方向逐渐减少；

在所述BGaN缓冲层上依次生长三维成核层、二维缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层。

进一步地，所述在所述衬底上生长AlN缓冲层，包括：

采用物理气相沉积法在所述衬底上生长厚度为8～20nm的AlN缓冲层。

进一步地，所述在所述AlN缓冲层上生长BGaN缓冲层，包括：

采用有机金属化学气相沉积法在所述AlN缓冲层上生长厚度为12～18nm的BGaN缓冲层。

进一步地，所述BGaN缓冲层的生长温度为470～670℃。

进一步地，所述BGaN缓冲层的生长压力为20～100torr。

本发明实施例提供的技术方案带来的有益效果是：

通过在AlN缓冲层与三维成核层之间生长一层BGaN缓冲层，且BGaN缓冲层中的B组分沿发光二极管外延片的层叠方向逐渐减少，因此，BGaN缓冲层中靠近AlN缓冲层的部分B组分含量较高，晶格常数较大，BGaN缓冲层中靠近三维成核层的部分B组分含量较低，晶格常数较小。BGaN缓冲层的晶格常数逐渐减小，可以逐步的减小AlN缓冲层与GaN外延层之间的晶格失配度。AlN缓冲层与GaN外延层的晶体越匹配，GaN外延层中的位错密度越小，GaN外延层中产生的张应力越小，生长出的外延层的晶体质量越好，从而可以优化外延层翘曲，改善LED的波长均匀性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种BGaN缓冲层的结构示意图；

图3是本发明实施例提供的另一种发光二极管外延片的制造方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图，如图1所示，发光二极管外延片包括衬底1、以及依次生长在衬底1上的AlN缓冲层2、三维成核层4、二维恢复层5、未掺杂的GaN层6、N型层7、多量子阱层9和P型层10。

发光二极管外延片还包括设置在AlN缓冲层2和三维成核层4之间的BGaN缓冲层3，BGaN缓冲层3中的B组分沿发光二极管外延片的层叠方向逐渐减少。

通过在AlN缓冲层与三维成核层之间生长一层BGaN缓冲层，且BGaN缓冲层中的B组分沿发光二极管外延片的层叠方向逐渐减少，因此，BGaN缓冲层中靠近AlN缓冲层的部分B组分含量较高，晶格常数较大，BGaN缓冲层中靠近三维成核层的部分B组分含量较低，晶格常数较小。BGaN缓冲层的晶格常数逐渐减小，可以逐步的减小AlN缓冲层与GaN外延层之间的晶格失配度。AlN缓冲层与GaN外延层的晶体越匹配，GaN外延层中的位错密度越小，GaN外延层中产生的张应力越小，生长出的外延层的晶体质量越好，从而可以优化外延层翘曲，改善LED的波长均匀性。

进一步地，AlN缓冲层2的厚度为8～20nm。若AlN缓冲层2的厚度过薄，则起不到使蓝宝石衬底1与GaN外延层晶格匹配的作用。若AlN缓冲层2的厚度过厚，则AlN缓冲层2中累积的压应力过大，会导致外延片的波长均匀性较差。

进一步地，BGaN缓冲层3的厚度为12～18nm。若BGaN缓冲层3的厚度过薄，则起不到减小AlN缓冲层2与GaN外延层之间的晶格失配度的效果。且BGaN缓冲层3会吸光，若BGaN缓冲层3的厚度过厚，会影响LED的发光效率。

进一步地，BGaN缓冲层3包括多个B_xGa_1-xN子层，0＜x＜1。每个子层中的B组分相同，多个子层中的B组分逐层递减。通过设置多个B组分逐层递减子层，可以使得BGaN缓冲层3中的B组分均匀递减，且便于生长控制。

图2是本发明实施例提供的一种BGaN缓冲层的结构示意图，如图2所示，BGaN缓冲层3包括第一B_x1Ga_1-x1N子层31、第二B_x2Ga_1-x2N子层32、第三B_x3Ga_1-x3N子层33、第四B_x4Ga_1-x4N子层34和第五B₅Ga_1-x5N子层35，五个子层中的B组分逐层递减。

其中，x1＝0.9，x2＝0.7，x3＝0.5，x4＝0.3，x5＝0.1。

进一步地，多个B_xGa_1-xN子层的厚度相同，以便于生长控制。

可选地，衬底1可以为蓝宝石衬底。

可选地，三维成核层4可以为GaN层，厚度为400～600nm。

可选地，二维恢复层5可以为GaN层，厚度为500～800nm。

可选地，未掺杂的GaN层6的厚度为1～2um。

可选地，N型层7可以为掺Si的GaN层，厚度为1～5um。

可选地，发光二极管外延片还可以包括设置在N型层7和多量子阱层9之间的前级多量子阱层8，前级多量子阱层可以由5～10个周期的In_yGa_1-yN/GaN超晶格结构组成，0<y<0.6。其中In_yGa_1-yN层的厚度可以为1nm，GaN层的厚度可以为10nm。

可选地，多量子阱层9可以包括6～12个周期交替生长的In_zGa_1-zN阱层和GaN垒层，0<z<1。In_zGa_1-zN阱层的厚度为3～4nm，GaN垒层的厚度为9～20nm。

可选地，P型层10可以包括低温P型层11、电子阻挡层12、高温P型层13和P型接触层14。

在本实施例中，低温P型层11可以为掺Mg的Al_aIn_bGa_1-a-bN层，0<a<0.2，0<b<0.4，Mg的掺杂浓度为1×10¹⁸～1×10²⁰cm^-3，低温P型层11设置在多量子阱层9和电子阻挡层12之间，以缓解电子阻挡层12高温生长对多量子阱层9的影响。低温P型层11中掺有Al，可以使得低温P型层11与电子阻挡层12之间的晶格更匹配，从而可以提高在低温P型层11上生长出的电子阻挡层12的晶体质量。同时低温P型层11也可以起到阻挡部分电子的作用。

电子阻挡层12可以为掺Mg的Al_cGa_1-cN层，0.1<c<0.5。电子阻挡层12设置在多量子阱层9和P型半导体层之间，以避免电子跃迁到P型半导体层中与空穴进行非辐射复合，影响LED的发光效率。

高温P型层13可以为掺Mg的GaN层，Mg的掺杂浓度为1×10¹⁸～1×10²⁰cm^-3。

P型接触层14可以为重掺Mg的GaN层，P型接触层14铺设在P型半导体层上，以与芯片制作工艺中形成的透明导电薄膜或者电极之间形成欧姆接触。

进一步地，Al_cGa_1-cN电子阻挡层12中的Al组分大于Al_aIn_bGa_1-a-bN低温P型层11中的Al组分，即c＞a。由于电子阻挡层12中的Al组分大于低温P型层11中的Al组分，因此，电子阻挡层12的势垒高度高于低温P型层11的势垒高度，当部分电子跃过低温P型层11至电子阻挡层12时，电子阻挡层12可以阻挡该部分电子继续向P型层方向迁跃，从而更好的阻挡电子。

图3是本发明实施例提供的另一种发光二极管外延片的制造方法流程图，如图3所示，该制造方法包括：

步骤301、提供一衬底。

其中，衬底可采用[0001]晶向的Al₂O₃蓝宝石衬底。

步骤302、在衬底上生长AlN缓冲层。

在本实施例中，可以采用PVD(Physical Vapor Deposition，物理气相沉积)法在衬底上生长厚度为8～20nm的AlN缓冲层。随着AlN缓冲层厚度的增加，AlN缓冲层中积累的应力会越来越大，且PVD溅射镀AlN的后期AlN缓冲层的均匀性会出现下降，这会使后续外延层的翘曲不易控制，影响外延片的波长均匀性，因此，先在PVD中沉积厚度较薄的AlN缓冲层，使得AlN缓冲层中积累的应力较小，从而保证外延片均匀性更好。

具体地，步骤302可以包括：

将蓝宝石衬底放置在SiC材质的托盘上，将托盘放入PVD溅射机台，并传送至PVD的反应腔中。然后将反应腔抽真空，直至反应腔中的压力低于1*10^-7torr。抽真空的同时开始对衬底进行加热升温，将加热温度稳定在350～750℃，对衬底进行烘烤，烘烤时间为2～12min。衬底烘烤完之后，向反应腔中通入氩气和氮气。氩气和氮气的流量比可以为1:3～1:10，Ar和N₂的流量均在20～300sccm之间。需要说明的是，反应腔中通入的气体的总流量需要使反应腔的压力维持在1～10mTorr之间。

然后将衬底加热温度设定为500～700℃，10～60s之后开通溅射电源，在蓝宝石衬底上沉积AlN缓冲层。沉积过程中电源的脉冲频率固定不变，在200kHz～300kHz范围之间，溅射功率范围在2～6kw之间，溅射时间可根据不同AlN缓冲层的厚度要求来设定。待AlN缓冲层完成之后降至室温，取出沉积有AlN缓冲层的衬底。

进一步地，步骤302还可以包括：

将沉积有AlN缓冲层的衬底放置在石墨托盘上送入MOCVD(Metal-organicChemical Vapor Deposition，金属有机化合物化学气相沉淀)的反应室中进行原位退火处理，退火温度为1000～1200℃，退火压力为200～500torr，退火时间为5～10min，以去除杂质。

步骤303、在AlN缓冲层上生长BGaN缓冲层。

其中，BGaN缓冲层中的B组分沿发光二极管外延片的层叠方向逐渐减少。

具体地，可以采用MOCVD法在AlN缓冲层上生长厚度为12～18nm的BGaN缓冲层。本发明实施例先采用PVD法沉积8～20nm厚的AlN缓冲层，然后再采用MOCVD法生长12～18nm厚的B组分渐变递减的BGaN缓冲层，可以使得外延对翘曲的调试窗口更宽，有利于对后续外延层翘曲的控制，从而改善波长的均匀性，提高波长命中率，同时还可以提高外延层的晶体质量。

在本实施例中，采用三甲基镓或三乙基镓作为镓源，高纯氮气作为氮源，三甲基铟作为铟源，三乙基硼作为硼源，N型掺杂剂选用硅烷，P型掺杂剂选用二茂镁。

进一步地，BGaN缓冲层的生长温度为470～670℃。若BGaN缓冲层的生长温度过高，会导致外延片翘曲变化较大，翘曲偏凸，不利于后续外延翘曲的控制。若BGaN缓冲层的生长温度过低，会导致晶体质量下降。

优选地，BGaN缓冲层的生长温度为550℃。

进一步地，BGaN缓冲层的生长压力为20～100torr。若BGaN缓冲层的生长压力过高，则不利于BGaN缓冲层中B的并入。若BGaN缓冲层的生长压力过低，则会导致反应室中的压力控制不便。

优选地，BGaN缓冲层的生长压力为50～80torr。此时，既便于控制反应室中的压力，又可以保证BGaN缓冲层中B的并入效率。

进一步地，BGaN缓冲层包括多个B_xGa_1-xN子层，0＜x＜1，每个子层中的B组分相同，多个子层中的B组分逐层递减。

优选地，多个B_xGa_1-xN子层的厚度相同。

示例性地，BGaN缓冲层包括第一B_x1Ga_1-x1N子层、第二B_x2Ga_1-x2N子层、第三B_x3Ga_1-x3N子层、第四B_x4Ga_1-x4N子层和第五B₅Ga_1-x5N子层。五个子层中的B组分逐层递减，其中，x1＝0.9，x2＝0.7，x3＝0.5，x4＝0.3，x5＝0.1。

步骤304、在BGaN缓冲层上生长三维成核层。

在本实施例中，三维成核层可以为GaN层。

具体地，将反应室温度调节至1000～1080℃，反应室压力控制在250～550torr，生长厚度为400～600nm的三维成核层，生长时间为10～30min。

步骤305、在三维成核层上生长二维缓冲层。

在本实施例中，二维缓冲层可以为GaN层。

具体地，将反应室温度调节至1050～1150℃，反应室压力控制在100～500torr，生长厚度为500～800nm的二维缓冲层，生长时间为20～40min。

步骤306、在二维缓冲层上生长未掺杂的GaN层。

具体地，将反应室温度调节至1050～1200℃，反应室压力控制在100～500torr，生长厚度为1～2um的未掺杂的GaN层。

步骤307、在未掺杂的GaN层上生长N型层。

在本实施例中，N型层可以为掺Si的GaN层，Si掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3。

具体地，将反应室温度调节至1050～1200℃，反应室压力控制在100～500torr，生长厚度为1～3um的N型层。

步骤308、在N型层上生长前级多量子阱层。

在本实施例中，前级多量子阱层由5～10个周期的In_yGa_1-yN/GaN超晶格结构组成，0<y<0.6。通过生长前级多量子阱层，可以释放外延生长过程中产生的应力和缺陷，提高多量子阱层的生长质量，进而提高LED的发光效率。

具体地，将反应室温度调节至760～840℃，反应室压力控制在100～300torr，生长厚度为1nm的In_yGa_1-yN层。将反应室温度调节至820～920℃，反应室压力控制在100～300torr，生长厚度为10nm的GaN层。

步骤309、在前级多量子阱层上生长多量子阱层。

在本实施例中，多量子阱层由6～12个周期的In_zGa_1-zN/GaN超晶格结构组成，0<z<1。

具体地，将反应室温度调节至750～830℃，反应室压力控制在100～500torr，生长厚度为3～4nm的In_zGa_1-zN阱层。将反应室温度调节至850～900℃，反应室压力控制在100～500torr，生长厚度为9～20nm的GaN垒层。

其中，In_yGa_1-yN阱层中的In组分大于前级多量子阱层中的In_xGa_1-xN层中的In组分，即y＞x。

步骤310、在多量子阱层上生长P型层。

其中，P型层可以包括低温P型层、电子阻挡层、高温P型层和P型接触层。

在本实施例中，低温P型层可以为掺Mg的Al_aIn_bGa_1-a-bN层，0<a<0.2，0<b<0.4，Mg的掺杂浓度为1×10¹⁸～1×10²⁰cm^-3，低温P型层设置在多量子阱层和电子阻挡层之间，以缓解电子阻挡层高温生长对多量子阱层的影响。低温P型层中掺有Al，可以使得低温P型层与电子阻挡层之间的晶格更匹配，从而可以提高在低温P型层上生长出的电子阻挡层的晶体质量。同时低温P型层也可以起到阻挡部分电子的作用。

电子阻挡层可以为掺Mg的Al_cGa_1-cN层，0.1<c<0.5。电子阻挡层设置在多量子阱层和P型半导体层之间，以避免电子跃迁到P型半导体层中与空穴进行非辐射复合，影响LED的发光效率。

高温P型层可以为掺Mg的GaN层，Mg的掺杂浓度为1×10¹⁸～1×10²⁰cm^-3。

P型接触层可以为重掺Mg的GaN层，P型接触层铺设在P型半导体层上，以与芯片制作工艺中形成的透明导电薄膜或者电极之间形成欧姆接触。

进一步地，Al_cGa_1-cN电子阻挡层中的Al组分大于Al_aIn_bGa_1-a-bN低温P型层中的Al组分，即c＞a。由于电子阻挡层中的Al组分大于低温P型层中的Al组分，因此，电子阻挡层的势垒高度高于低温P型层的势垒高度，当部分电子跃过低温P型层至电子阻挡层时，电子阻挡层可以阻挡该部分电子继续向P型层方向迁跃，从而更好的阻挡电子。

具体地，步骤310可以包括：

将反应室温度调节至750～850℃，反应室压力控制在100～500torr，生长厚度为30～50nm的低温P型层。

将反应室温度调节至900～1000℃，反应室压力控制在100～500torr，生长厚度为30～100nm的电子阻挡层。

将反应室温度调节至850～950℃，反应室压力控制在100～300torr，生长厚度为100～300nm的高温P型层。

将反应室温度调节至850～1000℃，反应室压力控制在100～300torr，生长厚度为5～100nm的P型接触层。

在上述步骤完成之后，将反应室的温度降至650～850℃，在氮气气氛进行退火处理5～15min，而后逐渐降至室温，结束发光二极管的外延生长。

本发明实施例通过在AlN缓冲层与三维成核层之间生长一层BGaN缓冲层，且BGaN缓冲层中的B组分沿发光二极管外延片的层叠方向逐渐减少，因此，BGaN缓冲层中靠近AlN缓冲层的部分B组分含量较高，晶格常数较大，BGaN缓冲层中靠近三维成核层的部分B组分含量较低，晶格常数较小。BGaN缓冲层的晶格常数逐渐减小，可以逐步的减小AlN缓冲层与GaN外延层之间的晶格失配度。AlN缓冲层与GaN外延层的晶体越匹配，GaN外延层中的位错密度越小，GaN外延层中产生的张应力越小，生长出的外延层的晶体质量越好，从而可以优化外延层翘曲，改善LED的波长均匀性。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次生长在所述衬底上的AlN缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层和P型层，所述三维成核层为GaN层，其特征在于，

所述发光二极管外延片还包括设置在所述AlN缓冲层和三维成核层之间的BGaN缓冲层，所述BGaN缓冲层中的B组分沿所述发光二极管外延片的层叠方向逐渐减少。

2.根据权利要求1所述的发光二极管外延片，其特征在于，所述AlN缓冲层的厚度为8～20nm。

3.根据权利要求1所述的发光二极管外延片，其特征在于，所述BGaN缓冲层的厚度为12～18nm。

4.根据权利要求1所述的发光二极管外延片，其特征在于，所述BGaN缓冲层包括多个B_xGa_1-xN子层，0＜x＜1，每个子层中的B组分相同，多个子层中的B组分逐层递减。

5.根据权利要求4所述的发光二极管外延片，其特征在于，多个B_xGa_1-xN子层的厚度相同。

6.一种发光二极管外延片的制造方法，其特征在于，所述制造方法包括：

提供一衬底；

在所述衬底上生长AlN缓冲层；

在所述AlN缓冲层上生长BGaN缓冲层，所述BGaN缓冲层中的B组分沿所述发光二极管外延片的层叠方向逐渐减少；

在所述BGaN缓冲层上依次生长三维成核层、二维缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层。

7.根据权利要求6所述的制造方法，其特征在于，所述在所述衬底上生长AlN缓冲层，包括：

采用物理气相沉积法在所述衬底上生长厚度为8～20nm的AlN缓冲层。

8.根据权利要求6所述的制造方法，其特征在于，所述在所述AlN缓冲层上生长BGaN缓冲层，包括：

采用有机金属化学气相沉积法在所述AlN缓冲层上生长厚度为12～18nm的BGaN缓冲层。

9.根据权利要求6所述的制造方法，其特征在于，所述BGaN缓冲层的生长温度为470～670℃。

10.根据权利要求6所述的制造方法，其特征在于，所述BGaN缓冲层的生长压力为20～100torr。