TWI808339B - 氮化物半導體基板的製作方法 - Google Patents

氮化物半導體基板的製作方法 Download PDF

Info

Publication number
TWI808339B
TWI808339B TW109126821A TW109126821A TWI808339B TW I808339 B TWI808339 B TW I808339B TW 109126821 A TW109126821 A TW 109126821A TW 109126821 A TW109126821 A TW 109126821A TW I808339 B TWI808339 B TW I808339B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
layer
semiconductor substrate
silicon
semiconductor layer
Prior art date
Application number
TW109126821A
Other languages
English (en)
Other versions
TW202111146A (zh
Inventor
程凱
Original Assignee
中國商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商蘇州晶湛半導體有限公司 filed Critical 中國商蘇州晶湛半導體有限公司
Publication of TW202111146A publication Critical patent/TW202111146A/zh
Application granted granted Critical
Publication of TWI808339B publication Critical patent/TWI808339B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申請提供了一種氮化物半導體基板的製作方法，利用埋入式二氧化矽層與第一氮化物半導體層之間的點接觸與部分懸空結構，緩解第二氮化物半導體層磊晶成長中的應力失配問題，可實現低缺陷、大尺寸氮化物半導體基板的製作；此外，也利於自支撐氮化物半導體基板製作過程中的矽底層剝離。

Description

氮化物半導體基板的製作方法
本申請涉及半導體領域，尤其涉及一種氮化物半導體基板的製作方法。
以氮化鎵為代表的III族氮化物半導體基板越來越受到人們的重視，因為III族氮化物半導體基板可以廣泛用作半導體照明的發光二極體(LED)、高功率電力電子和射頻裝置。由於本質基板的缺乏，氮化鎵裝置普遍製備在異質基板上，比如藍寶石、碳化矽和矽。矽基板由於其廣泛的應用性，它的尺寸和品質都是在上述幾種基板材料當中最好的。目前互補金屬氧化物半導體(CMOS)的主流技術就是基於12寸的矽基板，而且矽的價格低廉的優勢也是其他幾種材料不能比擬的。所以，在大尺寸矽基板上製備氮化鎵半導體基板，是降低氮化鎵基裝置成本的最佳辦法。
但是，由於氮化鎵和矽之間存在巨大的晶格失配和熱失配，在製備和冷卻的過程中會引入大量的應力。這個應力會造成磊晶成長的氮化鎵半導體基板缺陷較多，會出現翹曲和龜裂，另外也無法製作大尺寸。
有鑑於此，實有必要提供一種新的氮化物半導體基板的製作方法，以解決上述技術問題。
本發明的發明目的是提供一種氮化物半導體基板的製作方法，能實現低缺陷、大尺寸氮化物半導體基板的製作。
為實現上述目的，本發明提供的氮化物半導體基板的製作方法，包括：
提供絕緣體上矽基板，上述絕緣體上矽基板包括：矽底層、埋入式二氧化矽層以及矽頂層；
在上述矽頂層上形成第一氮化物半導體層；
使上述第一氮化物半導體層內形成一或複數個開口，上述開口暴露上述矽頂層；
去除上述矽頂層，並在上述埋入式二氧化矽層的上表面形成一或複數個凸起部與一或複數個凹陷部，上述各個凸起部接觸上述第一氮化物半導體層，上述各個凹陷部與上述第一氮化物半導體層之間具有間隙；
在上述第一氮化物半導體層上磊晶成長第二氮化物半導體層，上述第一氮化物半導體層與上述第二氮化物半導體層形成氮化物半導體基板。
可選地，製作方法還包括：去除上述矽底層與埋入式二氧化矽層，上述第一氮化物半導體層與上述第二氮化物半導體層形成自支撐氮化物半導體基板。
可選地，製作方法還包括：在上述第一氮化物半導體層上磊晶成長第二氮化物半導體層之前，在上述第一氮化物半導體層上形成氮化物緩衝層，上述第一氮化物半導體層、上述氮化物緩衝層與上述第二氮化物半導體層形成氮化物半導體基板。
可選地，製作方法還包括：去除上述矽底層與埋入式二氧化矽層，上述第一氮化物半導體層、上述氮化物緩衝層與上述第二氮化物半導體層形成自支撐氮化物半導體基板。
可選地，去除上述矽底層與埋入式二氧化矽層使上述自支撐氮化物半導體基板分離上述矽底層與埋入式二氧化矽層。
可選地，使用HF(氫氟酸)溶液腐蝕上述埋入式二氧化矽層，使上述自支撐氮化物半導體基板分離上述矽底層。
可選地，在上述矽頂層上形成上述第一氮化物半導體層步驟前，減薄上述矽頂層至20Å~200Å。
可選地，上述第一氮化物半導體層的材質包括AlN。
可選地，上述第一氮化物半導體層的厚度範圍為：20Å~5000Å。
可選地，經退火使上述第一氮化物半導體層內形成一或複數個開口。
可選地，上述退火的製程條件包括：氣氛為氫氣與氨氣。
可選地，上述第一氮化物半導體層內的開口的開孔率為0.1%~30%。
可選地，去除上述矽頂層並在上述埋入式二氧化矽層的上表面形成一或複數個凸起部與一或複數個凹陷部包括：上述矽頂層與部分埋入式二氧化矽層發生化學反應生成氣態一氧化矽，上述一氧化矽由氣體形式釋放。
可選地，上述矽頂層去除的製程條件包括：環境氣氛包括氫氣。
可選地，上述第二氮化物半導體層的材質包括AlN或GaN。
可選地，上述氮化物緩衝層的材質包括AlN、GaN、AlGaN、AlInGaN中的至少一種。
可選地，上述氮化物半導體基板的厚度範圍為：0.1μm~500μm。
與現有技術相比，本發明的有益效果在於：
1)首先在絕緣體上矽基板上形成第一氮化物半導體層，使第一氮化物半導體層內形成一或複數個暴露矽頂層的開口；接著去除矽頂層，並在絕緣體上矽基板中的埋入式二氧化矽層上表面形成一或複數個凸起部與一或複數個凹陷部，各個凸起部接觸第一氮化物半導體層，各個凹陷部與第一氮化物半導體層之間具有間隙；之後在第一氮化物半導體層上磊晶成長第二氮化物半導體層，第一氮化物半導體層與第二氮化物半導體層形成氮化物半導體基板。去除矽頂層，第一氮化物半導體層直接接觸埋入式二氧化矽層；藉由去除矽頂層，去掉了電阻率偏低 (一般來說矽電阻率低於10000Ω•cm)的結構，當氮化物半導體基板用於射頻裝置時，可極大降低上述射頻裝置的射頻損耗。利用埋入式二氧化矽層與第一氮化物半導體層之間的點接觸與部分懸空結構，緩解第二氮化物半導體層磊晶成長中的應力失配問題，可實現低缺陷、大尺寸氮化物半導體基板的製作；此外，也利於自支撐氮化物半導體基板製作過程中的矽底層剝離。
2)可選方案中，在第一氮化物半導體層上磊晶成長第二氮化物半導體層之前，在第一氮化物半導體層上形成氮化物緩衝層，第一氮化物半導體層、氮化物緩衝層與第二氮化物半導體層形成氮化物半導體基板。氮化物緩衝層能進一步緩解第二氮化物半導體層磊晶成長中的晶格失配問題，製作的氮化物半導體基板缺陷更少。
3)可選方案中，去除矽底層與埋入式二氧化矽層，第一氮化物半導體層與第二氮化物半導體層形成自支撐氮化物半導體基板。對於2)可選方案，去除矽底層與埋入式二氧化矽層後，第一氮化物半導體層、氮化物緩衝層與第二氮化物半導體層形成自支撐氮化物半導體基板。換言之，絕緣體上矽基板中的矽底層與埋入式二氧化矽層可以與氮化物半導體基板作為一個整體運輸、使用，也可以去除後，氮化物半導體基板單獨運輸、使用。
4)可選方案中，對於3)可選方案，去除矽底層與埋入式二氧化矽層藉由使自支撐氮化物半導體基板分離矽底層與埋入式二氧化矽層。其它可選方案中，還可以藉由濕式清洗或化學機械研磨去除矽底層與埋入式二氧化矽層。相對於後者方案，前者方案中的矽底層還可以作為其它用途。
5)可選方案中，去除矽頂層並在埋入式二氧化矽層的上表面形成一或複數個凸起部與一或複數個凹陷部包括：矽頂層與部分埋入式二氧化矽層發生化學反應生成氣態一氧化矽，一氧化矽由氣體形式釋放。一氧化矽可經由第一氮化物半導體層中的一或複數個開口，和/或凹陷部與第一氮化物半導體層之間的間隙釋放。其它可選方案中，還可以藉由第一氮化物半導體層中的一或複數個開口，使HF(氫氟酸)混合HNA/SC1/TMMA等濕式清洗液或CF4 、C3 F8 等乾式蝕刻氣體進入，去除矽頂層與部分埋入式二氧化矽層。相對於後者方案，前者方案的成本較低、可在磊晶爐中進行，與前後步驟的製程相容性佳。
6)可選方案中，經退火使第一氮化物半導體層內形成一或複數個開口。高溫及冷卻使第一氮化物半導體層與矽頂層的晶格失配更嚴重，因而退火之後第一氮化物半導體層內會出現一或複數個開口。其它可選方案中，形成的第一氮化物半導體層自身存在一或複數個開口。相對於後者方案，前者方案更可控。
7)可選方案中，第一氮化物半導體層的材質包括AlN、第二氮化物半導體層的材質包括AlN或GaN；或第一氮化物半導體層的材質包括AlN、氮化物緩衝層的材質包括AlN、GaN、AlGaN、AlInGaN，第二氮化物半導體層的材質包括AlN或GaN。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
圖1是本發明第一實施例的氮化物半導體基板的製作方法的流程圖；圖2至圖6是圖1中的流程對應的中間結構示意圖。
步驟S1：如圖2所示，提供絕緣體上矽基板11，絕緣體上矽基板11包括：矽底層111、埋入式二氧化矽層112以及矽頂層113。
絕緣體上矽基板11可以為標準的SOI基板，其中，矽頂層113的晶面可為 (111)，厚度範圍為：50 Å~3000 Å；埋入式二氧化矽層112的厚度範圍為：100 Å~30000 Å。
本步驟S1中，可以藉由減薄製程，將矽頂層113的厚度減薄至20 Å~200Å，較佳為50 Å~100Å。
減薄製程可以包括：a)濕式清洗，濕式清洗液例如為：HNA(HF、硝酸(Nitric acid)、醋酸(Acetic acid))、SC1(NH4 OH、H2 O2 、H2 O)、TMMA (四甲基氫氧化銨)等；或b)乾式蝕刻，蝕刻氣體例如為：HCl，Cl2 等，可以在磊晶爐中原位 (in-situ)實現；或c)氧化後減薄，即先通入氧氣將矽頂層113的上表層氧化成二氧化矽，後藉由HF(氫氟酸)濕式清洗上述上表層的二氧化矽；或d)化學機械研磨。
步驟S2：如圖3所示，在矽頂層113上形成第一氮化物半導體層12。
第一氮化物半導體層12的材質可以包括AlN，形成製程可以包括：原子層沉積法 (ALD，Atomic layer deposition)、或化學氣相沉積法 (CVD，Chemical Vapor Deposition)、或分子束磊晶成長法 (MBE，Molecular Beam Epitaxy)、或電漿增強化學氣相沉積法 (PECVD， Plasma Enhanced Chemical Vapor Deposition)、或低壓化學氣相沉積法 (LPCVD，Low Pressure Chemical Vapor Deposition)、或金屬有機化合物化學氣相沉積法 (MOCVD，Metal-Organic Chemical Vapor Deposition)、或其組合方式。沉積溫度可以低於1000℃。沉積可以在磊晶爐內進行。
形成第一氮化物半導體層12前，可以先對矽頂層113表面進行氮化處理，以形成一層氮化矽。本方案可以降低第一氮化物半導體層12與矽頂層113之間的晶格失配，減少第一氮化物半導體層12的缺陷、提高品質。
第一氮化物半導體層12的厚度可以為：20Å~5000Å。
步驟S3：如圖4所示，使第一氮化物半導體層12內形成一或複數個開口12a，開口12a暴露矽頂層113。
本實施例中，經退火使第一氮化物半導體層12內形成一或複數個開口12a。高溫及冷卻使第一氮化物半導體層12與矽頂層113的晶格失配與熱失配更嚴重，因而退火之後第一氮化物半導體層12內會出現一或複數個開口12a。
退火的製程條件可以包括：環境氣氛為氫氣與氨氣；溫度範圍為1000℃~1200℃，較佳為1000℃~1100℃；時間範圍為60s~1200s。
其它實施例中，可以在形成第一氮化物半導體層12製程中，在第一氮化物半導體層引入一或複數個開口12a。本方案可以藉由使用加大晶格失配與熱失配的第一氮化物半導體層12沉積製程實現，例如a)省略先對矽頂層113表面進行的氮化處理，直接在矽頂層113上沉積第一氮化物半導體層12，或b)提高沉積溫度。
本步驟S3中，第一氮化物半導體層12內的開口12a的開孔率較佳為0.1%~30%。
步驟S4：如圖5所示，去除矽頂層113，並在埋入式二氧化矽層112的上表面形成一或複數個凸起部112a與一或複數個凹陷部112b，各個凸起部112a接觸第一氮化物半導體層12，各個凹陷部112b與第一氮化物半導體層12之間具有間隙。
本步驟S4中，在埋入式二氧化矽層112與第一氮化物半導體層12之間形成了點接觸和部分懸空結構。
本實施例中，可以藉由矽頂層113與部分埋入式二氧化矽層112發生化學反應生成氣態一氧化矽，一氧化矽由氣體形式釋放，以去除矽頂層113，並在埋入式二氧化矽層112的上表面形成一或複數個凸起部112a與一或複數個凹陷部112b。一氧化矽可經由第一氮化物半導體層12中的一或複數個開口12a，和/或凹陷部112b與第一氮化物半導體層12之間的間隙釋放。
上述化學反應的反應式可以為：Si(s)+SiO2 (s)→2SiO(g)。
示例性地，上述化學反應的條件包括：環境氣氛包括氫氣、或氫氣與氮氣、或氫氣與氯化氫、或氫氣與氯氣；環境氣氛的壓力範圍為10Torr~760Torr，較佳10Torr~80Torr；溫度範圍為1100℃~1200℃；時間範圍為60s~1200s。
其它實施例中，可以在第一氮化物半導體層12上表面滴入HF(氫氟酸)混合HNA/ SC1/TMMA等濕式清洗液，上述濕式清洗液進入一或複數個開口12a，以腐蝕去除矽頂層113與部分埋入式二氧化矽層112，在埋入式二氧化矽層112的上表面形成一或複數個凸起部112a與一或複數個凹陷部112b。
其它實施例中，還可以在第一氮化物半導體層12上表面製作光刻膠等圖案化的遮罩，遮罩中的開口暴露各個開口12a；對上述半導體結構先進行各向異性電漿乾式蝕刻處理，後進行各向同性電漿乾式蝕刻或濕式清洗處理，以去除矽頂層113與部分埋入式二氧化矽層112。乾式蝕刻氣體例如為CF4 、C3 F8 等。
本步驟S4中，藉由去除矽頂層113，去掉了電阻率偏低 (一般來說矽電阻率低於10000Ω•cm)的結構，當氮化物半導體基板用於射頻裝置時，可極大降低上述射頻裝置的射頻損耗。
步驟S5：如圖6所示，在第一氮化物半導體層12上磊晶成長第二氮化物半導體層13，第一氮化物半導體層12與第二氮化物半導體層13形成氮化物半導體基板1。
可以理解的是，由於埋入式二氧化矽層112與第一氮化物半導體層12之間為點接觸和部分懸空結構，利於第二氮化物半導體層13磊晶成長中的應力有效釋放，從而第二氮化物半導體層13的缺陷小、連續平整、可以進行大尺寸的製作。
第二氮化物半導體層13的材質可以為AlN或GaN。示例性地，本步驟S5的磊晶成長製程在1100℃~1200℃下的磊晶爐中進行。
最終形成的氮化物半導體基板1的厚度範圍可以為：0.1μm~50μm。
圖7是本發明第二實施例的氮化物半導體基板的製作方法的流程圖；圖8是圖7中的流程對應的中間結構示意圖。
參照圖7、圖8以及圖1所示，本實施例二的氮化物半導體基板的製作方法與實施例一的氮化物半導體基板的製作方法大致相同，區別僅在於：還包括步驟S6，去除矽底層111與埋入式二氧化矽層112，第一氮化物半導體層12與第二氮化物半導體層13形成自支撐氮化物半導體基板1。
即：實施例一中，絕緣體上矽基板中11的矽底層111與埋入式二氧化矽層112與氮化物半導體基板1作為一個整體運輸、使用；實施例二中，氮化物半導體基板1單獨運輸、使用。
本實施例中，去除矽底層111與埋入式二氧化矽層112可以藉由使自支撐氮化物半導體基板1分離矽底層111與埋入式二氧化矽層112。具體地，a)可使用HF(氫氟酸)溶液腐蝕埋入式二氧化矽層112，使自支撐氮化物半導體基板1分離矽底層111。可以理解的是，一方面，第一氮化物半導體層12與矽頂層113之間由於熱失配，導致第一氮化物半導體層12具有拉伸應力，有利於第一氮化物半導體層12與矽底層111自動分離；另一方面，第一氮化物半導體層12與埋入式二氧化矽層112之間為點接觸，具有部分懸空結構，也有利於第一氮化物半導體層12與矽底層111自動分離。或b)採用雷射剝離矽底層111以及埋入式二氧化矽層112。
其它實施例中，還可以藉由濕式清洗或化學機械研磨去除矽底層111與埋入式二氧化矽層112。
去除矽底層111與埋入式二氧化矽層112時，還可以在第二氮化物半導體層13上設置保護層，以確保自支撐氮化物半導體基板1分離過程中的安全性、穩定性。保護層的材質可以為PMMA (聚甲基丙烯酸酯)等其它聚合材料。之後，將自支撐氮化物半導體基板1轉移到其它載體上保存。
圖9是本發明第三實施例的氮化物半導體基板的製作方法的流程圖；圖10是圖9中的流程對應的中間結構示意圖。參照圖9、圖10以及圖1所示，本實施例三的氮化物半導體基板的製作方法與實施例一的氮化物半導體基板的製作方法大致相同，區別僅在於：步驟S5'中，在第一氮化物半導體層12上形成氮化物緩衝層14，在氮化物緩衝層14上磊晶成長第二氮化物半導體層13，第一氮化物半導體層12、氮化物緩衝層14與第二氮化物半導體層13形成氮化物半導體基板1。
氮化物緩衝層14的材質可以包括AlN、GaN、AlGaN、AlInGaN，形成方法可以包括：原子層沉積法 (ALD，Atomic layer deposition)、或化學氣相沉積法 (CVD，Chemical Vapor Deposition)、或分子束磊晶成長法 (MBE，Molecular Beam Epitaxy)、或電漿增強化學氣相沉積法 (PECVD， Plasma Enhanced Chemical Vapor Deposition)、或低壓化學氣相沉積法 (LPCVD，Low Pressure Chemical Vapor Deposition)、或金屬有機化合物化學氣相沉積法 (MOCVD，Metal-Organic Chemical Vapor Deposition)、或其組合方式。
示例性地，第一氮化物半導體層12的材質為AlN，氮化物緩衝層14的材質可以為AlN、GaN、AlGaN或AlInGaN中的至少一種，第二氮化物半導體層13的材質為GaN。
研究表明，氮化物緩衝層14的設置可以減小第二氮化物半導體層13中的螺旋線差排 (TD)密度以及由於橫向成長機制導致的TD彎曲。較佳地，TD密度可以降低至1e6cm-2 以下。
圖11是本發明第四實施例的氮化物半導體基板的製作方法對應的中間結構示意圖。參照圖10與圖11所示，本實施例四的氮化物半導體基板的製作方法與實施例三的氮化物半導體基板的製作方法大致相同，區別僅在於：還包括去除矽底層111與埋入式二氧化矽層112，第一氮化物半導體層12、氮化物緩衝層14與第二氮化物半導體層13形成自支撐氮化物半導體基板1。
去除矽底層111與埋入式二氧化矽層112的方法參照實施例二中的去除方法。
雖然本發明披露如上，但本發明並非限定於此。任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為准。
1:氮化物半導體基板 11:絕緣體上矽基板 111:矽底層 112:埋入式二氧化矽層 112a:凸起部 112b:凹陷部 113:矽頂層 12:第一氮化物半導體層 12a:開口 13:第二氮化物半導體層 14:氮化物緩衝層 S1,S2,S3,S4,S5,S5’,S6:步驟
圖1是本發明第一實施例的氮化物半導體基板的製作方法的流程圖； 圖2至圖6是圖1中的流程對應的中間結構示意圖； 圖7是本發明第二實施例的氮化物半導體基板的製作方法的流程圖； 圖8是圖7中的流程對應的中間結構示意圖； 圖9是本發明第三實施例的氮化物半導體基板的製作方法的流程圖； 圖10是圖9中的流程對應的中間結構示意圖； 圖11是本發明第四實施例的氮化物半導體基板的製作方法對應的中間結構示意圖。
1:氮化物半導體基板
12:第一氮化物半導體層
13:第二氮化物半導體層
111:矽底層
112:埋入式二氧化矽層

Claims (17)

  1. 一種氮化物半導體基板的製作方法，其特徵在於，包括： 提供絕緣體上矽基板 (11)，上述絕緣體上矽基板 (11)包括：矽底層 (111)、埋入式二氧化矽層 (112)以及矽頂層 (113)； 在上述矽頂層 (113)上形成第一氮化物半導體層 (12)； 使上述第一氮化物半導體層 (12)內形成一或複數個開口 (12a)，上述開口 (12a)暴露上述矽頂層 (113)； 去除上述矽頂層 (113)，並在上述埋入式二氧化矽層 (112)的上表面形成一或複數個凸起部 (112a)與一或複數個凹陷部 (112b)，上述凸起部 (112a)接觸上述第一氮化物半導體層 (12)，上述凹陷部 (112b)與上述第一氮化物半導體層 (12)之間具有間隙； 在上述第一氮化物半導體層 (12)上磊晶成長第二氮化物半導體層 (13)，上述第一氮化物半導體層 (12)與上述第二氮化物半導體層 (13)形成氮化物半導體基板 (1)。
  2. 如請求項1所述的氮化物半導體基板的製作方法，還包括：去除上述矽底層 (111)與埋入式二氧化矽層 (112)，上述第一氮化物半導體層 (12)與上述第二氮化物半導體層 (13)形成自支撐氮化物半導體基板 (1)。
  3. 如請求項1所述的氮化物半導體基板的製作方法，還包括：在上述第一氮化物半導體層 (12)上磊晶成長第二氮化物半導體層 (13)之前，在上述第一氮化物半導體層 (12)上形成氮化物緩衝層 (14)，上述第一氮化物半導體層 (12)、上述氮化物緩衝層 (14)與上述第二氮化物半導體層 (13)形成氮化物半導體基板 (1)。
  4. 如請求項3所述的氮化物半導體基板的製作方法，還包括：去除上述矽底層 (111)與埋入式二氧化矽層 (112)，上述第一氮化物半導體層 (12)、上述氮化物緩衝層 (14)與上述第二氮化物半導體層 (13)形成自支撐氮化物半導體基板 (1)。
  5. 如請求項2或4所述的氮化物半導體基板的製作方法，其中去除上述矽底層 (111)與埋入式二氧化矽層 (112)是藉由使上述自支撐氮化物半導體基板 (1)分離上述矽底層 (111)與埋入式二氧化矽層 (112)。
  6. 如請求項5所述的氮化物半導體基板的製作方法，其中使用HF(氫氟酸)溶液腐蝕上述埋入式二氧化矽層 (112)，使上述自支撐氮化物半導體基板 (1)分離上述矽底層 (111)。
  7. 如請求項1所述的氮化物半導體基板的製作方法，其中在上述矽頂層 (113)上形成上述第一氮化物半導體層 (12)步驟前，減薄上述矽頂層 (113)至20Å~200Å。
  8. 如請求項1所述的氮化物半導體基板的製作方法，其中上述第一氮化物半導體層 (12)的材質包括AlN。
  9. 如請求項1或8所述的氮化物半導體基板的製作方法，其中上述第一氮化物半導體層 (12)的厚度範圍為：20Å~5000Å。
  10. 如請求項1所述的氮化物半導體基板的製作方法，其中經退火使上述第一氮化物半導體層 (12)內形成一或複數個開口 (12a)。
  11. 如請求項10所述的氮化物半導體基板的製作方法，其中上述退火的製程條件包括：環境氣氛為氫氣與氨氣。
  12. 如請求項1或10所述的氮化物半導體基板的製作方法，其中上述第一氮化物半導體層 (12)內的開口 (12a)的開孔率為0.1%~30%。
  13. 如請求項1所述的氮化物半導體基板的製作方法，其中去除上述矽頂層 (113)並在上述埋入式二氧化矽層 (112)的上表面形成一或複數個凸起部 (112a)與一或複數個凹陷部 (112b)包括：上述矽頂層 (113)與部分埋入式二氧化矽層 (112)發生化學反應生成氣態一氧化矽，上述一氧化矽由氣體形式釋放。
  14. 如請求項13所述的氮化物半導體基板的製作方法，其中上述矽頂層 (113)去除的製程條件包括：環境氣氛包括氫氣。
  15. 如請求項1所述的氮化物半導體基板的製作方法，其中上述第二氮化物半導體層 (13)的材質包括AlN或GaN。
  16. 如請求項3所述的氮化物半導體基板的製作方法，其中上述氮化物緩衝層 (14)的材質包括AlN、GaN、AlGaN、AlInGaN中的至少一種。
  17. 如請求項15或16所述的氮化物半導體基板的製作方法，其中上述氮化物半導體基板 (1)的厚度範圍為：0.1μm~50μm。
TW109126821A 2019-08-13 2020-08-07 氮化物半導體基板的製作方法 TWI808339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/100334 2019-08-13
PCT/CN2019/100334 WO2021026751A1 (zh) 2019-08-13 2019-08-13 氮化物半导体衬底的制作方法

Publications (2)

Publication Number Publication Date
TW202111146A TW202111146A (zh) 2021-03-16
TWI808339B true TWI808339B (zh) 2023-07-11

Family

ID=74569734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126821A TWI808339B (zh) 2019-08-13 2020-08-07 氮化物半導體基板的製作方法

Country Status (4)

Country Link
US (1) US11699586B2 (zh)
CN (1) CN114207847B (zh)
TW (1) TWI808339B (zh)
WO (1) WO2021026751A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607683A (zh) * 2003-10-13 2005-04-20 三星电机株式会社 硅衬底上的氮化物半导体及其制造方法
CN103682016A (zh) * 2012-08-30 2014-03-26 上海华虹宏力半导体制造有限公司 一种GaN外延或衬底的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173289B1 (en) 2005-09-08 2007-02-06 Formosa Epitaxy Incorporation Light emitting diode structure having photonic crystals
CN100435279C (zh) * 2006-12-04 2008-11-19 西安电子科技大学 一种大面积自支撑宽禁带半导体材料的制作方法
KR101281684B1 (ko) * 2008-01-25 2013-07-05 성균관대학교산학협력단 질화물 반도체 기판의 제조방법
CN102263178A (zh) * 2011-06-03 2011-11-30 王楚雯 外延片及其形成方法
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
CN103378239B (zh) * 2012-04-25 2016-06-08 清华大学 外延结构体
CN103033880B (zh) * 2012-12-25 2014-07-23 浙江大学 基于SOI材料制备中长红外undercut型光波导的方法
CN104752312A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种局部绝缘体上硅中埋层槽的制备方法
CN105513945A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
DE102015108402B4 (de) * 2015-05-28 2021-03-18 Infineon Technologies Ag Halbleiterbauelemente, ein Fluidsensor und ein Verfahren zum Bilden eines Halbleiterbauelements
CN105895575B (zh) * 2016-05-09 2018-09-25 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
US9935175B1 (en) * 2017-04-17 2018-04-03 International Business Machines Corporation Sidewall spacer for integration of group III nitride with patterned silicon substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607683A (zh) * 2003-10-13 2005-04-20 三星电机株式会社 硅衬底上的氮化物半导体及其制造方法
CN103682016A (zh) * 2012-08-30 2014-03-26 上海华虹宏力半导体制造有限公司 一种GaN外延或衬底的制作方法

Also Published As

Publication number Publication date
CN114207847B (zh) 2022-09-02
CN114207847A (zh) 2022-03-18
WO2021026751A1 (zh) 2021-02-18
TW202111146A (zh) 2021-03-16
US20220344154A1 (en) 2022-10-27
US11699586B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7691651B2 (en) Method for manufacturing nitride-based semiconductor device
JP5571503B2 (ja) 基板構造体及びその製造方法
TW464953B (en) Method of manufacturing III nitride base compound semiconductor substrate
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US20020031851A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
WO2010085042A2 (en) Semiconductor device, light emitting device and method for manufacturing the same
US11450737B2 (en) Nanorod production method and nanorod produced thereby
JP6986645B1 (ja) 半導体基板、半導体デバイス、電子機器
US8906487B2 (en) Base material with single-crystal silicon carbide film, method of producing single-crystal silicon carbide film, and method of producing base material with single-crystal silicon carbide film
CN101436531A (zh) 用于制备化合物半导体衬底的方法
JP2005183997A (ja) 発光素子用窒化物半導体テンプレートおよびその製造方法
TWI808339B (zh) 氮化物半導體基板的製作方法
JP2012054427A (ja) 化合物半導体の製造方法
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
JP2012204602A (ja) 立方晶炭化珪素膜の製造方法
JP2001288000A (ja) 半導体薄膜結晶の製造方法
KR100771227B1 (ko) 유전체 ｄｂｒ을 구비한 질화물계 발광소자 및 이의제조방법
CN110838539B (zh) 一种硅基氮化镓外延结构及其制作方法
TWI728713B (zh) 發光裝置表面粗化的方法與發光裝置
KR102126186B1 (ko) 질화 갈륨 기판의 제조 방법
CN111052306B (zh) 衬底及其制备方法
KR101919353B1 (ko) 질화물 반도체 나노 막대 장치 및 그 제조 방법