CN103378239B - 外延结构体 - Google Patents

外延结构体 Download PDF

Info

Publication number
CN103378239B
CN103378239B CN201210122545.0A CN201210122545A CN103378239B CN 103378239 B CN103378239 B CN 103378239B CN 201210122545 A CN201210122545 A CN 201210122545A CN 103378239 B CN103378239 B CN 103378239B
Authority
CN
China
Prior art keywords
epitaxial
epitaxial film
film
graphene layer
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210122545.0A
Other languages
English (en)
Other versions
CN103378239A (zh
Inventor
魏洋
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201210122545.0A priority Critical patent/CN103378239B/zh
Priority to TW101115891A priority patent/TWI560901B/zh
Priority to US13/713,567 priority patent/US9231060B2/en
Publication of CN103378239A publication Critical patent/CN103378239A/zh
Application granted granted Critical
Publication of CN103378239B publication Critical patent/CN103378239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种外延结构体，其包括：一基底，该基底具有一外延生长面；一第一外延层，所述第一外延层形成于所述基底的外延生长面；一第二外延层，所述第二外延层设置于所述第一外延层远离基底的表面；其中，进一步包括一石墨烯层设置于所述第一外延层与第二外延层之间。

Description

外延结构体
技术领域
本发明涉及一种外延结构体及其制备方法。
背景技术
外延结构体为制作半导体器件的主要材料之一，例如近年来，制备发光二极管（LED）的氮化镓外延片成为研究的热点。
所述氮化镓外延片是指在一定条件下，将氮化镓材料分子，有规则排列，定向生长在蓝宝石基底上。然而，高质量氮化镓外延片的制备一直是研究的难点。由于氮化镓和蓝宝石基底的晶格常数以及热膨胀系数的不同，从而导致氮化镓外延层存在较多位错缺陷。而且，氮化镓外延层和蓝宝石基底之间存在较大应力，应力越大会导致氮化镓外延层破裂。这种外延结构体普遍存在晶格失配现象，且易形成位错等缺陷。
现有技术提供一种改善上述不足的方法，其采用非平整的蓝宝石基底外延生长氮化镓。然而，现有技术通常采用光刻等微电子工艺在蓝宝石基底表面形成沟槽从而构成非平整外延生长面。该方法不但工艺复杂，成本较高，而且会对蓝宝石基底外延生长面造成污染，从而影响外延结构体的质量。
发明内容
综上所述，确有必要提供一种具有较高质量的的外延结构体。
一种外延结构体，其包括：一基底，该基底具有一外延生长面；一第一外延层，所述第一外延层形成于所述基底的外延生长面；一第二外延层，所述第二外延层设置于所述第一外延层远离基底的表面；其中，进一步包括一石墨烯层设置于所述第一外延层与第二外延层之间。
一种外延结构体，其包括：一基底，该基底具有一外延生长面，以及一第一外延层、一第二外延层依次层叠设置于所述基底的外延生长面，其中，进一步包括一图案化的单层石墨烯薄膜设置于所述第一外延层与第二外延层之间，所述图案化的单层石墨烯薄膜具有多个空隙，所述第二外延层渗透石墨烯层的多个空隙与所述第一外延层的表面接触。
与现有技术相比，通过在所述第一外延层的表面设置一石墨烯层而获得图形化的掩模制备的外延结构体，所述制备方法工艺简单、成本低廉，大大降低了外延结构体的制备成本，同时避免了对外延结构体造成污染，提高了所述外延结构体的质量。
附图说明
图1为本发明第一实施例提供的外延结构体的制备方法的工艺流程图。
图2为本发明采用的包括多个微孔的石墨烯层的结构示意图。
图3为本发明采用的包括多个条形间隙的石墨烯层的结构示意图。
图4为本发明采用的包括多个不同形状开口的石墨烯层的结构示意图。
图5为本发明采用的包括多个间隔设置的石墨烯条带的石墨烯层的结构示意图。
图6为本发明采用的碳纳米管膜的扫描电镜照片。
图7为图6中的碳纳米管膜中的碳纳米管片段的结构示意图。
图8为本发明采用的多层交叉设置的碳纳米管膜的扫描电镜照片。
图9为本发明第一实施例中第二外延层生长过程示意图。
图10为本发明第一实施例制备的外延结构体的立体结构示意图。
图11为图10所示的外延结构体沿线XI-XI的剖面示意图。
图12为本发明第二实施例提供的外延结构体的立体结构示意图。
图13为图12提供的外延结构体的立体分解图。
图14为本发明第三实施例提供的外延结构体的立体结构示意图。
主要元件符号说明
外延结构体 10, 20, 30
基底 100
外延生长面 101
第一外延层 110
石墨烯层 120
第二外延层 130
空隙 122
外延晶粒 1302
外延薄膜 1304
碳纳米管片段 143
碳纳米管 145
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图详细说明本发明实施例提供的外延结构体及其制备方法。为了便于理解本发明的技术方案，本发明首先介绍一种外延结构体的制备方法。
请参阅图1，本发明第一实施例提供一种外延结构体10的制备方法，其具体包括以下步骤：
步骤S11，提供一基底100，且该基底100具有一支持外延生长的外延生长面101；
步骤S12，在所述外延生长面101生长一第一外延层110；
步骤S13，在所述第一外延层110远离基底100的表面设置一石墨烯层120；以及，
步骤S14，在所述设置有石墨烯层120的第一外延层110表面生长一第二外延层130，形成所述外延结构体10。
在步骤S11中，所述基底100提供了第一外延层110的外延生长面101。所述基底100的外延生长面101是分子平滑的表面，且去除了氧或碳等杂质。所述基底100可以为单层或多层结构。当所述基底100为单层结构时，该基底100可以为一单晶结构体，且具有一晶面作为第一外延层110的外延生长面101。所述单层结构的基底100的材料可以为GaAs、GaN、Si、SOI、AlN、SiC、MgO、ZnO、LiGaO2、LiAlO2或Al2O3等。当所述基底100为多层结构时，其需要包括至少一层上述单晶结构体，且该单晶结构体具有一晶面作为第一外延层110的外延生长面101。所述基底100的材料可以根据所要生长的第一外延层110来选择，优选地，使所述基底100与第一外延层110具有相近的晶格常数以及热膨胀系数。所述基底100的厚度、大小和形状不限，可以根据实际需要选择。所述基底100不限于上述列举的材料，只要具有支持第一外延层110生长的外延生长面101的基底100均属于本发明的保护范围。
在步骤S12中，所述第一外延层110的生长方法可以通过分子束外延法（MBE）、化学束外延法（CBE）、减压外延法、低温外延法、选择外延法、液相沉积外延法（LPE）、金属有机气相外延法（MOVPE）、超真空化学气相沉积法（UHVCVD）、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法（MOCVD）等中的一种或多种实现。所述第一外延层110的材料可以为半导体层，如N型半导体层，P型半导体层，也可以为其他材料如Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn或GaP:N。
本实施例中，所述第一外延层110为Si掺杂的N型氮化镓。本实施例采用MOCVD工艺制备所述第一外延层110，所述第一外延层110的生长为异质外延生长。其中，采用高纯氨气(NH3)作为氮的源气，采用氢气(H2)作载气，采用三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源，采用硅烷(SiH4)作为Si源。所述第一外延层110的生长具体包括以下步骤：
步骤S121，将蓝宝石基底100置入反应室，加热到1100oC~1200oC，并通入H2、N2或其混合气体作为载气，高温烘烤200秒~1000秒。
步骤S122，继续同入载气，并降温到500oC~650oC，通入三甲基镓或三乙基镓，并同时通入氨气，低温生长GaN层，所述低温GaN层作为继续生长第一外延层110的缓冲层。由于第一外延层110与蓝宝石基底100之间具有不同的晶格常数，因此所述缓冲层用于减少第一外延层110生长过程中的晶格失配，降低生长的第一外延层110的位错密度。
步骤S123，停止通入三甲基镓或三乙基镓，继续通入氨气和载气，同时将温度升高到1100oC~1200oC，并恒温保持30秒~300秒。
步骤S124，将基底100的温度保持在1000oC~1100oC，同时重新通入三甲基镓及硅烷，或三乙基镓及硅烷，在高温下生长出高质量的第一外延层110。
进一步的，在步骤S123之后，可将基底100的温度保持在1000oC~1100oC，重新通入三甲基镓或三乙基镓一定时间，生长一未掺杂的半导体层，然后再通入硅烷，继续生长第一外延层110。该未掺杂的半导体层可进一步减小生长所述第一外延层110的晶格缺陷。
在步骤S13中，所述石墨烯层120可以由石墨烯粉末或石墨烯薄膜构成。所述石墨烯粉末为分散的石墨烯颗粒，所述石墨烯薄膜为一连续的单层碳原子层，即单层石墨烯。当所述石墨烯层120包括石墨烯粉末时，所述石墨烯粉末需要经过溶液分散、涂覆以及刻蚀等图案化工艺形成图案化的整体结构。当所述石墨烯层120包括多个石墨烯薄膜时，该多个石墨烯薄膜可以层叠设置或共面设置。所述石墨烯薄膜可以经过切割或刻蚀等工艺处理形成图案化结构。
所述单层石墨烯有着非常独特的性能。首先，单层石墨烯几乎完全透明，大约只吸收2.3%的可见光，并可透过大部分红外线；其次，单层石墨烯厚度仅约为0.34nm，比表面积的理论值为2630m2·g-1，而实测石墨烯的抗拉强度为125GPa，杨氏模量达到了1.0TPa；再次，石墨烯薄膜的热导率实测值为5300W·m-1·K-1，其载流子迁移率的理论值为2×105cm2·V-1·s-1，而其电阻率只有1×10-6Ω·cm，约为铜的2/3；最后，在室温下即能观测到石墨烯薄膜具有量子霍尔效应和无散射传输现象。
本实施例中，所述石墨烯层120为一纯石墨烯结构，即仅包括石墨烯材料。所述石墨烯层120的厚度为1纳米~100微米，比如1纳米、10纳米、200纳米，1微米或10微米。可以理解，当所述石墨烯层120为单层石墨烯时，所述石墨烯层120为一个碳原子厚度。
优选地，所述石墨烯层120为一图案化结构。当所述石墨烯层120设置在所述第一外延层110表面时，使所述第一外延层110的表面通过所述石墨烯层120部分暴露出来，以便于在该第一外延层110暴露出来的表面上生长第二外延层130，即所述石墨烯层120起掩模作用。
如图2-图4所示，所述“图案化结构”指所述石墨烯层120为一具有多个空隙122的连续整体结构。当所述石墨烯层120设置在所述第一外延层110表面时，使所述第一外延层110对应空隙122的部分暴露出来。所述多个空隙122的形状不限，可以为圆形、方形、三角形、菱形或矩形等。同一个石墨烯层120的多个空隙122的形状可以相同或不同。所述多个空隙122从所述石墨烯层120的厚度方向贯穿所述石墨烯层120。所述空隙122可以为如图2所示的微孔或者如图3所示的条形的间隙。所述空隙122为微孔时其孔径（平均孔径）范围为10纳米~500微米，所述空隙122为间隙时其宽度（平均宽度）范围为10纳米~500微米。以下称为“所述空隙122的尺寸”是指孔径或间隙宽度的尺寸范围。所述石墨烯层120中的微孔和间隙可以同时存在并且两者尺寸可以在上述尺寸范围内不同。所述空隙122的尺寸可以为10纳米~300微米，比如10纳米、1微米、10微米、80微米或120微米等。所述空隙122的尺寸越小，有利于在生长外延层的过程中减少位错等缺陷的产生，以获得高质量的第二外延层130。优选地，所述空隙122的尺寸为10纳米~10微米。进一步地，所述石墨烯层120的占空比为1:100~100:1，如1:10、1:2、1:4、4:1、2:1或10:1。优选地，所述占空比为1:4~4:1。所谓“占空比”指该石墨烯层120设置于基底100的外延生长面101后，该外延生长面101被石墨烯层120占据的部分与通过空隙122暴露的部分的面积比。本实施例中，所述空隙122在所述石墨烯层120中均匀分布。
所述“图案化结构”也可以为设置于第一外延层110表面的多个间隔设置的图形，且相邻两个图形之间形成多个空隙122。当所述石墨烯层120设置在所述第一外延层110表面，使所述第一外延层110对应空隙122的部分暴露出来。如图5所示，所述石墨烯层120为多个平行且间隔设置的石墨烯条带，相邻的石墨烯条带之间为所述空隙122。
所述石墨烯层120可以直接生长在所述第一外延层110表面或先制备石墨烯后再转移至所述第一外延层110表面。所述石墨烯粉末可以通过液相剥离法、插层剥离法、剖开碳纳米管法、溶剂热法、有机合成法等方法中的一种或多种制备。所述石墨烯薄膜可以通过化学气相沉积（CVD）法、机械剥离法、静电沉积法、碳化硅(SiC)热解法、外延生长法等方法中的一种或多种制备。
本实施例中，所述石墨烯层120为多个间隔设置的条形石墨烯薄膜，且每个条形石墨烯薄膜为多个石墨烯粉末组成的整体结构，其制备方法具体包括以下步骤。
首先，制备一石墨烯粉末溶液。
所述石墨烯粉末可以通过液相剥离法、插层剥离法、剖开碳纳米管法、溶剂热法、有机合成法等方法制备。所述石墨烯粉末溶液的溶剂可以为水、乙醇、N-甲基吡咯烷酮、四氢呋喃以及2-氮甲基乙酰胺中的一种或多种。所述石墨烯粉末溶液的浓度为1毫克/毫升~3毫克/毫升。
其次，在第一外延层110表面形成连续的石墨烯涂层。
本实施例，将石墨烯粉末溶液滴到第一外延层110表面，并进行甩膜旋涂处理，从而得到连续的石墨烯涂层。所述甩膜旋涂的转速为3000转/分钟~5000转/分钟，所述甩膜旋涂的时间为1分钟~2分钟。
最后，将该连续的石墨烯涂层图案化。
所述将该连续的石墨烯涂层图案化方法包括光催化二氧化钛切割法、离子束刻蚀法、原子力显微镜刻蚀法、以及等离子体刻蚀法中的一种或多种。
本实施例中，通过光催化二氧化钛切割连续的石墨烯涂层，具体包括以下步骤：(a)制备一图案化的金属钛层；(b)将该图案化的金属钛层加热氧化得到一图案化的二氧化钛层；(c)将该图案化的二氧化钛层与连续的石墨烯涂层接触，并采用紫外光照射该图案化的二氧化钛层；以及(d)去除图案化的二氧化钛层。可以理解，该方法中，得到的石墨烯层120的图案与所述二氧化钛层的图案相互啮合，即所述连续的石墨烯涂层与二氧化钛层对应的地方被去除。
所述步骤(a)中，所述图案化的金属钛层可以通过掩模蒸镀法或光刻曝光法制备形成在一石英基底表面。所述石英基底的厚度为300微米~1000微米，所述金属钛层的厚度为3纳米~10纳米。本实施例中，所述石英基底的厚度为500微米，所述金属钛层的厚度为4纳米。所述图案化的金属钛层为一具有多个间隔设置的条形开口的连续金属钛层。所述步骤(b)中，将图案化的金属钛层在500℃~600℃条件下加热1小时~2小时。所述步骤(c)中，所述紫外光的波长为200纳米~500纳米，所述紫外光照射的气氛为空气或氧气，所述紫外光照射的环境湿度为40%~75%，所述紫外光照射的时间为30分钟~90分钟。由于二氧化钛为光催化半导体材料，在紫外光照射下会产生电子与空穴的分离。该电子与空穴分别被二氧化钛表面的Ti(IV)和晶格氧所捕获，从而具有很强的氧化还原能力。被捕获的电子与空穴很容易氧化还原空气中的氧气和水而形成O2和H2O2等活性物质，该活性物质可以将石墨烯分解。所述步骤(d)中，通过将石英基底移开去除图案化的二氧化钛层。
可以理解，所述步骤(a)中，还可以通过将金属钛直接沉积在一图案化的碳纳米管结构表面。该碳纳米管结构可以为碳纳米管膜，碳纳米管线或其组合。当该碳纳米管结构为多个碳纳米管线时，该多个碳纳米管线可以平行间隔或交叉设置，由于碳纳米管线之间具有微孔或间隙，所以该多个碳纳米管线形成一图案化结构。当该碳纳米管结构为碳纳米管膜时，由于碳纳米管膜中的碳纳米管之间具有微孔或间隙，所以该碳纳米管膜形成一图案化结构。由于金属钛层直接沉积在碳纳米管膜中的碳纳米管表面，所以也形成一图案化结构。所述步骤(b)中，还可以通过给碳纳米管通入电流的方式加热氧化碳纳米管表面的金属钛。所述步骤(c)中，与碳纳米管对应位置的石墨烯被分解去除形成空隙122。即，得到的石墨烯层120的图案与所述碳纳米管结构的图案相互啮合。由于碳纳米管的直径仅为0.5纳米~50纳米，所以可以制备出几十纳米尺寸的空隙122。通过选择碳纳米管的直径可以控制石墨烯层120的空隙122的尺寸。该碳纳米管结构为一自支撑结构。所谓“自支撑”指该碳纳米管结构不需要大面积的载体支撑，而只要相对两边提供支撑力即能整体上悬空而保持自身状态，即将该碳纳米管结构置于（或固定于）间隔特定距离设置的两个支撑体上时，位于两个支撑体之间的碳纳米管结构能够悬空保持自身状态。所述步骤(d)中，由于该碳纳米管结构为一自支撑结构，所以通过将碳纳米管结构移开，可以方便的去除图案化的二氧化钛层。例如，首先，将多个平行间隔设置的碳纳米管线表面沉积金属钛；然后，通过加热将金属钛氧化形成二氧化钛；其次，将该多个平行间隔设置的碳纳米管线设置于连续的石墨烯涂层表面，并采用紫外光照射该多个平行间隔设置的碳纳米管线；最后，将多个平行间隔设置的碳纳米管线去除得到具有多个条形空隙的石墨烯层120。
所述碳纳米管膜可以为一从碳纳米管阵列中拉取获得自支撑结构。参见图6和图7，具体地，所述碳纳米管膜包括多个连续且定向延伸的碳纳米管片段143。该多个碳纳米管片段143通过范德华力首尾相连。每一碳纳米管片段143包括多个相互平行的碳纳米管145，该多个相互平行的碳纳米管145通过范德华力紧密结合。该碳纳米管片段143具有任意的长度、厚度、均匀性及形状。所述碳纳米管膜可通过从一碳纳米管阵列中选定部分碳纳米管后直接拉取获得。所述碳纳米管膜的厚度为1纳米~100微米，宽度与拉取出该碳纳米管膜的碳纳米管阵列的尺寸有关，长度不限。所述碳纳米管膜中相邻的碳纳米管之间存在微孔或间隙，且该微孔的孔径或间隙的尺寸小于10微米。优选地，所述碳纳米管膜的厚度为100纳米~10微米。该碳纳米管膜中的碳纳米管145沿同一方向择优取向延伸。所述碳纳米管膜及其制备方法具体请参见申请人于2007年2月9日申请的，于2010年5月26日公告的第CN101239712B号中国公开专利“碳纳米管膜结构及其制备方法”。为节省篇幅，仅引用于此，但上述申请所有技术揭露也应视为本发明申请技术揭露的一部分。请参阅图8，当多层碳纳米管膜层叠设置时，相邻两层碳纳米管膜中的碳纳米管的延伸方向形成一交叉角度α，且α大于等于0度小于等于90度(0°≤α≤90°)。
所述石墨烯层120还可以为一包括石墨烯以及添加材料的复合结构。所述添加材料包括碳纳米管、碳化硅、氮化硼、氮化硅、二氧化硅、无定形碳等中的一种或多种。所述添加材料还可以包括金属碳化物、金属氧化物及金属氮化物等中的一种或多种。所述添加材料可以通过化学气相沉积（CVD）、物理气相沉积（PVD）、磁控溅射等方法形成于石墨烯的表面。
可以理解，本实施例中，也可以先对基底100的延生长面101进行表面处理形成石墨烯浸润区域与石墨烯不浸润区域，然后涂敷石墨烯层直接形成图案化的石墨烯层120。所述表面处理的方法为自组装分子法、臭氧处理法、氧等离子处理法、氩等离子处理法、紫外光照法、以及蒸镀法中的一种或多种。
所述石墨烯层120还可以为一包括石墨烯以及添加材料的复合结构。所述添加材料包括碳纳米管、碳化硅、氮化硼、氮化硅、二氧化硅、无定形碳等中的一种或多种。所述添加材料还可以包括金属碳化物、金属氧化物及金属氮化物等中的一种或多种。所述添加材料可以通过化学气相沉积（CVD）、物理气相沉积（PVD）、磁控溅射等方法形成于石墨烯的表面。
以上内容可知，所述石墨烯层120起着生长第二外延层130的掩模作用。所谓“掩模”是指该石墨烯层120用于遮挡所述第一外延层110的部分表面，且暴露部分表面，从而使得第二外延层130仅从所述第一外延层110暴露的部分生长。由于石墨烯层120具有多个空隙122，所以该石墨烯层120形成一图案化的掩模。由于所述石墨烯层120在所述第一外延层110的表面形成多个空隙122，从而使得所述第一外延层110表面上具有一图案化的掩模。可以理解，相对于光刻等微电子工艺，通过设置石墨烯层120作为掩模进行外延生长的方法工艺简单、成本低廉，不易在第一外延层110表面引入污染，而且绿色环保。
可以理解，所述第一外延层110和石墨烯层120共同构成了用于生长第二外延层130的衬底。该衬底可用于生长不同材料的第二外延层130，如半导体外延层、金属外延层或合金外延层。该衬底也可用于生长同质外延层，从而得到一同质外延结构。
步骤S14中，所述第二外延层130的生长方法可与第一外延层110的生长方法相同，即所述第二外延层130的生长方法也可以通过分子束外延法（MBE）、化学束外延法（CBE）、减压外延法、低温外延法、选择外延法、液相沉积外延法（LPE）、金属有机气相外延法（MOVPE）、超真空化学气相沉积法（UHVCVD）、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法（MOCVD）等中的一种或多种实现。
所述第二外延层130的生长的厚度可以根据需要制备。具体地，所述第二外延层130的生长的厚度可以为0.5纳米~1毫米。例如，所述第二外延层130的生长的厚度可以为100纳米~500微米，或200纳米~200微米，或500纳米~100微米。所述第二外延层130可与所述第一外延层110的材料相同，也可以与所述第一外延层110的材料不同。当所述第二外延层130的材料与第一外延层110相同时，所述第二外延层130可与所述第一外延层110形成一体结构。所述第二外延层130可以为一半导体外延层，该半导体外延层的材料可为GaMnAs、GaAlAs、GaInAs、GaAs、SiGe、InP、Si、AlN、GaN、GaInN、AlInN、GaAlN或AlGaInN。所述第二外延层130也可以为掺杂的上述半导体材料，如利用Si，Mg，Ge，In，As，Al或P进行掺杂等等，所掺杂的材料可根据制备不同的产品进行选择，以形成不同材料的第二外延层130。所述第二外延层130可以为一金属外延层，且该金属外延层的材料可为铝、铂、铜或银。所述第二外延层130可以为一合金外延层，该合金外延层的材料可为MnGa、CoMnGa或Co2MnGa。
具体地，如图9所示，所述第二外延层130的生长过程具体包括以下步骤：
S141：沿着基本垂直于所述第一外延层110表面的方向成核并外延生长形成多个外延晶粒1302；
S142：所述多个外延晶粒1302沿着基本平行于所述第一外延层110表面的方向外延生长形成一连续的外延薄膜1304；
S143：所述外延薄膜1304沿着基本垂直于所述第一外延层110表面的方向外延生长形成一第二外延层130。
步骤S141中，所述多个外延晶粒1302在所述第一外延层110的表面通过该石墨烯层120的空隙122暴露的部分开始生长，且其生长方向基本垂直于所述第一外延层110的表面，即该步骤中多个外延晶粒1302进行纵向外延生长。
步骤S142中，通过控制生长条件使所述多个外延晶粒1302沿着基本平行于所述第一外延层110表面的方向同质外延生长并连成一体将所述石墨烯层120覆盖。即，该步骤中所述多个外延晶粒1302进行侧向外延生长直接合拢，并最终形成多个孔洞（图未示）将石墨烯层120包围。所述孔洞的形状与石墨烯层120的图案有关。
步骤S143中，由于所述石墨烯层120的存在，使得外延晶粒1302与基底100之间的晶格位错在形成连续的外延薄膜1304的过程中停止生长。因此，该步骤的第二外延层130相当于在没有缺陷的外延薄膜1304表面进行同质外延生长。所述第二外延层130具有较少的缺陷。同时，由于石墨烯层120的存在，在所述第二外延层130中形成多个量子点结构，进而可形成一量子点垒层。
本发明第一实施例中，所述基底100为一蓝宝石（Al2O3）基片，所述第一外延层110为氮化镓，所述石墨烯层120为一图案化的单层石墨烯薄膜。本实施采用MOCVD工艺进行外延生长。其中，采用高纯氨气(NH3)作为氮的源气，采用氢气(H2)作载气，采用三甲基镓(TMGa)或三乙基镓(TEGa)、三甲基铟(TMIn)、三甲基铝(TMAl)作为Ga源、In源和Al源。具体包括以下步骤。首先，将蓝宝石基底100置入反应室，加热到1200℃~1200℃，并通入H2、N2或其混合气体作为载气，高温烘烤200秒~1000秒。其次，继续同入载气，并降温到500℃~650℃，通入三甲基镓或三乙基镓以及氨气，生长GaN低温缓冲层，其厚度10纳米~50纳米。然后，停止通入三甲基镓或三乙基镓，继续通入氨气和载气，同时将温度升高到1200℃~1200℃，并恒温保持30秒~300秒，进行退火。最后，将基底100的温度保持在1000℃~1200℃，继续通入氨气和载气，同时重新通入三甲基镓或三乙基镓，在高温下完成GaN的侧向外延生长过程，并生长出高质量的GaN外延层。
请一并参阅图10及图11，为本发明第一实施例制备获得的一种外延结构体10，其包括：一基底100，一第一外延层110，一石墨烯层120以及一第二外延层130。所述基底100具有一外延生长面101，所述第一外延层110设置于所述外延生长面101。所述石墨烯层120设置于所述第一外延层110远离基底100的表面，该石墨烯层120具有多个空隙122。所述第二外延层130覆盖所述石墨烯层120，并通过所述石墨烯层120中的多个空隙122与所述第一外延层110相接触。所述石墨烯层120设置于所述第二外延层130与第一外延层110之间。
所述第二外延层130将所述石墨烯层120覆盖，并渗透所述石墨烯层120的多个空隙122与所述第一外延层110相接触，即所述第二外延层130沿所述石墨烯层120的厚度方向贯穿所述石墨烯层120，所述石墨烯层120的多个空隙122中均渗透有所述第二外延层130。所述第二外延层130与第一外延层110接触的表面形成多个孔洞，所述石墨烯层120设置于该孔洞内。所述孔洞形成在第二外延层130与第一外延层110相接触的表面，在所述第二外延层130的厚度方向该孔洞均为盲孔。本实施例中，所述石墨烯层120为多个平行且间隔设置的石墨烯条带，相邻的石墨烯条带之间为所述空隙122。
请一并参阅图12及图13，为本发明第二实施例制备获得的一种外延结构体20，其包括：一基底100，一第一外延层110，一石墨烯层120以及一第二外延层130。本发明第二实施例中的外延结构体20的基底100，第一外延层110以及第二外延层130的材料，以及基底100、第一外延层110，石墨烯层120与第二外延层130的位置关系与第一实施例的外延结构体10基本相同，其区别在于，本发明第二实施例的石墨烯层120为一图案化的单层石墨烯。
本发明第二实施例提供一种外延结构体20的制备方法，所述外延结构体20的制备方法与第一实施例提供的外延结构体10的制备方法基本相同，其不同在于，本发明第二实施例中采用单层石墨烯制备石墨烯层120，其制备方法包括以下步骤。
首先，制备一单层石墨烯。
本实施例中，采用CVD法制备石墨烯薄膜，具体包括以下步骤：(a1)提供一衬底；(b1)在衬底上沉积金属催化剂层；(c1)对金属催化剂层进行退火处理；以及(d1)在碳源气氛中生长石墨烯薄膜。
所述步骤(a1)中，所述衬底为铜箔或Si/SiO2。本实施例中，所述衬底为Si/SiO2。所述Si层的厚度为300微米~1000微米，所述SiO2层的厚度为100纳米~500纳米。优选地，所述Si层的厚度为600微米，所述SiO2层的厚度为300纳米。所述步骤(b1)中，所述金属催化剂层的材料包括镍、铁、金等，所述金属催化剂层的厚度为100纳米~800纳米。所述金属催化剂层可以通过化学气相沉积（CVD）、物理气相沉积（PVD）、磁控溅射或电子束蒸镀等方法制备。本实施例中，采用电子束蒸镀法在SiO2层表面沉积一厚度为500纳米的金属镍。所述步骤(c1)中，所述退火温度为900℃~1000℃；所述退火的气氛为氩气和氢气混合气体，其中氩气的流量为600sccm，氢气的流量为500sccm；所述退火时间为10分钟~20分钟。所述步骤(d1)中，所述生长温度为900℃~1000℃；所述碳源气为甲烷；所述生长时间为5分钟~10分钟。
其次，将该单层石墨烯转移至第一外延层110表面。
本实施例中，具体包括以下步骤：(a2)在石墨烯薄膜表面涂覆有机胶体或聚合物作为支撑体；(b2)对涂覆有机胶体或聚合物的石墨烯薄膜烘烤坚膜；(c2)将坚膜后的石墨烯薄膜以及Si/SiO2衬底一起浸泡在去离子水中使金属催化剂层和SiO2层分离；(d2)将分离后的支撑体/石墨烯薄膜/金属催化剂层复合结构去除金属催化剂层；(e2)将支撑体/石墨烯薄膜复合结构设置在第一外延层110表面，并加热使石墨烯薄膜与第一外延层110牢固结合；以及(f2)去除支撑体。
所述步骤(a2)中，所述支撑体的材料为聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷、光刻正胶9912、光刻胶AZ5206中的一种或多种。所述步骤(b2)中，所述烘烤的温度为100℃~185℃。所述步骤(c2)中，浸泡在去离子水中之后，对所述金属催化剂层和SiO2层进行超声处理。所述步骤(d2)中，通过化学液腐蚀去除金属催化剂层，该化学液可以为硝酸、盐酸、氯化铁(FeCl3)、硝酸铁(Fe(NO3)3)等。所述步骤(f2)中，去除支撑体的方法为先用丙酮和乙醇浸泡，然后在保护气体中加热到约400℃。
最后，将该单层石墨烯图案化。
所述将该单层石墨烯图案化方法包括光催化二氧化钛切割法、离子束刻蚀法、原子力显微镜刻蚀法、以及等离子体刻蚀法中的一种或多种。本实施例中，先将一阳极氧化铝模板(AnodicAluminumOxideTemplate)设置于该单层石墨烯表面，然后通过等离子体刻蚀法将该单层石墨烯图案化。其中，所述阳极氧化铝模板具有多个成阵列排布的微孔，与阳极氧化铝模板微孔对应处的石墨烯薄膜被等离子体刻蚀去除，从而得到的石墨烯层120为一具有多个微孔的连续石墨烯薄膜。
请参阅图14，为本发明第三实施例制备获得的一种外延结构体30，其包括：一基底100，一第一外延层110，一石墨烯层120以及一第二外延层130。本发明第三实施例中的外延结构体30的基底100，第一外延层110以及第二外延层130的材料，以及基底100、第一外延层110，石墨烯层120与第二外延层130的位置关系与第一实施例的外延结构体10基本相同，其区别在于，本发明第三实施例的石墨烯层120为分散的石墨烯粉末。
本发明第三实施例提供一种外延结构体30的制备方法，所述制备方法与第一实施例中所述外延结构体10的制备方法基本相同，其不同在于，所述石墨烯层120通过直接将石墨烯粉末分散在所述第一外延层110的表面形成。
进一步的，在生长第一外延层110之前，可在所述基底100的外延生长面101设置一石墨烯层（图未示），然后再生长第一外延层110，使所述石墨烯层夹持于基底100与第一外延层110之间，从而可提高所述第一外延层110的质量，从而提高整个外延结构体的质量。
本发明采用一石墨烯层作为掩模设置于所述第一外延层110的表面生长第二外延层具有以下有以效果：
第一，所述石墨烯层可直接铺设或转移在第一外延层表面，相对于现有技术通过沉积后再光刻等工艺形成掩模，本发明工艺简单，成本低廉，有利于量产。
第二，所述石墨烯层为图形化结构，其厚度、空隙尺寸均可达到纳米级，生长第二外延层时形成的外延晶粒具有更小的尺寸，有利于减少位错缺陷的产生，以获得高质量的外延层。
第三，所述石墨烯层的空隙尺寸为纳米级，所述外延层从与纳米级空隙对应的暴露的外延生长面生长，使得生长的第二外延层与第一外延层之间的接触面积减小，减小了生长过程中第一外延层与第二外延层之间的应力，从而可以生长厚度较大的外延层，可进一步提高异质外延层的质量。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。

Claims (16)

1.一种外延结构体，其包括：
一基底，该基底具有一外延生长面；
一第一外延层，所述第一外延层设置于所述基底的外延生长面；
一第二外延层，所述第二外延层设置于所述第一外延层远离基底的表面；
其特征在于，进一步包括一石墨烯层设置于所述第一外延层与第二外延层之间，所述石墨烯层具有多个空隙，所述空隙的尺寸为10纳米～120微米，所述石墨烯层的占空比为1:4至4:1，所述占空比是指所述外延生长面被石墨烯层占据的部分与通过多个空隙暴露的部分的面积比。
2.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层仅包括石墨烯材料。
3.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层为一单层石墨烯或多个石墨烯组成的连续的整体结构。
4.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层的厚度为1纳米～100微米。
5.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层为一个碳原子厚度。
6.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层为分散的石墨烯粉末。
7.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层为由石墨烯粉末组成的整体结构。
8.如权利要求1所述的外延结构体，其特征在于，所述第二外延层覆盖所述石墨烯层设置，并渗透石墨烯层的空隙与所述第一外延层的表面接触。
9.如权利要求1所述的外延结构体，其特征在于，所述石墨烯层为一具有多个空隙的连续整体结构。
10.如权利要求9所述的外延结构体，其特征在于，所述多个空隙的形状为圆形、方形、三角形、菱形或矩形。
11.如权利要求10所述的外延结构体，其特征在于，所述石墨烯层为多个间隔设置的条形石墨烯，且相邻两个条形石墨烯之间形成空隙。
12.如权利要求1所述的外延结构体，其特征在于，所述第二外延层在与所述第一外延层接触的表面形成多个孔洞，所述石墨烯层设置于该孔洞内。
13.如权利要求1所述的外延结构体，其特征在于，所述第二外延层为一半导体外延层、金属外延层或合金外延层。
14.如权利要求10所述的外延结构体，其特征在于，所述第二外延层的材料为GaMnAs、GaAlAs、GaInAs、GaAs、SiGe、InP、Si、AlN、GaN、GaInN、AlInN、GaAlN或AlGaInN。
15.如权利要求1所述的外延结构体，其特征在于，进一步包括一石墨烯层夹持于基底与第一外延层之间。
16.一种外延结构体，其包括：一基底，该基底具有一外延生长面，以及一第一外延层、一第二外延层依次层叠设置于所述基底的外延生长面，其特征在于，进一步包括一图案化的单层石墨烯薄膜设置于所述第一外延层与第二外延层之间，所述图案化的单层石墨烯薄膜具有多个空隙，所述第二外延层渗透石墨烯层的多个空隙与所述第一外延层的表面接触，所述石墨烯层具有多个空隙，所述空隙的尺寸为10纳米至120微米，所述石墨烯层的占空比为1:4～4:1，所述占空比是指所述外延生长面被石墨烯层占据的部分与通过多个空隙暴露的部分的面积比。
CN201210122545.0A 2012-04-25 2012-04-25 外延结构体 Active CN103378239B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210122545.0A CN103378239B (zh) 2012-04-25 2012-04-25 外延结构体
TW101115891A TWI560901B (en) 2012-04-25 2012-05-04 Epitaxial structure
US13/713,567 US9231060B2 (en) 2012-04-25 2012-12-13 Eptaxial structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210122545.0A CN103378239B (zh) 2012-04-25 2012-04-25 外延结构体

Publications (2)

Publication Number Publication Date
CN103378239A CN103378239A (zh) 2013-10-30
CN103378239B true CN103378239B (zh) 2016-06-08

Family

ID=49463077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210122545.0A Active CN103378239B (zh) 2012-04-25 2012-04-25 外延结构体

Country Status (3)

Country Link
US (1) US9231060B2 (zh)
CN (1) CN103378239B (zh)
TW (1) TWI560901B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
EP4105966A3 (en) 2015-09-08 2023-06-21 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer
CN110050335A (zh) * 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
CN112531463B (zh) 2017-01-16 2024-03-26 苹果公司 在同一基板上组合不同散度的发光元件
US11381060B2 (en) 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
CN107083540B (zh) * 2017-04-18 2019-04-16 大连理工大学 一种柔性聚酰亚胺衬底上的氮化镓基薄膜及其制备方法
WO2019099461A1 (en) * 2017-11-14 2019-05-23 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
EP3496131B1 (en) * 2017-12-05 2023-06-21 IMEC vzw Method for forming a semiconductor structure and a semiconductor structure manufactured thereof
US11322910B2 (en) 2019-02-21 2022-05-03 Apple Inc. Indium-phosphide VCSEL with dielectric DBR
WO2020205166A1 (en) 2019-04-01 2020-10-08 Apple Inc. Vcsel array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module
WO2021026751A1 (zh) * 2019-08-13 2021-02-18 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法
CN111613697B (zh) * 2020-05-22 2020-11-27 山西穿越光电科技有限责任公司 一种含有石墨烯插层的GaN/AlGaN超晶格薄膜及其制备方法
DE102020128628A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterbauelement mit zweidimensionalen materialien

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
CN102097461A (zh) * 2009-11-10 2011-06-15 宋健民 实质上具有晶格匹配的半导体材料及其制造方法
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led
CN102257600A (zh) * 2008-12-16 2011-11-23 惠普开发有限公司 在导热和导电掩模上具有elog的半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
US8404588B2 (en) * 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
KR101180176B1 (ko) * 2010-10-26 2012-09-05 주식회사 엘지실트론 화합물 반도체 장치 및 그 제조 방법
CN102683209B (zh) * 2011-03-18 2015-01-21 中国科学院微电子研究所 一种半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102257600A (zh) * 2008-12-16 2011-11-23 惠普开发有限公司 在导热和导电掩模上具有elog的半导体结构
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
CN102097461A (zh) * 2009-11-10 2011-06-15 宋健民 实质上具有晶格匹配的半导体材料及其制造方法
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led

Also Published As

Publication number Publication date
US20130285115A1 (en) 2013-10-31
TWI560901B (en) 2016-12-01
CN103378239A (zh) 2013-10-30
TW201344946A (zh) 2013-11-01
US9231060B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
CN103378239B (zh) 外延结构体
CN103378223B (zh) 外延结构体的制备方法
CN103378224B (zh) 外延结构的制备方法
US10861696B2 (en) Compositions comprising epitaxial nanowires on graphene substrates and methods of making thereof
CN103374751B (zh) 具有微构造的外延结构体的制备方法
CN103378237B (zh) 外延结构
CN103378238B (zh) 发光二极管
CN103378234B (zh) 发光二极管
CN108156828A (zh) 用于在石墨基板上生长纳米线或纳米角锥体的方法
CN103378236B (zh) 具有微构造的外延结构体
Sladek et al. MOVPE of n-doped GaAs and modulation doped GaAs/AlGaAs nanowires
KR20060133973A (ko) 나노미터 스케일 필라멘트 구조 합성 방법 및 그러한구조를 포함하는 전자 부품
CN103377876B (zh) 外延结构体的制备方法
CN103378235B (zh) 发光二极管
CN103378247B (zh) 外延结构体
CN104952989A (zh) 外延结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant