CN102257600A - 在导热和导电掩模上具有elog的半导体结构 - Google Patents

在导热和导电掩模上具有elog的半导体结构 Download PDF

Info

Publication number
CN102257600A
CN102257600A CN2008801323760A CN200880132376A CN102257600A CN 102257600 A CN102257600 A CN 102257600A CN 2008801323760 A CN2008801323760 A CN 2008801323760A CN 200880132376 A CN200880132376 A CN 200880132376A CN 102257600 A CN102257600 A CN 102257600A
Authority
CN
China
Prior art keywords
heat conduction
elog
conductive mask
mask
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801323760A
Other languages
English (en)
Inventor
S-Y.王
L.H.蒂伦
S.V.马泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102257600A publication Critical patent/CN102257600A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electron Beam Exposure (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体结构包括衬底、处于衬底上的导热和导电掩模、以及处于导热和导电掩模上的外延横向过生长（ELOG）材料。

Description

在导热和导电掩模上具有ELOG的半导体结构
背景技术
异质外延通常被用于在未被晶格匹配的衬底上生成不同种类的材料的分层结构，并且另外将不会在衬底上形成高质量外延层。例如，因为在GaN和蓝宝石或者蓝宝石上硅之间的相对高程度的晶格失配，所以氮化镓（GaN）并不在由蓝宝石（Al2O3）或者蓝宝石上硅（SOS）构成的衬底上形成阱。晶格失配通常导致在GaN中的缺陷和位错。为了克服这些问题，典型地，外延横向过生长（epitaxial lateral overgrowth (ELOG)）被用于通过在晶体衬底上的电介质材料中的沟或者孔，在另一材料上形成GaN材料，或者其他材料。
通过诸如，GaN、磷化铟（InP）、砷化镓（GaAs）等的外延横向过生长（ELOG）材料110和衬底120的异质外延而形成的传统的结构100的示例被显示在图1中。如在此所示地，结构100的横截面视图示出的是：使用电介质材料在衬底120上生成掩模130。在没有杂乱标记的情况下显示ELOG材料110，以更加清楚地示出其相对于掩模130的位置。
结构100还被描绘为包括在电介质掩模130中的沟132，其典型地为几个微米宽。ELOG材料110从籽晶材料层120生长出沟132之外。更加具体地，ELOG材料110从沟132生长，并且扩展出沟132之外，并且跨越电介质掩模130的部分，如图1中所示。使用电介质材料来形成掩模130，因为其能够耐受生长ELOG材料110所要求的相对高的温度，并且还使得ELOG材料110在其上横向生长的合适的表面变得可能。作为比较，典型地，传统的金属不能被用作掩模130，因为在ELOG材料适当地生长所需的温度下，金属倾向于熔化或者与ELOG材料形成合金。
关于ELOG材料110形成的一个问题在于，随着ELOG材料110生长出沟132之外，在从竖直延伸到横向过生长的转变中通常会产生缺陷112。然而，随着层扩展到电介质掩模130上方，材料品质倾向于增加。为了避免缺陷112，典型地将器件140构建在ELOG材料110的翼部（wing portion）114上，或者翼部114形成器件140的部分，其通常与缺陷112横向隔开。该构造导致在结构100中的某些不期望的特征。
例如，因为如箭头142所指示的那样，电流必须沿着ELOG材料110的翼114流动，并且然后通过沟132中包含的材料110，所以电介质掩模130的绝缘特性使得电流聚集和热量聚集。此外，在器件140中产生的热也必须流过该路径，以通过衬底120来变得消散。这对于电流或者热流动而言不是理想的路径，因为其限制了热和电流的流动，并且通常导致过热，这会损害器件140的功能。此外，电流聚集导致非均匀的电流，并且器件140的性能因此受到影响。电流和热量聚集最终限制了可以使用电介质掩模来加以构建的器件的适用性，并且通常需要额外的散热解决方案，其增加了与实现结构100相关的成本，以及结构100的尺寸。
附图说明
通过示例来示出实施例，并且实施例不限于以下（一幅或多幅）附图，在附图中，相同的标号指示相同的元件，其中：
图1示出了传统的半导体结构的一部分的横截面侧视图；
图2示出了根据本发明实施例的半导体结构的一部分的横截面侧视图；
图3A和图3B分别示出了根据本发明实施例的半导体结构的部分的横截面侧视图；
图4描绘了根据本发明实施例的半导体结构的一部分的横截面侧视图；以及。
具体实施方式
出于简单和示例的目的，实施例的原理通过主要参考其示例来加以描述。在以下的描述中，对许多特定的细节进行描述，以便提供对实施例的彻底的理解。然而，对于本领域技术人员而言将显而易见的是，实施例可以在不局限于这些特定细节的情况下加以实施。在其他的示例中，公知的方法和结构将不会被详细描述，以免不必要地使实施例的描述模糊。
本文公开的是如下的半导体结构，其包括形成在导热和导电掩模上的ELOG材料。导热和导电掩模可以由碳纳米结构或者石墨烯（graphene）来形成。与采用电介质掩模的传统ELOG结构相比较，在其上形成ELOG材料的掩模的导热和导电特性通常使得热和电流能够更容易地在位于ELOG材料上的器件与上面放置有导热和导电掩模的衬底之间进行传导。
首先参考图2，其中示出了根据实施例的半导体结构200的一部分的横截面侧视图。应该理解的是，在不脱离半导体结构200的范围的情况下，半导体结构200的所述部分可以包括额外的组件，并且本文描述的某些组件可以被移除和/或更改。
如图2中所示，半导体结构200包括外延横向过生长（ELOG）材料210、衬底220、以及导热和导电（TEC）掩模230。ELOG材料210通常由诸如GaN、GaInN、GaAlN、AlN、InN、InP、InGaAsP、InGaAs、GaAs、AlGaAs、Si、SiGe以及所有可能的III-V族及其合金等的生长材料来组成，其最初竖直地在衬底220上的沟232中生长失配的晶格，并且然后横向地和竖直地生长到TEC掩模230上方。因此，以与针对电介质掩模130上的ELOG生长（图1）的上述方式相似的方式，通过竖直地生长出沟232之外，并且通过横向扩展到TEC掩模230的部分上方，来形成ELOG材料210。
衬底220由诸如SiC、蓝宝石、Si、Ge等的任何合适的晶体材料来组成。TEC掩模230覆在衬底220上，并且提供用于ELOG材料210的足够的表面，以通过ELOG处理从在TEC掩模230中形成的沟232形成。如名字所意指的那样，TEC掩模230由如下的一个或者多个材料来形成，所述材料能够导电和导热的程度超过在传统的ELOG结构中使用的电介质材料。合适的导电和导热程度的示例是，例如，与金属的程度相似或者超过金属的程度的导电和导热程度，其中，所述金属诸如为铜等。根据实施例，TEC掩模230由石墨烯或者诸如纳米管或其他形状的纳米级结构的碳纳米结构组成，其能够以与传统结构中所采用的电介质材料130（图1）相比更高的程度来传导电流和热。
根据进一步的实施例，TEC掩模230由相对高密度的碳纳米结构组成，以基本上防止ELOG材料210形成由从衬底220的竖直生长而导致的额外的缺陷。因此，在该实施例中，形成TEC掩模230的碳纳米结构具有足够高的密度，以基本上防止ELOG材料210的翼214在ELOG处理期间具有相对大数量的缺陷。作为示例，如果以基本上阻止器件240适当地附接到翼214的方式，将翼214形成为具有由于从衬底220竖直地生长翼214而导致的大量缺陷，则认为碳纳米结构是不够密集的。例如，如果在缺陷之间不存在足量的空间来使得器件240能够处于翼214上而不与缺陷接触，则可以认为器件240不能够适当地附接到翼214。
与传统结构相比，通过在TEC掩模230中使用碳纳米结构或者石墨烯，在器件240和衬底220之间的电传导和热传导可以更加容易地发生。与传统结构相比，出现电传导和热传导方面的增加，这是因为通过比传统结构100的沟132中包含的材料大很多的面积（在TEC掩模230上方）来传导电流和热。此外，碳纳米结构和石墨烯材料适合于ELOG处理，因为其能够耐受发生ELOG处理通常所需的相对高的温度。
在图2中，利用虚线示出了器件240，以指示器件240不必然形成半导体结构200的部分。替代地，结构200和器件240可以形成诸如激光器、晶体管、光检测器、光学放大器、光学波导、光学调制器等的装置的部分，在该种情况下，结构200和器件240是所述装置的组件。
应该理解，在图2中描绘的半导体结构200的部分可以形成更大的半导体结构的部分，或者可以包括额外的元件，以形成更大的半导体结构。例如，半导体结构200可以包括ELOG材料210从其中生长的额外的沟232。在这方面，半导体结构200可以被认为是具有多个翼214的相对较大的结构，其中，器件240可以处于所述翼上。针对以下附图来描述与半导体结构200有关的另外的实施例。
首先转至图3A和图3B，其中示出了根据其他实施例的半导体结构300和350的部分的横截面侧视图。应该理解的是，在不脱离半导体结构300和350的范围的情况下，半导体结构300和350的所述部分可以包括额外的组件，并且本文描述的某些组件可以被移除和/或更改。
在图3A和图3B中描绘的半导体结构300和350包括与在图2中描绘的半导体结构200相同的元件中的许多元件。因此，将针对半导体结构300和350来仅描述与半导体结构200不同的那些元件。
如图3A中所示，TEC掩模230包括多个凹陷310。凹陷310被形成在与衬底220相对的表面上，并且并不延伸通过TEC掩模230。此外，通过任何合理的适当制造技术，凹陷310可以被形成在TEC掩模230的表面上。虽然已经将凹陷310描绘为具有半圆形的横截面形状，但是凹陷310可以具有任何其他合适的形状，诸如，多个竖直延伸的侧壁、水平延伸的底壁、一个竖直延伸的侧壁和壁弯曲的侧壁等。在一方面，TEC掩模230的使用通常使得ELOG材料210能够被形成在TEC掩模230上，而不要求ELOG材料210延伸及直接接触衬底220。
根据实施例，籽晶（seed）材料，诸如纳米晶或者微晶硅，或者能够发起ELOG材料210的外延生长的III-V材料可以被放置在一个或者多个凹陷310中，并且可以被横向地生长到凹陷310外。在该实施例中，从一个凹陷310生长的ELOG材料210可以在界面320处与从另一个凹陷310生长的ELOG材料210相遇。虽然已经将界面320描绘为包括ELOG材料210的竖直延伸部，但是从分离的凹陷310生长的ELOG材料210可以变得以各种其他模式来与彼此相接。在另一实施例中，凹陷310可以与彼此分隔得足够开，以使得ELOG材料210能够在不接触彼此的情况下从凹陷310生长。在任何方面，当从凹陷310发起ELOG材料210的生长时，衬底220不需要是晶体，并且可以是非单晶体（non-single crystalline），或者甚至可以是非晶体的。
如进一步示出的，缺陷212可以在ELOG材料210的竖直延伸到横向延伸的转变期间发生。如上所述，能够与缺陷212存在的位置相对地将器件240放置在ELOG材料210的翼214上是有利的。因此，在这点上，凹陷310可以与彼此相隔得足够开，以使得在翼214上能够有足够的空间来放置器件240的至少一部分。
与从沟232生长ELOG材料210相比，通过实施在图3A中描绘的结构300，可以将ELOG材料210形成为相对较薄，并且可以以相对较少量的时间来加以形成。例如，相比沟232（图2）（其可以是大约微米宽的）而言，可以将凹陷310形成为具有相对较小的尺寸，诸如，约数十纳米或者更小。
现在转到图3B，半导体结构350包括半导体结构300的所有的元件。然而，此外，半导体结构350包括ELOG材料210从其生长的沟232。在该方面，当其横向延伸跨越ELOG材料210的翼214时，ELOG材料210可以生长到凹陷310中。
现在参考图4，其中示出了根据另一实施例的半导体结构400的一部分的横截面侧视图。应该理解的是，在不脱离半导体结构400的范围的情况下，半导体结构400的所述部分可以包括额外的组件，并且本文描述的某些组件可以被移除和/或更改。
图4中描绘的半导体结构400包括与在图2中描绘的半导体结构200相同的元件中的许多元件。因此，将针对半导体结构400来仅描述与半导体结构200不同的那些元件。
如图4中所示，TEC掩模410由高密度材料来组成。在这方面，TEC掩模410由相对高密度的碳纳米结构或石墨烯来组成。此外，低密度TEC掩模420被置于沟232中。在该方面，低密度TEC掩模420由相对低密度的碳纳米结构或石墨烯来组成。根据实施例，高密度TEC掩模410由足够高密度的材料来组成，以基本上防止当ELOG材料210生长时在ELOG材料210中的变形或者其他缺陷。同样的，低密度TEC掩模420由足够低密度的材料来组成，以使得用于ELOG材料210的籽晶材料能够被放置在材料之间的空间中，并且使得用于ELOG材料210的籽晶材料能够从材料之间的空间生长出来。作为示例，低密度TEC掩模420被形成为包括在TEC掩模420材料的竖直延伸部之间的空间，因此使得ELOG材料210能够从空间竖直地生长。此外，当ELOG材料210从低密度TEC掩模420中的独立空间生长并且延伸到低密度TEC掩模420上方时，随着ELOG材料210横向生长跨越高密度TEC掩模410，ELOG材料210可以变得与从其他空间延伸的ELOG材料210结合。
在本文中已经描述和示例的是本发明的优选实施例以及其的一些变形。在本文中使用的术语、描述、和附图仅仅通过示例的方式来加以说明，而并不意味着作为限制。本领域的技术人员应该认识到，很多变形都可能落在意图通过所附权利要求以及其等价物来限定的本发明的范围内，除非以其他方式指出，否则在所附权利要求中的所有术语都意指其最宽的合理意义。

Claims (15)

1. 一种半导体结构，包括：
衬底；
处于所述衬底上的导热和导电掩模；以及
处于所述导热和导电掩模上的外延横向过生长（ELOG）材料。
2. 根据权利要求1所述的结构，其中，所述导热和导电掩模包括选自包含碳纳米结构和石墨烯的组的材料。
3. 根据权利要求1所述的结构，其中，所述导热和导电掩模包括多个凹陷。
4. 根据权利要求1所述的结构，其中，所述导热和导电掩模包括至少一个沟槽，其中，所述ELOG材料包括从所述至少一个沟槽延伸的竖直延伸部。
5. 根据权利要求4所述的结构，其中，所述导热和导电掩模包括高密度导热和导电掩模以及低密度导热和导电掩模，其中，所述至少一个沟槽被形成在所述高密度导热和导电掩模中，并且所述低密度导热和导电掩模如果处于所述至少一个沟槽中并且包含多个空间，则ELOG材料的所述竖直延伸部从所述多个空间延伸。
6. 一种装置，包括：
衬底；
处于所述衬底上的导热和导电掩模； 
处于所述导热和导电掩模上的外延横向过生长（ELOG）材料；以及
处于所述ELOG材料上的器件。
7. 根据权利要求6所述的装置，其中，所述导热和导电掩模包括选自包含密集碳纳米结构和石墨烯的组的材料。
8. 根据权利要求6所述的装置，其中，所述导热和导电掩模包括多个凹陷。
9. 根据权利要求8所述的装置，其中，所述ELOG材料具有表面，并且其中所述多个凹陷在至少一个区域中被充分地隔开，以将所述器件的至少一部分置于ELOG材料的所述表面上。
10. 根据权利要求6所述的装置，其中，所述导热和导电掩模包括至少一个沟槽，其中，所述ELOG材料包括从所述至少一个沟槽延伸的竖直延伸部。
11. 根据权利要求10所述的装置，其中，所述导热和导电掩模包括高密度导热和导电掩模以及低密度导热和导电掩模，其中，至少一个沟槽被形成在所述高密度导热和导电掩模中，并且所述低密度导热和导电掩模如果处于所述至少一个沟槽中并且包含多个空间，则ELOG材料的所述竖直延伸部从所述多个空间延伸。
12. 根据权利要求6所述的装置，其中，所述器件包括半导体激光器、晶体管、光检测器、光学放大器、光学波导、以及光学调制器的至少一个的组件。
13. 一种半导体结构，包括：
衬底；
处于所述衬底上的导热和导电掩模，其中，所述导热和导电掩模包括选自包含密集碳纳米结构和石墨烯的组的材料，其中所述导热和导电掩模包括至少一个沟槽；以及
处于所述导热和导电掩模上的外延横向过生长（ELOG）材料，并且其中，所述ELOG材料包括从所述至少一个沟槽延伸的竖直延伸部。
14. 根据权利要求13所述的结构，进一步包括：
处于所述至少一个沟槽中的低密度导热和导电材料，所述低密度导热和导电材料包括空间，并且其中，ELOG材料从所述空间延伸。
15. 根据权利要求13所述的结构，进一步包括处于ELOG材料的一部分上的器件，其中所述器件是电子器件的组件。
CN2008801323760A 2008-12-16 2008-12-16 在导热和导电掩模上具有elog的半导体结构 Pending CN102257600A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/086991 WO2010071633A1 (en) 2008-12-16 2008-12-16 Semiconductor structure having an elog on a thermally and electrically conductive mask

Publications (1)

Publication Number Publication Date
CN102257600A true CN102257600A (zh) 2011-11-23

Family

ID=42269076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801323760A Pending CN102257600A (zh) 2008-12-16 2008-12-16 在导热和导电掩模上具有elog的半导体结构

Country Status (3)

Country Link
US (1) US8368118B2 (zh)
CN (1) CN102257600A (zh)
WO (1) WO2010071633A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378237A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构
CN103378239A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体
CN103378223A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体的制备方法
CN105977142A (zh) * 2015-03-12 2016-09-28 国际商业机器公司 使用外延阻止层的选择性外延

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100218801A1 (en) * 2008-07-08 2010-09-02 Chien-Min Sung Graphene and Hexagonal Boron Nitride Planes and Associated Methods
US20100055464A1 (en) * 2008-07-08 2010-03-04 Chien-Min Sung Graphene and Hexagonal Boron Nitride Planes and Associated Methods
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
KR101180176B1 (ko) 2010-10-26 2012-09-05 주식회사 엘지실트론 화합물 반도체 장치 및 그 제조 방법
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
CN103367569B (zh) * 2012-03-28 2016-01-20 清华大学 外延结构体
CN103378238B (zh) * 2012-04-25 2016-01-20 清华大学 发光二极管
CN103378235B (zh) * 2012-04-25 2015-12-02 清华大学 发光二极管
CN103378234B (zh) * 2012-04-25 2016-02-17 清华大学 发光二极管
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体
US10337805B2 (en) * 2013-04-10 2019-07-02 Panasonic Intellectual Property Management Co., Ltd. Heat storage device
US10097281B1 (en) 2015-11-18 2018-10-09 Hypres, Inc. System and method for cryogenic optoelectronic data link
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102433666B1 (ko) 2017-07-27 2022-08-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102486388B1 (ko) * 2017-07-28 2023-01-09 삼성전자주식회사 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US11670686B2 (en) * 2017-09-26 2023-06-06 Intel Corporation III-N nanostructures formed via cavity fill

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4948456A (en) * 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
US6103604A (en) * 1997-02-10 2000-08-15 Trw Inc. High electron mobility transparent conductor
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP2002134735A (ja) * 2000-10-25 2002-05-10 Toshiba Corp 半導体装置
GB0111207D0 (en) * 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
US6455340B1 (en) 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US6774052B2 (en) * 2002-06-19 2004-08-10 Nantero, Inc. Method of making nanotube permeable base transistor
JP2006521984A (ja) 2003-03-18 2006-09-28 クリスタル フォトニクス，インコーポレイテッド Ｉｉｉ族の窒化物装置を製作する方法およびそのように製作された装置
US20050186757A1 (en) 2004-02-20 2005-08-25 National Chiao Tung University Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
US20060284163A1 (en) 2005-06-15 2006-12-21 Bour David P Single ELOG growth transverse p-n junction nitride semiconductor laser
US7638810B2 (en) 2005-09-09 2009-12-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. GaN laser with refractory metal ELOG masks for intracavity contact
US20080171424A1 (en) * 2007-01-16 2008-07-17 Sharp Laboratories Of America, Inc. Epitaxial growth of GaN and SiC on silicon using nanowires and nanosize nucleus methodologies
US7608530B2 (en) * 2007-03-01 2009-10-27 Hewlett-Packard Development Company, L.P. Hetero-crystalline structure and method of making same
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378237A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构
CN103378239A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体
CN103378223A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体的制备方法
US9231060B2 (en) 2012-04-25 2016-01-05 Tsinghua University Eptaxial structure
CN103378237B (zh) * 2012-04-25 2016-04-13 清华大学 外延结构
CN103378239B (zh) * 2012-04-25 2016-06-08 清华大学 外延结构体
CN103378223B (zh) * 2012-04-25 2016-07-06 清华大学 外延结构体的制备方法
CN105977142A (zh) * 2015-03-12 2016-09-28 国际商业机器公司 使用外延阻止层的选择性外延
CN105977142B (zh) * 2015-03-12 2019-08-13 国际商业机器公司 使用外延阻止层的选择性外延
US10388522B2 (en) 2015-03-12 2019-08-20 International Business Machines Corporation Selective epitaxy using epitaxy-prevention layers

Also Published As

Publication number Publication date
US20110241072A1 (en) 2011-10-06
US8368118B2 (en) 2013-02-05
WO2010071633A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
CN102257600A (zh) 在导热和导电掩模上具有elog的半导体结构
US8674405B1 (en) Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
US8372673B2 (en) Method of seperating two material systems
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
CN101673800B (zh) 发光二极管元件的制造方法
US9490119B2 (en) Fabrication of thin-film devices using selective area epitaxy
KR100665173B1 (ko) 질화물층의 제조방법 및 이를 이용한 수직구조 질화물반도체 발광소자의 제조방법
CN104025319A (zh) 半导体装置和制造半导体装置的方法
JP4204163B2 (ja) 半導体基板の製造方法
KR20120004159A (ko) 기판구조체 및 그 제조방법
US6797532B2 (en) Semiconductor device and method for manufacturing the same
KR101523084B1 (ko) 성장용 기판, 이를 이용한 발광 다이오드 및 질화갈륨 발광 다이오드의 제조방법
US8372727B2 (en) Method for fabricating light emitting device
CN102760806A (zh) 发光二极管
CN1333501C (zh) 半导体器件及其制造方法
KR20120092928A (ko) 반도체 소자 및 그 제조방법
CN102610718A (zh) 用于生长外延结构的衬底及其使用方法
US20090087934A1 (en) Method of Manufacturing Nitride Semiconductor Light Emitting Element
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
US8173462B2 (en) Manufacturing method of nitride crystalline film, nitride film and substrate structure
Hu et al. Electrically-pumped 1.31 μm MQW lasers by direct epitaxy on wafer-bonded InP-on-SOI substrate
Deng et al. III-V Quantum Dot Lasers Monolithically Grown on Silicon
KR100847848B1 (ko) 이종접합 바이폴라 트랜지스터 및 그 제조방법
CN102891232A (zh) 半导体发光器件及其制造方法
US20220415671A1 (en) Cooling of high power devices using selective patterned diamond surface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20111123