CN105977142A - 使用外延阻止层的选择性外延 - Google Patents

使用外延阻止层的选择性外延 Download PDF

Info

Publication number
CN105977142A
CN105977142A CN201610141028.6A CN201610141028A CN105977142A CN 105977142 A CN105977142 A CN 105977142A CN 201610141028 A CN201610141028 A CN 201610141028A CN 105977142 A CN105977142 A CN 105977142A
Authority
CN
China
Prior art keywords
dimensional material
substrate
layer
methods
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610141028.6A
Other languages
English (en)
Other versions
CN105977142B (zh
Inventor
郑政玮
金志焕
J.A.奥特
D.K.萨达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN105977142A publication Critical patent/CN105977142A/zh
Application granted granted Critical
Publication of CN105977142B publication Critical patent/CN105977142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种形成外延结构的方法，包括：在晶体半导体材料上设置二维材料，并打开该二维材料的一部分以暴露该晶体半导体材料。在该晶体半导体材料于打开的部分中外延生长一结构，使得该外延生长相对于该二维材料对暴露的所述晶体半导体材料具有选择性。

Description

使用外延阻止层的选择性外延
技术领域
本发明涉及半导体材料生长的外延处理，更确切的来说，本发明涉及使用由二维材料形成的阻止层来生长外延材料的装置和方法。
背景技术
外延生长工艺通常打开(open up)氧化层或氮化层以暴露单晶基板。单晶基板为外延生长材料提供晶体结构。氧化层或氮化层遮蔽基板的一些部分以引导在基板上特定位置的生长。然而，难以完全防止氧化层或氮化层上的外延。成核几乎总是发生在有断键存在的氧化层或氮化层的表面上。由于来自外延沉积的材料的积累，层上的外延生长还会影响后续步骤中层的移除的蚀刻选择性。
发明内容
一种形成外延结构的方法，包括：在晶体半导体材料上设置二维材料并打开该二维材料的一部分以暴露该晶体半导体材料。在该晶体半导体材料于打开的部分中外延生长一结构，使得该外延生长相对于该二维材料对暴露的所述晶体半导体材料具有选择性。
另一种形成外延结构的方法，包括：在半导体基板上设置二维材料；通过打开一部分来图案化该二维材料，以暴露该半导体基板；使用外延生长工艺选择性地在该半导体基板的暴露的部分上生长一结构，使得该外延生长相对于该二维材料对暴露的所述半导体基板具有选择性；移除该二维材料；以及处理该结构以形成电子装置。
又一种形成外延结构的方法，包括：在碳化硅基板上设置石墨烯层；图案化该石墨烯层以暴露该基板的一部分；在该基板的该部分中外延生长一半导体结构，使得该外延生长相对于该石墨烯对该基板的暴露的部分具有选择性。
这些以及其它特征和优点将通过结合随附的附图来阅读下文的示例性实施例的具体描述而变的明显易懂。
附图说明
参考以下附图，本公开将提供优选实施例的以下详细说明，在附图中：
图1是示出了根据本构思的基板的截面图，该基板具有设置在其上的二维材料；
图2是示出了根据本构思的二维材料被图案化以暴露基板的图1的截面图，；
图3是示出了根据本构思的穿过二维材料形成在基板上的外延生长结构的图1的截面图，；
图4是示出了根据本构思穿过二维材料外延生长的二极管的有源层的截面图；
图5是示出了根据本构思形成的二极管的图4的截面图，；
图6是示出了根据本构思穿过二维材料外延生长的场效应晶体管的源极区和漏极区的截面图，；
图7是图6的截面图，示出了根据本构思形成的场效应晶体管；以及
图8是根据说明性实施例的框图/流程图，示出了使用外阻止层形成外延结构的方法。
具体实施方式
根据本构思，设置外延阻止层以在基板或其它半导体层上进行高选择性的外延沉积。外延阻止层包括二维(2D)材料，例如石墨烯、MoS2、WS2等。使用2D材料作为外延阻止层，2D材料的表面上不会发生断键(sp2键合)，这是由于更易于控制这些sp2键合材料的表面上的成核。没有这些断键，外延生长对于暴露的基板部分或其它层更具有选择性，且在2D材料上的生长被显著的减少。根据本构思，该方法可以用于制造半导体装置，例如发光二极管(LED)、场效应晶体管、激光器以及任何其它电子装置或光子装置。
在执行外延生长之前，2D材料可以被转移或生长在晶片上，随后例如通过使用光刻法，需要具有外延生长的区域可以被图案化为2D材料。在外延生长后，2D材料通过例如干法蚀刻，比如，石墨烯的O2等离子体蚀刻，被移除。
应当理解的是，本发明将按照给定的示例性架构来描述；然而，其他的架构、结构、材料以及工艺特征和步骤可以在本发明的范围内变化。
还应当理解的是，当例如层、区域或基板的元件，被称为在另一个元件“上”或“之上”时，它可以直接在另一个元件上，或者也可以存在介于中间的元件。与之相反，当元件被称为“直接”在另一个元件“上”或“之上”时，则不存在介于中间的元件。还应当理解的是，当元件被称为“连接”或“耦接”至另一个元件时，它可以直接连接或耦接至另一个元件，或者可以存在介于中间的元件。与之相反，当元件被称为“直接连接”或“直接耦接”至另一个元件时，则不存在介于中间的元件。
根据本构思的集成电路芯片的设计可以在图形计算机编程语言中创建，并存储在计算机存储介质中(例如磁盘、磁带、物理硬件驱动器、或例如存储访问网络的虚拟硬件驱动器中)。如果设计者不制造芯片或者用于制造芯片的光刻掩膜，则设计者可以将最终的设计通过物理方式(例如通过提供存储设计的存储介质的副本)或以电子方式(例如通过因特网)直接的或间接的传输至这些实体。存储的设计随后被转换为用于光刻掩膜制造的合适的格式(例如GDSII)，其典型的包括要形成在晶片上的上述芯片设计的多个副本。光刻掩膜被用来限定晶片(和/或其上面的层)要被蚀刻或以其它方式处理的区域。
本文所描述的方法可以用于集成电路芯片或光子装置的制造。最终的集成电路芯片或光子装置可以由制造者分配为作为裸芯(bare die)的未加工晶片的形式(即作为具有多个未封装芯片的单一晶片)，或者封装形式。在后一种情形下，芯片被安装在单芯片封装(例如塑性载体，具有附接至主板或其它更高级载体的引线)中，或者在多芯片封装(例如陶瓷载体，具有任一或两个表面互联或埋互联)中。在任一情形下，芯片或装置随后与其它芯片、离散电路元件、和/或其它信号处理装置集成，作为(a)中间产品(例如主板、光源等)的一部分，或者(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，其范围从玩具和其它低端应用到具有显示器、键盘或其它输入装置、以及中央处理器的高级计算机产品，或者包括发光二极管的任何装置，或者其它光子装置。
还应当理解的是，材料化合物将按照列出的元素来描述，例如GaN、AlGaN、SiC等。这些化合物包括化合物中不同比例的元素，例如GaN包括Gax,N1-x，其中x小于或等于1，或者SiC包括SixC1-x，其中x小于或等于1，等等。另外，其它的元素可以包括在化合物中，例如，ZnO:Al，且仍根据本发明构思起作用。具有附加元素的化合物在本文中称为合金(alloy)
本实施例可以是光子装置或电路的一部分，且这里所描述的电路可以是集成电路芯片、印刷线路板、显示装置、装置、发光装置等的设计的一部分。
说明书中的本发明构思的“一个实施例”或“实施例”的引用，以及其它的变型，意味着所描述的与实施例相关的特定特征、结构、特性等至少包括在本发明构思的一个实施例中。因此，说明书中各处出现的短语“在一个实施例中”或“在实施例中”，以及任何其它变型的出现，并不意味着都是指同样的实施例。
应当理解的是，任何下述“/”、“和/或”以及“至少之一”的使用(例如在“A/B”的情形中、“A和/或B”以及“A和B其中的至少一个”)，意在仅包含第一列出的选项(A)的选择，或者仅包含第二列出的选项(B)的选择，或者包括两个选项(A和B)的选择。作为进一步的示例，在“A、B和/或C”以及“A、B和C其中的至少一个”的情形中，这些短语意在仅包含第一列出的选项(A)的选择，或者仅包含第二列出的选项(B)的选择，或者仅包含第三列出的选项(C)的选择，或者仅包括第一列出和第二列出的两个选项(A和B)的选择，或者仅包括第一列出和第三列出的两个选项(A和C)的选择，或者仅包括第二列出和第三列出的两个选项(B和C)的选择，或者包括所有三个选项(A和B和C)的选择。这可以延伸为尽可能多的所列项目，其对于本领域和相关领域的普通技术人员是显而易见的。
现在参考附图，其中相似的附图标记代表相同或相似的元件，首先参考图1，示出了根据一个示例性实施例的基板12的截面图，该基板12具有形成或转移到其上的2D材料14。基板12可以包括单晶半导体材料，例如SiC、Si、Ge、SiGe、GaAs、InGaAs或任何其它合适的基板材料。2D层14可以包括石墨烯、MoS2、WS2或任何其它合适的2D材料。二维(2D)材料可以包括具有在两维上的强键和在第三维上的弱键的材料。2D材料可以包括垂直于层的弱范德华力(弱垂直键合)，以使得材料轻易的沿原子层(atomiclayers or strata)分离(例如2D方向上的力)。这些2D材料包括沿着它们的水平表面的饱和键(例如sp2键)。
在一个实施例中，2D材料包括石墨烯，且石墨烯可以形成在SiC基板12上。在该实施例中，石墨烯可以用于2D材料14，且可以通过SiC晶片(基板12)的(0001)面的热分解来形成。从SiC表面移除Si导致了在SiC的表面处的石墨烯的形成。在另一个实施例中，可以采用外延碳单层沉积来在SiC基板12的表面上形成石墨烯。
可以通过将SiC基板加热到大于1000摄氏度的温度，以导致Si从基板蒸发，留下一个或多个单晶碳(石墨烯)的单层来形成石墨烯。晶格与SiC基板12匹配的任何单晶材料(例如，石墨烯的晶格与SiC基板匹配良好)可以生长在石墨烯之上。
外延石墨烯可以生长在半绝缘4H-或6H-(0001)SiC晶片表面上，在位于排气室(例如不锈钢真空室或石英管式炉)中的感应加热石墨承受器(induction-heated graphite susceptor)内，使用包括表面准备步骤的多步骤工艺。例如，这些步骤可以包括在He中20％二硅烷的流量下的810℃下10分钟以及1140℃下7分钟的退火，或者在H2气体中大约1600℃温度下的退火。然后，采用石墨烯化(graphenization)步骤，在大约1450–1620摄氏度、Ar气流下、3.5mTorr至900mTorr的室压、持续5分钟至2小时。也可以设想其它的工艺参数。
虽然可以采用晶体石墨烯层，但在其它的实施例中，多晶石墨烯可以生长在箔上，例如Cu箔，例如使用化学气相沉积或其它工艺。虽然这种石墨烯的电性能比SiC石墨烯低，但sp2表面保持键合。可以执行将多晶石墨烯转移至Si晶片，然后石墨烯作为任何选择性外延情形下的蚀刻掩模。例如，在Si上的Ge生长、在Si上的SiGe生长、或在Si上的SiC生长等。
石墨烯(2D层14)是原子级的光滑，且当其被施加至基板12时，小的厚度是所期望的。在一个实施例中，石墨烯层14的厚度优选为1-5个单层，但也可以采用更大的厚度。
在另一个实施例中，2D层14可以通过转移工艺被转移至基板12。转移工艺可以包括使用转移基板(未示出)将2D层14运载至基板12，并将2D层14转移至基板12。
参考图2，2D层14被图案化来形成通过其的开口17，以暴露下层基板12的部分。图案化可以通过光刻法或其它图案化工艺来执行。光刻法可以包括沉积材料(例如光刻胶或其它材料)并显影光刻胶以形成蚀刻掩模。蚀刻掩模包括暴露2D层14的开口以及保护2D层14的该些部分的区域。暴露2D材料14的开口经受蚀刻剂(例如干法蚀刻剂或湿法蚀刻剂)以根据图案移除2D材料14，并使暴露区域16中的下底层基板12暴露。图案化工艺可以包括其他的材料以形成硬掩模等，且蚀刻工艺可以包括合适的蚀刻化学成分，该化学成分配置为移除2D材料14而不会对基板12造成显著的损伤。如果石墨烯用于层14，可以采用O2等离子体来移除石墨烯以暴露区域16。蚀刻掩模(未示出)被移除。
参考图3，基板12的暴露区域16提供了外延生长的位置(site)。外延生长可以通过任何数量的工艺来执行，包括气相外延(VPE，化学气相沉积(CVD)的一种变型)、分子束外延(MBE)、液相外延(LPE)、金属有机化学气相沉积(MOVCD)、有机金属气相外延(OMVPE)等。本发明构思以高选择性外延沉积工艺为重点；然而，本发明构思也可以用于其它的沉积工艺，例如原子层沉积、化学气相沉积等。
通过将2D层14作为掩膜，断键导致的成核发生以及2D材料14上的外延生长产物的形成都显著的减少。外延生长材料18选择性的形成在区域16中的暴露的基板12上。外延生长材料18可以形成用来形成电子装置的结构。
参考图4，一个实施例示出了通过高选择性外延生长形成二极管30的步骤。由单晶基板20开始，可以形成中间有源层22(如将描述的，使用或不使用2D材料)。2D层24形成或被转移到基板20或中间有源层22层上，并如参考图1和图2所描述的被图案化。半导体材料26，例如III-V族材料，例如，GaN、InGaN等，被外延生长。2D层24可以包括石墨烯，石墨烯可以使用O2等离子体来蚀刻以图案化层24。
在特别有用的实施例中，中间层22可以包括p掺杂(或n掺杂)层，而层26可以包括与层22相反掺杂的层(分别为n掺杂或p掺杂)。层22和层26形成二极管30的p-n结。在一个实施例中，SiC可以用于基板20，且GaN可以用于层22和层26(例如外延生长半导体层)。这些材料具有较小的晶格失配(对于SiC和GaN来说晶格常数更接近)。更接近的晶格常数导致改善的性能和可靠性，使得GaN膜中具有最小的位错密度。
为简单起见，这里所描述的结构和工艺是指LED装置；然而，本构思可应用于任何电子装置，例如晶体管、光子装置、激光器等，特别是难以处理III族氮化物材料以形成电子装置的那些应用。
晶体管30包括基板20、p掺杂(或n掺杂)层22以及n掺杂(或p掺杂)层26。尽管根据本构思所描述和示出的结构为特定用于n型二极管，但掺杂变化和材料可以进行调整以在p型装置中实施本构思。在一个实施例中，基板22可以包括SiC、III-V族材料(例如InP、Si)、或其它基板材料。p掺杂层22可以包括p掺杂III-V层(例如III-N材料，如GaN)。在一个实施例中，可以采用InGaAs。通过提供如上文所述的图案化2D材料，p掺杂层22可以选择性的生长于预定位置。n掺杂层26可以通过2D材料24中的开口外延生长。2D材料24中的开口定位装置在层22上(或者如没有采用层22，则在基板20上)。III-V材料可以用于n掺杂层26。n型层可以包括InGaAs或其它III-V族材料(例如III-N族，如GaN)。在一个特别有用的实施例中，n型层26包括与p型层22相同的基材。2D材料24可以被移除或用于n掺杂层26上的附加层的外延生长。p掺杂层22和n掺杂层26优选为晶体形式。这优选包括单晶结构，但也可以采用多晶结构。
参考图5，接触28形成在层26上。接触28可以包括金属接触，例如Al、W、Pd、Pt、Au、Ag等，其为单独的或一起在双层结构中。应当理解的是，其它的层可以用于具有不同性质或功能的二极管。例如，附加层，如阻挡层、有源层(包括有源层堆叠，例如多量子阱(MQW)结构)、接触层、缓冲层等，可以被应用，且这些层中的至少一些可以采用本文所述的外延阻止层(2D材料)。
虽然示例性的示出了二极管结构以论证本构思，但应当理解的是，本构思可应用于任何使用选择性沉积的结构。在一个特别有用的应用中，结构包括激光二极管或其它激光结构。其它的实施例可以包括无源电子元件、p-n结等。
参考图6，示出了根据一个示例性示例的半成品的场效应晶体管(FET)50的截面。FET 50包括基板52、p掺杂层54以及通过2D材料58中的开口形成的n型源极区和漏极区56。虽然根据本构思描述和示出的结构是特定用于n-FETs，但也可以对掺杂变化和材料进行调整以在p-FET装置中实施本构思。在一个实施例中，基板52可以包括SiC、III-V族材料、Si材料以及其它合适的材料。
P掺杂层54可以包括p掺杂InGaAs层，但也可以采用其它的III-V族材料。n掺杂层56优选为晶体形式且外延生长。这包括单晶结构且也可以包括多晶结构。
参考图7，通过形成栅极电介质62，例如HfO2、Al2O3、或其它高介电常数材料，来进一步处理FET 50。随后形成栅极电极64和间隔68。栅极电极64可以包括任何合适的高导电材料，例如Cu、Cr、Au、Ag等。接触66也可以穿过电介质材料68形成在S/D区56上。接触66可以包括接触金属。例如，FET 50可以包括双层的金属接触，例如Al和Au。Al衬垫可以设置在S/D区56上，随后是高导电材，例如Au或Pt。也可以设想其它金属或金属的组合。
应当理解的是，本构思不限于附图中所绘示的结构，这是由于这些结构被提供为示例目的。本构思可以应用于任何类型的二极管、晶体管、结、装置等，其中选择性的形成外延膜。在特别有用的实施例中，可以根据本构思形成反相结构。例如，可以形成InGaAs nMOSFET(金属氧化物半导体场效应晶体管)和Ge pMOSFET。当在Si晶片上生长InGaAs沟道时，pMOSFET区域可以由石墨烯覆盖以处理nMOSFET。随后，当生长Ge pMOSFET沟道时，nMOSFET区域可以由石墨烯覆盖。也可以设想其它的选择性外延生长应用。
参考图8，示例性的示出了使用外延阻止层形成外延结构的方法。图中的流程图示出了本构思可能的实施方式的架构、功能性和操作。在某些可替代的实施方式中，框中所指的功能可能不按照图中所指的顺序发生。例如，示出的两个连续的框可能实际上基本同时被执行，或者框可能有时以相反的顺序执行，这取决于所涉及的功能性。还应当注意的是，框图和/或流程图的每个框，以及框图和/或流程图的中的框的组合，可以通过专用的基于硬件的系统来实施，该系统执行特定的功能，或者实行或执行专用的硬件和计算机指令。
在框102中，二维(2D)材料设置在晶体半导体材料上。晶体半导体材料可以包括基板或其它半导体层。基板/层优选的包括单晶材料，但是也可以采用多晶材料。基板或其它的层可以包括适于外延生长的任何合适半导体(例如III-V族材料，Si、Ge、其组合等)。二维材料可以包括石墨烯、MoS2、WS2或任何其它合适的2D材料。2D材料可以是单晶的或多晶的。
在框104中，可以使用外延生长工艺使2D材料生长在下层(晶体半导体材料)上。晶体半导体材料可以包括SiC，且2D材料可以包括生长在SiC上的石墨烯层，例如可以采用石墨烯化工艺。
在框106中，2D材料可以从转移基板或操作基板(例如箔)转移至晶体半导体材料。二维材料通过层转移工艺转移至晶体半导体材料。2D材料被粘附或以其他方式设置在晶体半导体材料上。
在框108中，2D材料被图案化以暴露晶体半导体材料上要执行选择性外延生长的位置。可以采用掩模来图案化2D材料。在一个实施例中，采用光刻工艺来图案化2D材料，通过采用光致抗蚀剂掩模并蚀刻2D材料。光刻处理是本领域中是已知的。图案化工艺导致打开二维材料的一些部分以暴露晶体半导体材料。打开二维材料的部分可以包括蚀刻进入晶体半导体材料以确保用于外延生长的洁净表面。
在框110中，在该晶体半导体材料中的打开部分中外延生长一结构被进行，以使得该外延生长相对于该二维材料对暴露的晶体半导体材料具有选择性。2D材料包括水平面(沿层的面)中的强键，该强键占有了与2D材料的原子相关联的电子。这导致了较少的断键，并且因此导致了2D材料顶部的较少的用于外延生长的成核位置。
在框112中，二维材料优选的通过蚀刻工艺被移除。例如，石墨烯可以通过O2等离子体蚀刻被移除，但也可以采用其他蚀刻剂或蚀刻工艺。在移除2D材料前，2D材料可以用于形成多外延生长层(例如形成选择性生长材料的堆叠)。由于外延材料并不沉积在2D材料的表面上(例如由于缺乏成核位置)，2D材料可以在没有外延材料的沉积的情况下轻易的被移除。
在框114中，外延形成的结构或层可以用于形成电子装置。电子装置可以包括晶体管、二极管、激光器或任何其它的结构或装置。
已经描述了使用外延阻止层的选择性外延的优选实施例(其意在说明而非限制)，应当注意的是本领域技术人员根据上述教导可以做出修改和变型。因此应当理解的是，可以在所公开的特定的实施例中做出修改，其在由随附的权利要求所限定的本发明的范围内。因此已经描述了本发明的各方面，具有专利法所要求的细节和特殊性，专利证书所要求和希望保护的在所附的权利要求中阐述。

Claims (20)

1.一种形成外延结构的方法，包括：
在晶体半导体材料上提供二维材料；
打开该二维材料的一部分以暴露该晶体半导体材料；以及
在该晶体半导体材料于打开的部分中外延生长一结构，使得该外延生长相对于该二维材料对暴露的所述晶体半导体材料具有选择性。
2.如权利要求1所述的方法，其中该二维材料包括石墨烯。
3.如权利要求2所述的方法，其中该晶体半导体材料包括SiC，且该石墨烯层在该SiC上生长。
4.如权利要求1所述的方法，其中该二维材料包括MoS2或WS2。
5.如权利要求1所述的方法，其中该二维材料通过层转移工艺被转移到该晶体半导体材料。
6.如权利要求1所述的方法，其中打开该二维材料的一部分包括使用光刻形成蚀刻掩模，并蚀刻该二维材料以打开该部分。
7.如权利要求1所述的方法，还包括移除该二维材料。
8.一种形成外延结构的方法，包括：
在半导体基板上提供二维材料；
通过打开部分来图案化该二维材料，以暴露该半导体基板；
使用外延生长工艺选择性地在该半导体基板的暴露的部分上生长一结构，使得该外延生长相对于该二维材料对暴露的所述半导体基板具有选择性；
移除该二维材料；以及
处理该结构以形成电子装置。
9.如权利要求8所述的方法，其中该二维材料包括石墨烯。
10.如权利要求9所述的方法，其中该半导体基板包括SiC，且该石墨烯层在该SiC上生长。
11.如权利要求8所述的方法，其中该二维材料包括MoS2或WS2。
12.如权利要求8所述的方法，其中该二维材料通过层转移工艺被转移到该半导体基板。
13.如权利要求8所述的方法，其中该图案化包括使用光刻形成蚀刻掩模，并蚀刻该二维材料以打开该部分。
14.如权利要求8所述的方法，其中处理该结构包括形成晶体管。
15.如权利要求8所述的方法，其中处理该结构包括形成二极管或激光器之一。
16.一种形成外延结构的方法，包括：
在碳化硅基板上设置石墨烯层；
图案化该石墨烯层以暴露该基板的一部分；以及
在该基板的该部分中外延生长一半导体结构，使得该外延生长相对于该石墨烯对该基板的暴露的部分具有选择性。
17.如权利要求16所述的方法，其中该石墨烯层通过层转移工艺被转移到该基板。
18.如权利要求16所述的方法，其中该图案化包括使用光刻形成蚀刻掩模，并蚀刻该石墨烯层以打开该部分。
19.如权利要求16所述的方法，其中设置该石墨烯层包括使该石墨烯层在该基板上生长。
20.如权利要求16所述的方法，其中外延生长该半导体结构包括使GaN在该基板上外延生长。
CN201610141028.6A 2015-03-12 2016-03-11 使用外延阻止层的选择性外延 Active CN105977142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/645,894 US9530643B2 (en) 2015-03-12 2015-03-12 Selective epitaxy using epitaxy-prevention layers
US14/645,894 2015-03-12

Publications (2)

Publication Number Publication Date
CN105977142A true CN105977142A (zh) 2016-09-28
CN105977142B CN105977142B (zh) 2019-08-13

Family

ID=55521603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610141028.6A Active CN105977142B (zh) 2015-03-12 2016-03-11 使用外延阻止层的选择性外延

Country Status (3)

Country Link
US (3) US9530643B2 (zh)
EP (1) EP3067918B1 (zh)
CN (1) CN105977142B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
US9530643B2 (en) * 2015-03-12 2016-12-27 International Business Machines Corporation Selective epitaxy using epitaxy-prevention layers
WO2017044577A1 (en) 2015-09-08 2017-03-16 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer
WO2018089444A1 (en) 2016-11-08 2018-05-17 Massachusetts Institute Of Technology Systems and methods of dislocation filtering for layer transfer
WO2018156877A1 (en) 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
US10504722B2 (en) 2017-07-25 2019-12-10 United States Of America As Represented By The Secretary Of The Air Force Growth of III-nitride semiconductors on thin van der Waals buffers for mechanical lift off and transfer
CN107686761B (zh) * 2017-08-16 2020-06-23 济南大学 一种夜光藻状石墨烯包碳化硅微球的原位快速制备方法
WO2019099461A1 (en) * 2017-11-14 2019-05-23 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
DE102017127169B4 (de) * 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
DE102019111225A1 (de) 2019-04-30 2020-11-05 Forschungsverbund Berlin E.V. Verfahren zur Herstellung eines 2D-Materials, 2D-Material und dessen Anwendungen
US10886328B1 (en) 2019-12-02 2021-01-05 International Business Machines Corporation Monolithically integrated GaN light-emitting diode with silicon transistor for displays
US10930490B1 (en) * 2019-12-26 2021-02-23 Wisconsin Alumni Research Foundation Arrays of high-aspect-ratio germanium nanostructures with nanoscale pitch and methods for the fabrication thereof
US11889680B2 (en) * 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN112489848A (zh) * 2020-12-07 2021-03-12 中国科学院长春光学精密机械与物理研究所 一种半导体辐射电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102257600A (zh) * 2008-12-16 2011-11-23 惠普开发有限公司 在导热和导电掩模上具有elog的半导体结构
WO2013070369A2 (en) * 2011-10-10 2013-05-16 Sensor Electronic Technology, Inc. Patterned layer design for group iii nitride layer growth
CN103378223A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体的制备方法
CN103378224A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101813173B1 (ko) 2011-03-30 2017-12-29 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
US8823259B2 (en) 2012-05-07 2014-09-02 Los Alamos National Security, Llc. Graphene shield enhanced photocathodes and methods for making the same
KR20140096863A (ko) 2013-01-29 2014-08-06 삼성디스플레이 주식회사 그래핀 패턴 형성 방법
KR20140099103A (ko) 2013-02-01 2014-08-11 삼성전자주식회사 포토마스크 및 이를 이용한 반도체 소자의 제조 방법
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
CN104051239A (zh) 2014-06-26 2014-09-17 重庆墨希科技有限公司 一种石墨烯薄膜的图形化方法
US9530643B2 (en) * 2015-03-12 2016-12-27 International Business Machines Corporation Selective epitaxy using epitaxy-prevention layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102257600A (zh) * 2008-12-16 2011-11-23 惠普开发有限公司 在导热和导电掩模上具有elog的半导体结构
WO2013070369A2 (en) * 2011-10-10 2013-05-16 Sensor Electronic Technology, Inc. Patterned layer design for group iii nitride layer growth
CN103378223A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构体的制备方法
CN103378224A (zh) * 2012-04-25 2013-10-30 清华大学 外延结构的制备方法

Also Published As

Publication number Publication date
EP3067918B1 (en) 2018-08-15
US9530643B2 (en) 2016-12-27
US10388522B2 (en) 2019-08-20
EP3067918A1 (en) 2016-09-14
US9947533B2 (en) 2018-04-17
US20180218900A1 (en) 2018-08-02
US20170053796A1 (en) 2017-02-23
CN105977142B (zh) 2019-08-13
US20160268128A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
CN105977142A (zh) 使用外延阻止层的选择性外延
US10825916B2 (en) Vertical transport field-effect transistor including dual layer top spacer
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
US9917177B2 (en) Contact structure and extension formation for III-V nFET
US9379204B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
CN102197468A (zh) 化合物半导体器件及其制造方法
CN105793956A (zh) 半导体纳米线制造
KR101217216B1 (ko) 전자 소자 및 그 제조 방법
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
US20180315591A1 (en) Hetero-integration of iii-n material on silicon
US11545357B2 (en) Formation of a Ga-doped SiGe and B/Ga-doped SiGe layers
US20140091393A1 (en) Semiconductor device, semiconductor wafer, method for producing semiconductor wafer, and method for producing semiconductor device
JP2793837B2 (ja) 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ
JP2010219176A (ja) 半導体装置の製造方法
KR20090018743A (ko) 실리콘계 나노선 표면의 선택적 금속규화물화 방법 및 이에의해 제조된 반도체 소자
KR20020055475A (ko) 이종 단결정박막의 접합 및 덧성장방법
KR101345897B1 (ko) 하니콤 헤테로에피택시를 구비한 반도체장치
CN107403715A (zh) 使用掺杂抛光材料控制内部裸片的均匀性
KR101051570B1 (ko) 선택적 에피택시를 이용하여 휨이 제어된 에피택셜 웨이퍼 및 그 제조 방법
CN108242387B (zh) 半导体基板结构
JPH0513447A (ja) 電界効果トランジスター及びその製造方法
JPH04130717A (ja) 結晶の形成方法
JP2005033132A (ja) ＧａＮ基板の製造方法
JPH09306836A (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant