CN103377876B - 外延结构体的制备方法 - Google Patents

外延结构体的制备方法 Download PDF

Info

Publication number
CN103377876B
CN103377876B CN201210122535.7A CN201210122535A CN103377876B CN 103377876 B CN103377876 B CN 103377876B CN 201210122535 A CN201210122535 A CN 201210122535A CN 103377876 B CN103377876 B CN 103377876B
Authority
CN
China
Prior art keywords
layer
epitaxial
graphene
patterning
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210122535.7A
Other languages
English (en)
Other versions
CN103377876A (zh
Inventor
魏洋
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201210122535.7A priority Critical patent/CN103377876B/zh
Priority to TW101115890A priority patent/TWI477665B/zh
Priority to US13/713,542 priority patent/US8859402B2/en
Publication of CN103377876A publication Critical patent/CN103377876A/zh
Application granted granted Critical
Publication of CN103377876B publication Critical patent/CN103377876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/188—Preparation by epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs

Abstract

本发明涉及一种外延结构体的制备方法，其包括以下步骤：提供一基底，该基底具有一外延生长面；处理所述外延生长面，形成多个凹槽，从而形成一图案化的表面；在所述图案化的表面设置一石墨烯层，所述石墨烯层具有多个空隙；在所述基底设置有石墨烯层的外延生长面生长一外延层。

Description

外延结构体的制备方法
技术领域
本发明涉及一种外延结构体的制备方法，尤其涉及一种具有石墨烯的外延结构体的制备方法。
背景技术
外延衬底，尤其氮化钾外延衬底为制作半导体器件的主要材料之一。例如，近年来，制备发光二极管(LED)的氮化镓外延片成为研究的热点。
所述氮化镓外延片是指在一定条件下，将氮化镓材料分子，有规则排列，定向生长在外延衬底如蓝宝石基底上，然后再用于制备发光二极管。高质量氮化镓外延片的制备一直是研究的难点。现有技术中，外延衬底的制备方法为将蓝宝石基底的一表面进行抛光，形成一平面，然后用于生长氮化镓外延片。
然而，由于氮化镓和蓝宝石基底的晶格常数以及热膨胀系数的不同，从而导致氮化镓外延层存在较多位错缺陷。而且，氮化镓外延层和外延衬底之间存在较大应力，应力越大会导致氮化镓外延层破裂。这种外延衬底普遍存在晶格失配现象，且易形成位错等缺陷，从而使得制备的外延结构体质量不够高，影响其应用范围。
发明内容
综上所述，确有必要提供一种高质量的外延结构体的制备方法。
一种外延结构体的制备方法，其包括以下步骤：提供一基底，该基底具有一外延生长面；处理所述外延生长面，形成多个凹陷，从而形成一图案化的表面；在所述图案化的表面设置一由石墨烯组成的纯石墨烯层，将对应于凹槽位置处的石墨烯层贴附于所述凹槽的底面及侧面，所述石墨烯层具有多个空隙，所述外延生长面的部分表面通过所述空隙暴露出来；在所述基底设置有石墨烯层的外延生长面生长一外延层。
与现有技术相比，由于在所述基底的图案化的外延生长面设置一石墨烯层作为生长外延层的掩模，进而减小了外延层生长过程中的位错缺陷，提高了所述外延层的质量，从而提高了所述外延结构体的质量。
附图说明
图1为本发明第一实施例提供的外延结构体的制备方法的工艺流程图。
图2为本发明第一实施例提供外延结构体的制备方法中的图案化基底工艺流程图。
图3为图1所示的外延结构体的制备方法中基底的结构示意图。
图4为本发明第一实施例中采用的包括多个微孔的石墨烯层的结构示意图。
图5为本发明第一实施例中采用的包括多个条形间隙的石墨烯层的结构示意图。
图6为本发明第一实施例中采用的包括多个不同形状开口的石墨烯层的结构示意图。
图7为本发明第一实施例中采用的包括多个间隔设置的图形的石墨烯层的结构示意图。
图8为图1所示的外延结构体的制备方法中采用的碳纳米管膜的扫描电镜照片。
图9为图7中的碳纳米管膜中的碳纳米管片段的结构示意图。
图10为本发明第一实施例提供的外延结构体的制备方法中采用的多层交叉设置的碳纳米管膜的扫描电镜照片。
图11为本发明第一实施例中所述外延层生长过程示意图。
图12为本发明第一实施例提供的外延结构体的结构示意图。
图13为图12所示外延结构体沿XIII-XIII的剖面示意图。
图14为本发明第二实施例提供的外延结构体的结构示意图。
图15为图14所示的外延结构体的立体分解图。
图16为本发明第三实施例提供的外延结构体的结构示意图。
图17为本发明第四实施例提供的外延结构体的制备方法的工艺流程图。
图18为本发明第五实施例提供的外延结构体的结构示意图。
图19为本发明第六实施例提供的外延结构体的结构示意图。
主要元件符号说明
外延结构体 10,20
基底 100
外延生长面 101
掩模 102
凹槽 103
石墨烯层 110
空隙 112
外延层 120
碳纳米管片段 143
碳纳米管 145
外延晶粒 1202
外延薄膜 1204
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图详细说明本发明实施例提供的外延结构体及其制备方法。为了便于理解本发明的技术方案，本发明首先介绍一种外延结构体的制备方法。
请参阅图1，本发明实施例提供一种外延结构体10的制备方法，其具体包括以下步骤：
步骤S11，提供一基底100，该基底100具有一外延生长面101；
步骤S12，图案化处理所述外延生长面101，形成一图案化的表面；
步骤S13，在所述图案化的外延生长面101设置一石墨烯层110，所述石墨烯层110具有多个空隙112；
步骤S14，在所述设置有石墨烯层110的外延生长面101生长一外延层120。
在步骤S11中，所述基底100提供了生长外延层120的外延生长面101。所述基底100的外延生长面101是分子平滑的表面，且去除了氧或碳等杂质。所述基底100可以为单层或多层结构。当所述基底100为单层结构时，该基底100可以为一单晶结构体，且具有一晶面作为外延层120的外延生长面101。所述单层结构的基底100的材料可以为SOI(silicon oninsulator，绝缘基底上的硅)、LiGaO2、LiAlO2、Al2O3、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP：Zn或GaP：N等。当所述基底100为多层结构时，其需要包括至少一层所述单晶结构体，且该单晶结构体具有一晶面作为外延生长面101。所述基底100的材料可以根据所要生长外延层120来选择，优选地，使所述基底100与外延层120具有相近的晶格常数以及热膨胀系数。所述基底100的厚度、大小和形状不限，可以根据实际需要选择。所述基底100不限于所述列举的材料，只要具有支持外延层120生长的外延生长面101的基底100均属于本发明的保护范围。本实施例中，所述基底100为蓝宝石(Al2O3)基底。
在步骤S12中，所述外延生长面101的可通过刻蚀的方法进行图案化处理，所述刻蚀方法可为干法刻蚀法、湿法刻蚀法等方法中的一种。进一步的，也可通过在所述外延生长面101设置多个凸起(图未示)的方法图案化处理所述外延生长面101。请一并参阅图2，本实施例中，所述外延生长面101的刻蚀方法为湿法刻蚀法，具体包括一下步骤：
步骤S121，在所述外延生长面101上设置一图案化的掩模102；
步骤S122，刻蚀所述基底100的外延生长面101，形成一图案化的表面；
步骤S123，去除所述掩模102。
在步骤S121中，所述掩模102的材料不限，如二氧化硅、氮化硅、氮氧化硅或二氧化钛等，可根据实际需要进行选择，只要保证在后续的刻蚀基底100的过程中，掩模102覆盖的基底100不能被腐蚀液腐蚀即可。本实施例中，所述在外延生长面101设置图案化掩模102包括以下步骤：
首先，在所述基底100的外延生长面101上沉积一层二氧化硅膜。所述二氧化硅膜可通过化学气相沉积法形成在所述外延生长面101，所述二氧化硅膜的厚度可为0.3微米～2微米。
其次，利用光刻工艺刻蚀所述二氧化硅膜形成一图案化的掩模102。所述二氧化硅膜的刻蚀可包括以下步骤：
第一步，所述二氧化硅的表面设置一光刻胶；
第二步，通过曝光显影使所述光刻胶图案化；
第三步，利用氢氟酸(HF4)、氟化氨(NH4F)的混合液刻蚀所述二氧化硅膜，形成所述图案化的掩模102。
所述掩模102包括多个镂空的空隙，形成一图案化的掩模102，优选的，所述图案为多个图形单元形成一周期性的图形阵列，所述图形单元可为圆形、方形、正六边形、菱形、三角形或不规则图形中的任意一种或几种的组合，可根据实际需要进行选择。本实施例中，所述图形单元为一矩形，所述多个矩形彼此平行排列，优选的，所述多个矩形彼此等间距排列，图形单元之间的间距为1微米～20微米，所述矩形的宽度可为1微米～50微米，其长度可与所述基底100的长度或宽度相同。
在步骤S122中，所述基底100以图案化的二氧化硅膜作为掩模，采用硫酸与磷酸的混合液湿法刻蚀所述基底100的外延生长面101，未覆盖掩模102的外延生长面101在混合液的腐蚀作用下溶解，而覆盖有掩模102的表面则不发生变化，从而使所述基底100的外延生长面101图案化。所述硫酸与磷酸的体积比为1：3～3：1，所述刻蚀温度为300℃～500℃，刻蚀时间可为30秒～30分钟，所述刻蚀时间可根据所需刻蚀的深度进行选择。
请一并参阅图3，所述图案化的基底100的图形与所述掩模102的图形对应，即所述基底100具有多个凹陷，所述凹陷为由基底100表面向内凹陷形成的凹进空间，所述凹陷的尺寸(如边长、直径或最大径向尺寸等)为微米级。所述凹陷的横截面(正投影)可为圆形、方形、正六边形、菱形、三角形或不规则图形等。所述多个凹陷可排列形成一阵列，也可排列形成其他几何图案，如圆形、扇形、三角形等等分布形式，相邻的凹陷之间形成凸起。可以理解，所述图案化的基底100也可为多个凸起，所述凸起的形状可与上述凹陷的形状相同，相邻的凸起之间形成凹陷。本实施例中，由于所述掩模102为多个矩形单元排列形成一阵列，因此，在所述基底100的表面形成多个条形的凹槽103。所述多个条形凹槽103沿同一方向延伸，且在垂直于延伸方向上多个凹槽103彼此平行间隔排列，优选的，所述多个凹槽103彼此等间距排列。所述凹槽103的宽度为1微米～50微米，所述凹槽103的间距为1微米～20微米，所述凹槽103的深度可根据实际需要进行选择，优选的，所述凹槽103具有相同的深度，所述凹槽103的深度是指沿垂直于外延生长面101的表面向所述基底100内部延伸的长度。本实施例中，所述凹槽103的深度为0.1微米～1微米。
在步骤S123中，所述掩模102可采用氢氟酸(HF4)腐蚀的方法去除。进一步的，在所述掩模102去除之后，可利用等离子水等洗涤所述基底100，以去除残余的氢氟酸等杂质，以有利于后续的外延生长。
在步骤S13中，所述石墨烯层110与所述基底100接触设置并覆盖所述外延生长面101，具体的，所述石墨烯层110与所述多个凹槽103之间的外延生长面101接触设置，凹槽103上的石墨烯层110悬空设置，所述悬空设置是指位于凹槽103处的部分石墨烯层110不与基底100的任何表面接触。所述石墨烯层110与所述图案化外延生长面101共同作为生长外延层120的表面。
所述石墨烯层110可以由石墨烯粉末或石墨烯薄膜构成。所述石墨烯粉末为分散的石墨烯颗粒，所述石墨烯薄膜为一连续的单层碳原子层，即单层石墨烯。当所述石墨烯层110包括石墨烯粉末时，所述石墨烯粉末需要经过溶液分散、涂覆以及刻蚀等图案化工艺形成图案化的整体结构。当所述石墨烯层110包括多个石墨烯薄膜时，该多个石墨烯薄膜可以层叠设置或共面设置。所述石墨烯薄膜可以经过切割或刻蚀等工艺处理形成图案化结构。
所述单层石墨烯有着非常独特的性能。首先，单层石墨烯几乎完全透明，大约只吸收2.3％的可见光，并可透过大部分红外线；其次，单层石墨烯厚度仅约为0.34nm，比表面积的理论值为2630m2·g-1，而实测石墨烯的抗拉强度为125GPa，杨氏模量达到了1.0TPa；再次，石墨烯薄膜的热导率实测值为5300W·m-1·K-1，其载流子迁移率的理论值为2×105cm2·V-1·s-1，而其电阻率只有1×10-6Ω·cm，约为铜的2/3；最后，在室温下即能观测到石墨烯薄膜具有量子霍尔效应和无散射传输现象。
本实施例中，所述石墨烯层110为一纯石墨烯结构，即仅包括石墨烯材料。所述石墨烯层110的厚度为1纳米～100微米，比如1纳米、10纳米、200纳米，1微米或10微米。可以理解，当所述石墨烯层110为单层石墨烯时，所述石墨烯层110为一个碳原子厚度。
优选地，所述石墨烯层110为一图案化结构。当所述石墨烯层110设置在所述基底100的外延生长面101时，使所述基底100的外延生长面101通过所述石墨烯层110部分暴露出来，以便于在该基底100暴露出来的部分外延生长面101上生长半导体外延层104，即所述石墨烯层110起掩模作用。
请一并参阅图4至图6，所示所述“图形化结构”可以指所述石墨烯层110为一具有多个空隙112的连续整体结构。当所述石墨烯层110设置在所述基底100的外延生长面101时，使所述外延生长面101对应空隙112的部分暴露出来。所述多个空隙112的形状不限，可以为圆型、方形、三角形、菱形或矩形等。同一个石墨烯层110的多个空隙112的形状可以相同或不同。所述多个空隙112从所述石墨烯层110的厚度方向贯穿所述石墨烯层110。所述空隙112为石墨烯层110中的微孔或者条形的间隙，所述条形的间隙沿同一方向延伸。所述空隙112为微孔时其孔径(平均孔径)范围为10纳米～500微米，所述空隙112为间隙时其宽度(平均宽度)范围为10纳米～500微米。以下称为“所述空隙112的尺寸”是指孔径或间隙宽度的尺寸范围。所述石墨烯层110中所述微孔和间隙可以同时存在并且两者尺寸可以在上述尺寸范围内不同。所述空隙112的尺寸为10纳米～300微米，比如10纳米、1微米、10微米、80微米或120微米等。所述间隙105的尺寸越小，有利于在生长外延层的过程中减少位错等缺陷的产生，以获得高质量的外延层120。优选地，所述空隙112的尺寸为10纳米～10微米。进一步地，所述石墨烯层110的占空比为1:100～100:1，如1:10、1:2、1:4、4:1、2:1或10:1。优选地，所述占空比为1:4～4:1。所谓“占空比”指该石墨烯层110设置于基底100的外延生长面101后，该外延生长面101被石墨烯层110占据的部分与通过空隙112暴露的部分的面积比。本实施例中，所述空隙112在所述石墨烯层110中均匀分布，且所述空隙112为条形。
如图7所述，所述“图形化结构”也可以为设置于基底100表面的多个间隔设置的条形石墨烯薄膜形成的石墨烯层110，且相邻两个条形石墨烯薄膜之间形成多个空隙112。当所述石墨烯层110设置在所述基底100的外延生长面101时，使所述外延生长面101对应空隙112的部分暴露出来。
所述石墨烯层110可以直接生长在所述基底100的外延生长面101，也可以先制备石墨烯后再转移至所述基底100的外延生长面101。所述石墨烯粉末可以通过液相剥离法、插层剥离法、剖开碳纳米管法、溶剂热法、有机合成法等方法制备。所述石墨烯薄膜可以通过化学气相沉积(CVD)法、机械剥离法、静电沉积法、碳化硅(SiC)热解法、外延生长法等方法制备。
本实施例中，所述石墨烯层110为一图案化的单层石墨烯薄膜，在所述图案化的外延生长面101设置所述单层石墨烯薄膜的方法具体包括以下步骤：
步骤S131，制备一单层石墨烯薄膜；
步骤S132，将该单层石墨烯薄膜转移至基底100的外延生长面101；以及
步骤S133，将该单层石墨烯薄膜图案化。
在步骤S131中，所述石墨烯薄膜通过CVD法制备，具体包括以下步骤：
步骤S131a，提供一Si/SiO2衬底；
步骤S131b，在Si/SiO2衬底上沉积金属催化剂层；
步骤S131c，对金属催化剂层进行退火处理；以及
步骤S131d，在碳源气氛中生长石墨烯薄膜。
所述步骤S131a中，所述Si层的厚度为300微米～1000微米，所述SiO2层的厚度为100纳米～500纳米。本实施例中，所述Si层的厚度为600微米，所述SiO2层的厚度为300纳米。
所述步骤S131b中，所述金属催化剂层的材料包括铜、镍、铁、金等，所述金属催化剂层的厚度为100纳米～800纳米。所述金属催化剂层可以通过化学气相沉积、物理气相沉积(PVD)、磁控溅射或电子束蒸镀等方法制备。本实施例中，采用电子束蒸镀法在SiO2层表面沉积一厚度为500纳米的金属镍。
所述步骤S131c中，所述退火温度为900℃～1000℃；所述退火的气氛为氩气和氢气混合气体，其中氩气的流量为600sccm，氢气的流量为500sccm；所述退火时间为10分钟～20分钟。
所述步骤S131d中，所述生长温度为900℃～1000℃；所述碳源气为甲烷；所述生长时间为5分钟～10分钟。
在步骤S132中，将该单层石墨烯薄膜转移至基底100的外延生长面101的转移方法具体包括以下步骤：
步骤S132a，在石墨烯薄膜表面涂覆有机胶体或聚合物作为支撑体；
步骤S132b，对涂覆有机胶体或聚合物的石墨烯薄膜烘烤坚膜；
步骤S132c，将坚膜后的石墨烯薄膜以及Si/SiO2衬底一起浸泡在去离子水中使金属催化剂层和SiO2层分离；
步骤S132d，将分离后的支撑体/石墨烯薄膜/金属催化剂层复合结构去除金属催化剂层；
步骤S132e，将支撑体/石墨烯薄膜复合结构设置在外延生长面101，并加热使石墨烯薄膜与外延生长面101牢固结合；以及
步骤S132f，去除支撑体。
所述步骤S132a中，所述支撑体的材料为聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷、光刻正胶9912、光刻胶AZ5206中的一种或多种。
在所述步骤S132b中，所述烘烤的温度为100℃～185℃。
在所述步骤S132c中，浸泡在去离子水中之后，对所述金属催化剂层和SiO2层进行超声处理。
在所述步骤S132d中，通过化学液腐蚀去除金属催化剂层，该化学液可以为硝酸、盐酸、氯化铁(FeCl3)、硝酸铁(Fe(NO3)3)等。
在所述步骤S132e中，去除支撑体的方法为先用丙酮和乙醇浸泡，然后在保护气体中加热到约400℃。
在步骤S133中，所述图案化的方法包括光催化二氧化钛切割法、离子束刻蚀法、原子力显微镜刻蚀法、等离子体刻蚀法等。本实施例中，通过光催化二氧化钛切割石墨烯薄膜，具体包括以下步骤：
步骤S133a，制备一图案化的金属钛层；
步骤S133b，将该图案化的金属钛层加热氧化得到一图案化的二氧化钛层；
步骤S133c，将该图案化的二氧化钛层与石墨烯薄膜接触，并采用紫外光照射该图案化的二氧化钛层；以及
步骤S133d，去除图案化的二氧化钛层。
可以理解，该方法中，得到的石墨烯层110的图案与所述二氧化钛层的图案相互啮合，即所述石墨烯薄膜中与二氧化钛层对应的地方被去除。
在步骤S133a中，所述图案化的金属钛层可以通过掩模蒸镀法或光刻曝光法制备形成在一石英基底表面。所述石英基底的厚度为300微米～1000微米，所述金属钛层的厚度为3纳米～10纳米。本实施例中，所述石英基底的厚度为500微米，所述金属钛层的厚度为4纳米。所述图案化的金属钛层中，所述图案为多个条形的开口，并且所述条形的开口沿同一方向延伸。
所述步骤S133b中，将图案化的金属钛层在500℃～600℃条件下加热1小时～2小时。
所述步骤S133c中，所述金属钛层中所述开口的延伸方向可平行于所述基底100中凹槽103的延伸方向，也可以与所述凹槽103的延伸方向呈一定角度。优选的，所述金属钛层中所述开口的延伸方向垂直于所述凹槽103的延伸方向设置，从而可减少后续外延层120生长过程中的位错密度，进一步提高外延层120的生长质量。本实施例中，所述金属钛层所述开口的延伸方向平行于所述凹槽103的延伸方向设置。所述紫外光的波长为200纳米～500纳米，所述紫外光照射的气氛为空气或氧气，所述紫外光照射的环境湿度为40％～75％，所述紫外光照射的时间为30分钟～90分钟。由于二氧化钛为光催化半导体材料，在紫外光照射下会产生电子与空穴的分离。该电子与空穴分别被二氧化钛表面的Ti(IV)和晶格氧所捕获，从而具有很强的氧化还原能力。被捕获的电子与空穴很容易氧化还原空气中的氧气和水而形成O2和H2O2等活性物质，该活性物质可以将石墨烯薄膜分解，从而在石墨烯层110中形成多个条形空隙112，并且所述空隙112的延伸方向平行于所述凹槽103的延伸方向。
可以理解，在步骤S133a中，还可以通过将金属钛直接沉积在一图案化的碳纳米管结构表面，从而形成一图案化的金属钛层。该碳纳米管结构可以为碳纳米管膜，碳纳米管线或其组合。当该碳纳米管结构为多个碳纳米管线时，该多个碳纳米管线可以平行间隔或交叉设置，由于碳纳米管线之间具有微孔或间隙，所以该多个碳纳米管线形成一图案化结构。当该碳纳米管结构为碳纳米管膜时，由于碳纳米管膜中的碳纳米管之间具有微孔或间隙，所以该碳纳米管膜形成一图形化结构。由于金属钛层直接沉积在碳纳米管膜中的碳纳米管表面，所以也形成一图形化结构。在步骤S133b中，可以通过给碳纳米管通入电流的方式加热氧化碳纳米管表面的金属钛。在步骤S133c中，与碳纳米管对应位置的石墨烯被分解去除形成空隙112。由于碳纳米管的直径仅为0.5纳米～50纳米，所以可以制备出几十纳米尺寸的空隙112。通过选择碳纳米管的直径可以控制石墨烯层110的空隙112的尺寸。该碳纳米管结构为一自支撑结构。所谓“自支撑”指该碳纳米管结构不需要大面积的载体支撑，而只要相对两边提供支撑力即能整体上悬空而保持自身状态，即将该碳纳米管结构置于(或固定于)间隔特定距离设置的两个支撑体上时，位于两个支撑体之间的碳纳米管结构能够悬空保持自身状态。由于该碳纳米管结构为一自支撑结构，所以通过将碳纳米管结构移开，可以方便的去除图案化的二氧化钛层。例如，首先，将多个平行间隔设置的碳纳米管线表面沉积金属钛，然后通过加热将金属钛氧化形成二氧化钛；其次，将该多个平行间隔设置的碳纳米管线设置于连续的石墨烯涂层表面，并采用紫外光照射该多个平行间隔设置的碳纳米管线；最后，将多个平行间隔设置的碳纳米管线去除得到具有多个条形开口的石墨烯层110。
所述碳纳米管膜可以为一从碳纳米管阵列中拉取获得自支撑结构。参见图8和图9，具体地，所述碳纳米管膜包括多个连续且定向延伸的碳纳米管片段143。该多个碳纳米管片段143通过范德华力首尾相连。每一碳纳米管片段143包括多个相互平行的碳纳米管145，该多个相互平行的碳纳米管145通过范德华力紧密结合。该碳纳米管片段143具有任意的长度、厚度、均匀性及形状。所述碳纳米管膜可通过从一碳纳米管阵列中选定部分碳纳米管后直接拉取获得。所述碳纳米管膜的厚度为1纳米～100微米，宽度与拉取出该碳纳米管膜的碳纳米管阵列的尺寸有关，长度不限。所述碳纳米管膜中相邻的碳纳米管之间存在微孔或间隙从而构成空隙112，且该微孔的孔径或间隙的尺寸小于10微米。优选地，所述碳纳米管膜的厚度为100纳米～10微米。该碳纳米管膜中的碳纳米管145沿同一方向择优取向延伸。所述碳纳米管膜及其制备方法具体请参见申请人于2007年2月9日申请的，于2010年5月26日公告的第CN101239712B号中国公开专利“碳纳米管膜结构及其制备方法”。为节省篇幅，仅引用于此，但上述申请所有技术揭露也应视为本发明申请技术揭露的一部分。请参阅图10，当多层碳纳米管膜层叠设置时，相邻两层碳纳米管膜中的碳纳米管的延伸方向形成一交叉角度α，且α大于等于0度小于等于90度(0°≤α≤90°)。
所述石墨烯层110还可以为一包括石墨烯以及添加材料的复合结构。所述添加材料包括碳纳米管、碳化硅、氮化硼、氮化硅、二氧化硅、无定形碳等中的一种或多种。所述添加材料还可以包括金属碳化物、金属氧化物及金属氮化物等中的一种或多种。所述添加材料可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、磁控溅射等方法形成于石墨烯的表面。
所述石墨烯层110起着生长外延层120的掩模作用。所谓“掩模”是指该石墨烯层110用于遮挡所述基底100的部分外延生长面101，且暴露部分外延生长面101，从而使得外延层120仅从所述外延生长面101暴露的部分生长。由于石墨烯层110具有多个空隙112，所以该石墨烯层110形成一图案化的掩模。由于所述石墨烯层110在所述基底100的外延生长面101形成多个空隙112，从而使得所述基底100的外延生长面101上具有一图案化的掩模。
可以理解，所述基底100和石墨烯层110共同构成了用于后续生长外延层的衬底。该衬底可用于生长不同材料的外延层120，如半导体外延层、金属外延层或合金外延层。该衬底也可用于生长同质外延层，从而得到一同质外延结构体。
在步骤S14中，所述外延层120的生长方法可以通过分子束外延法(MBE)、化学束外延法(CBE)、减压外延法、低温外延法、选择外延法、液相沉积外延法(LPE)、金属有机气相外延法(MOVPE)、超真空化学气相沉积法(UHVCVD)、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法(MOCVD)等中的一种或多种实现。
所述外延层120指通过外延法生长在基底100的外延生长面101的单晶结构体，其材料不同于基底100，所以称外延层120。所述外延层120的生长的厚度可以根据需要制备。具体地，所述外延层120的生长的厚度可以为0.5纳米～1毫米。例如，所述外延层120的生长的厚度可以为100纳米～500微米，或200纳米～200微米，或500纳米～100微米。所述外延层120可以为一半导体外延层，且该半导体外延层的材料为GaMnAs、GaAlAs、GaInAs、GaAs、SiGe、InP、Si、AlN、GaN、GaInN、AlInN、GaAlN或AlGaInN。所述外延层120可以为一金属外延层，且该金属外延层的材料为铝、铂、铜或银。所述外延层120可以为一合金外延层，且该合金外延层的材料为MnGa、CoMnGa或Co2MnGa。
本实施采用MOCVD工艺进行外延生长。其中，采用高纯氨气(NH3)作为氮的源气，采用氢气(H2)作载气，采用三甲基镓(TMGa)或三乙基镓(TEGa)、三甲基铟(TMIn)、三甲基铝(TMAl)作为Ga源、In源和Al源。具体包括以下步骤：
步骤S141，将蓝宝石基底100置入反应室，加热到1100℃～1200℃，并通入H2、N2或其混合气体作为载气，高温烘烤200秒～1000秒。
步骤S142，继续同入载气，并降温到500℃～650℃，通入三甲基镓或三乙基镓以及氨气，生长GaN低温缓冲层，其厚度10纳米～50纳米。然后，停止通入三甲基镓或三乙基镓，继续通入氨气和载气，同时将温度升高到1100℃～1200℃，并恒温保持30秒～300秒，进行退火。
步骤S143，将基底100的温度保持在1000℃～1100℃，继续通入氨气和载气，同时重新通入三甲基镓或三乙基镓，在高温下完成GaN的侧向外延生长过程，并生长出高质量的GaN外延层。
请参阅图11，具体地，所述外延层120的生长过程具体包括以下生长阶段：
第一阶段：混合气体沿着基本垂直于所述基底100的外延生长面101方向成核并外延生长形成多个外延晶粒1202；
第二阶段：所述多个外延晶粒1202沿着基本平行于所述基底100的外延生长面101方向外延生长形成一连续的外延薄膜1204；
第三阶段：所述外延薄膜1204沿着基本垂直于所述基底100的外延生长面101方向外延生长形成一外延层120。
第一阶段中，多个外延晶粒1202进行纵向外延生长。该步骤中基于所述外延生长面101与石墨烯层110配合关系的不同，外延层120生长形态也有所不同，由于位于两个凹槽103之间的部分石墨烯层110与所述外延生长面101直接接触，所述外延晶粒1202直接从石墨烯层110的空隙112中生长出来；由于位于凹槽103上方的部分石墨烯层110悬空在所述凹槽103上方，该凹槽103处外延晶粒1202从凹槽103内的基底100的表面开始生长，生长到悬空设置于凹槽103上的石墨烯层110所在的水平面后，透过所述石墨烯层110从所述石墨烯层110的空隙112中生长出来。
第二阶段中，通过控制生长条件使所述多个外延晶粒1202沿着基本平行于所述基底100的外延生长面101的方向同质外延生长并连成一体将所述石墨烯层110覆盖。即，该步骤中所述多个外延晶粒1202进行侧向外延生长直接合拢，并最终在石墨烯周围形成多个孔洞(图未示)将石墨烯包围。由于所述石墨烯层110的表面非常光滑，因此所述外延晶粒1202在生长形成石墨烯层110表面的过程中，所述石墨烯层110的表面亦非常光滑。
所述石墨烯层110被包覆于所述外延层120中，即在外延层120中形成有多个孔洞，所述石墨烯层110中的石墨烯被包覆于该孔洞中。所述孔洞相互连通形成一连续的通道，该通道中的石墨烯相互连接保持连续结构。
第三阶段中，所述外延层120将所述石墨烯层110覆盖，并渗透所述石墨烯层110的多个空隙112与所述基底100的外延生长面101接触，即所述石墨烯层110的多个空隙112中均渗透有所述外延层120，且所述基底100的凹槽103中填充有外延层120。由于所述凹槽103及所述石墨烯层110的存在，使得外延晶粒1202与基底100之间的晶格位错在形成连续的外延薄膜1204的过程中停止生长。因此，该步骤的外延层120相当于在没有缺陷的外延薄膜1204表面进行同质外延生长。所述外延层120具有较少的缺陷。并且，所述石墨烯层110的表面非常光滑，因此所述外延层120靠近所述基底100的表面亦形成一非常光滑的表面。
请一并参阅图12及13，本发明第一实施例进一步提供一种外延结构体10，其包括：一基底100，一石墨烯层110以及一外延层120。所述基底100一表面具有多个凹槽103形成一图案化的表面。所述石墨烯层110设置于所述基底100图案化的表面，该石墨烯层110具有多个空隙112，所述基底100图案化的表面对应所述石墨烯层110的空隙112的部分暴露。所述外延层120设置于所述基底100图案化的表面，并覆盖所述石墨烯层110。所述石墨烯层110设置于所述外延层120与基底100之间。
具体的，所述石墨烯层110夹持于所述基底100与所述外延层120之间。所述基底100一表面包括多个凹槽103及凸起，形成图案化的表面，该图案化的表面为一外延生长面，所述石墨烯层110整体平铺于该图案化的表面，对应凹槽103位置处的石墨烯层110处于悬空状态，即所述石墨烯层110中间不与所述凹槽103的任何表面直接接触，所述凹槽103之间的石墨烯层110贴附于所述图案化的表面。具体的，对应凸起位置处的石墨烯层110夹持于基底100与外延层120之间，对应凹槽103位置处的石墨烯层110嵌入所述外延层120中。本实施例中，所述凹槽103沿同一方向延伸。所述石墨烯层110具有多个空隙112，对应该空隙112位置处的外延层120与所述基底100相接触，即所述空隙112位置处的外延层120贯穿所述石墨烯层110，与所述基底100接触。本实施例中，所述石墨烯层110的空隙112沿同一方向延伸，并且所述空隙112的延伸方向平行于所述凹槽103的延伸方向。进一步的，所述空隙112的延伸方向也可与所述凹槽103的延伸方向呈一定角度，优选的，所述空隙112的延伸方向垂直于所述凹槽103的延伸方向。
所述外延层120与外延生长面101相接触的表面，与所述图案化的外延生长面101相耦合。所述耦合是指，对应所述外延生长面101所述凹槽103的位置处，所述外延层120的表面形成一凸起，对应所述外延生长面101所述凸起处，所述外延层120的表面形成一凹槽。并且，所述外延层120贯穿所述石墨烯层110中的空隙112，与所述外延生长面101相接触，从而所述外延层120与所述外延生长面101将所述石墨烯层110包覆起来。具体的，对应凹槽103位置处的石墨烯层110包覆于所述外延层120中，对应相邻凹槽103之间位置处的石墨烯层110夹持于所述基底100与所述外延层120之间。所述外延层120中具有多个孔洞，所述石墨烯层110中的石墨烯包覆于该孔洞中。所述外延层120的厚度可以根据需要制备。具体地，所述外延层120的厚度可以为0.5纳米～1毫米。例如，所述外延层120的厚度可以为100纳米～500微米，或200纳米～200微米，或500纳米～100微米。所述外延层120可以为一半导体外延层，如GaMnAs、GaAlAs、GaInAs、GaAs、SiGe、InP、Si、AlN、GaN、GaInN、AlInN、GaAlN或AlGaInN等。所述外延层120也可以为一金属外延层，如铝、铂、铜或银等。所述外延层120还可以为一合金外延层，如MnGa、CoMnGa或Co2MnGa等。
请一并参阅图14及图15，本发明第二实施例提供一种外延结构体20，其包括：一基底100，一石墨烯层110以及一外延层120。所述基底100一表面具有多个凹槽103形成一图案化的表面。所述石墨烯层110设置于所述基底100图案化的表面，该石墨烯层110具有多个空隙112，所述基底100图案化的表面对应所述石墨烯层110的空隙112的部分暴露。所述外延层120设置于所述基底100图案化的表面，并覆盖所述石墨烯层110。所述石墨烯层110设置于所述外延层120与基底100之间。本发明第二实施例提供的外延结构体20与所述外延结构体10基本相同，其不同在于，本实施例中，所述石墨烯层110所述空隙112为微孔结构。
所述外延结构体20的制备方法与本发明第一实施例的外延结构体10的制备方法基本相同，其区别在于，所述石墨烯层110由单层石墨烯薄膜组成，本发明第二实施例中在石墨烯层110中形成多个微孔结构，所述微孔结构的制备方法包括以下步骤：
首先，将一阳极氧化铝模板(Anodic Aluminum Oxide Template)设置于该单层石墨烯薄膜表面；
其次，通过等离子体刻蚀法将该单层石墨烯薄膜图案化。其中，所述阳极氧化铝模板具有多个成阵列排布的微孔，与阳极氧化铝模板微孔对应处的石墨烯薄膜被等离子体刻蚀去除，从而得到的石墨烯层110为一具有多个微孔的连续石墨烯薄膜。
请一并参阅图16，本发明第三实施例提供一种外延结构体30，其包括：一基底100，一石墨烯层110以及一外延层120。所述外延结构体30与所述外延结构体10的结构基本相同，其不同在于，所述石墨烯层110为多个间隔设置的条形石墨烯，且每个条形石墨烯为多个石墨烯粉末组成的整体结构，所述条形石墨烯的延伸方向与所述凹槽103的延伸方向交叉。优选的，所述条形石墨烯的延伸方向垂直于所述凹槽103的延伸方向。
所述外延结构体30与所述外延结构体10的制备方法基本相同，其不同在于，在刻蚀所述石墨烯层110的过程中，所述石墨烯层110中形成的空隙112垂直于所述凹槽103的延伸方向。
请参阅图17，本发明第四实施例提供一种外延结构体40的制备方法，主要包括以下步骤：
步骤S21，提供一基底100，该基底100具有一外延生长面101；
步骤S22，图案化处理所述外延生长面101，形成多个凹槽103；
步骤S23，在所述图案化的外延生长面101平铺一图案化的石墨烯层110；
步骤S24，在所述设置有石墨烯层110的外延生长面101生长一外延层120。
本发明第四实施例中，外延结构体40的制备方法与本发明第一实施例的外延结构体10的制备方法基本相同，其区别在于，本发明第四实施例中，所述石墨烯层110平铺于所述图案化的外延生长面101，且所述石墨烯层110的起伏趋势与所述外延生长面101的起伏趋势相同。
在步骤S23中，所述石墨烯层110为多个间隔设置的条形石墨烯，且每个条形石墨烯为多个石墨烯粉末组成的整体结构。所述石墨烯层110的制备方法以及将所述石墨烯层110设置于基底100表面的方法包括以下步骤：
首先，制备一石墨烯粉末溶液。
所述石墨烯粉末可以通过液相剥离法、插层剥离法、剖开碳纳米管法、溶剂热法、有机合成法等方法制备。所述石墨烯粉末溶液的溶剂可以为水、乙醇、N-甲基吡咯烷酮、四氢呋喃以及2-氮甲基乙酰胺中的一种或多种。所述石墨烯粉末溶液的浓度为1毫克/毫升～3毫克/毫升。
其次，在基底100的外延生长面101形成连续的石墨烯涂层。
本实施例，将石墨烯粉末溶液滴到基底100的外延生长面101，并进行甩膜旋涂处理，从而得到连续的石墨烯涂层。所述甩膜旋涂的转速为3000转/分钟～5000转/分钟，所述甩膜旋涂的时间为1分钟～2分钟。
最后，将该连续的石墨烯涂层图案化。
所述将该连续的石墨烯涂层图案化方法包括光催化二氧化钛切割法、离子束刻蚀法、原子力显微镜刻蚀法、以及等离子体刻蚀法中的一种或多种。
本实施例中，通过光催化二氧化钛切割石墨烯薄膜，具体包括以下步骤：(a)制备一图案化的金属钛层；(b)将该图案化的金属钛层加热氧化得到一图案化的二氧化钛层；(c)将该图案化的二氧化钛层与石墨烯薄膜接触，并采用紫外光照射该图案化的二氧化钛层；以及(d)去除图案化的二氧化钛层。可以理解，该方法中，得到的石墨烯层110的图案为所述图案化的二氧化钛层的倒结构。
本实施例中所述石墨烯层110由石墨烯粉末组成，对应凹槽103位置处的石墨烯层110贴附于所述凹槽103的底面及侧面，从而是所述石墨烯层110整体贴附于所述图案化的外延生长面101，即所述石墨烯层110的起伏趋势与所述外延生长面101的起伏趋势相同。
在步骤S24中，由于所述石墨烯层110贴附于所述图案化的外延生长面101，对应凹槽103位置处的石墨烯层110贴附在所述凹槽103的底面及侧面，因此所述外延层120在生长过程中，所述外延晶粒1202从所述石墨烯层110的空隙112中生长出来，并逐渐填满所述凹槽103。而对应凹槽103之间位置处，所述外延晶粒1202的生长速度小于所述凹槽103位置处的生长速度，因此当所述外延晶粒1202将所述凹槽103填满后，相互之间逐渐融合并水平生长，形成所述外延层120。所述石墨烯层110夹持于所述基底100与所述外延层120之间，所述外延层120贯穿所述石墨烯层110中的空隙112，并与所述外延生长面101相接触。
请一并参阅图18，本发明第五实施例提供一种外延结构体40，所述外延结构体40包括依次层叠设置的一基底100，一石墨烯层110及一外延层120。所述基底100一表面具有多个凹槽103形成一图案化的外延生长面101，所述石墨烯层110设置于所述图案化的外延生长面101，对应凹槽103位置处的石墨烯层110贴附于所述凹槽103底面，所述外延层120覆盖所述石墨烯层110。
本发明第五实施例提供的外延结构体40与第一实施例中所述外延结构体10结构基本相同，其不同在于，所述外延结构体40中，对应凹槽103位置处的石墨烯层110贴附于所述凹槽103的底面及侧面，从而使所述石墨烯层110整体贴附于所述整个图案化的外延生长面101。所述外延层120覆盖所述石墨烯层110，具体的，所述外延层120与所述基底100将所述石墨烯层110夹持于二者之间，所述外延层120与基底100接触的表面形成多个孔洞，所述石墨烯层110嵌入所述孔洞中。
请参阅图19，本发明第六实施例提供一种外延结构体50，其包括：一基底100，一石墨烯层110以及一外延层120，所述基底100具有多个凹槽103。本发明第三实施例中的外延结构体50的基底100和外延层120的材料，以及基底100、石墨烯层110与外延层120的位置关系与第一实施例的外延结构体10基本相同，其区别在于，本发明第三实施例的石墨烯层110为分散的石墨烯粉末。相邻的石墨烯粉末之间形成所述石墨烯层110的空隙。
所述外延结构体50的制备方法与本发明第一实施例的外延结构体10的制备方法基本相同，其区别在于，直接将石墨烯粉末分散在基底100的外延生长面。
本发明通过将图案化的石墨烯层设置于图案化的外延生长面作为外延衬底制备的外延结构体及其制备方法，具有以下有益效果：
第一，所述基底具有一图案化的生长面，该图案化的表面具有多个微米级的微结构，因此可减小外延生长过程中的位错缺陷。
第二，所述石墨烯层为图形化结构，其厚度、空隙尺寸均可达到纳米级，用来生长外延层时形成的外延晶粒具有更小的尺寸，有利于进一步减少位错缺陷的产生，以获得高质量的外延层。
第三，所述基底的外延生长面具有多个微米级的微结构，且所述石墨烯层的空隙尺寸为纳米级，因此所述外延层从暴露的外延生长面生长，使得生长的外延层与基底之间的接触面积减小，减小了生长过程中外延层与基底之间的应力，从而可以生长厚度较大的外延层，可进一步提高外延层的质量。
第四，由于所述石墨烯薄膜具有极其光滑的表面，以此做为掩模生长的外延层亦形成一光滑的表面，从而使的形成的外延结构体具有良好的性能。
第五，所述外延结构体具有更少的位错缺陷，更高的质量，从而可用于制备性能更加优良的电子器件。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。

Claims (15)

1.一种外延结构体的制备方法，其包括以下步骤：
提供一基底，该基底具有一外延生长面；
处理所述外延生长面，形成多个微米级凹槽，从而形成一图案化的表面；
在所述图案化的表面设置一由石墨烯组成的纯石墨烯层，将对应于凹槽位置处的石墨烯层贴附于所述凹槽的底面及侧面，所述石墨烯层具有多个空隙，所述外延生长面的部分表面通过所述空隙暴露出来；
在所述基底设置有石墨烯层的外延生长面生长一外延层。
2.如权利要求1所述的外延结构体的制备方法，其特征在于，通过湿法刻蚀、干法刻蚀、等离子刻蚀或光刻蚀方法形成多个凹槽。
3.如权利要求2所述的外延结构体的制备方法，其特征在于，所述凹槽刻蚀的宽度为1微米-50微米，所述凹槽间距为1微米-20微米。
4.如权利要求1所述的外延结构体的制备方法，其特征在于，所述石墨烯层为分散的石墨烯粉末。
5.如权利要求1所述的外延结构体的制备方法，其特征在于，所述石墨烯层为一单层石墨烯或多个石墨烯组成的连续的整体结构。
6.如权利要求1所述的外延结构体的制备方法，其特征在于，所述凹槽为多个沿第一方向延伸的凹槽，所述石墨烯层中所述空隙沿第二方向延伸，所述第一方向垂直于第二方向。
7.如权利要求1所述的外延结构体的制备方法，其特征在于，所述石墨烯层中空隙从所述石墨烯层的厚度方向贯穿所述石墨烯层，所述外延层从所述外延生长面通过所述空隙生长出来。
8.如权利要求1所述的外延结构体的制备方法，其特征在于，所述空隙的尺寸为10纳米～120微米，所述石墨烯层的占空比为1:4～4:1。
9.如权利要求1所述的外延结构体的制备方法，其特征在于，所述石墨烯层为一图案化的单层石墨烯薄膜，其制备方法包括以下步骤：
制备一单层石墨烯薄膜；
将该单层石墨烯薄膜转移至所述基底的外延生长面；以及
将该单层石墨烯薄膜图案化。
10.如权利要求9所述的外延结构体的制备方法，其特征在于，所述单层石墨烯薄膜的制备方法为化学气相沉积法、机械剥离法、静电沉积法、碳化硅热解法中的一种或多种。
11.如权利要求9所述的外延结构体的制备方法，其特征在于，所述将该单层石墨烯薄膜图案化方法包括光催化二氧化钛切割法、原子力显微镜刻蚀法、以及等离子体刻蚀法中的一种或多种。
12.如权利要求9所述的外延结构体的制备方法，其特征在于，所述将该单层石墨烯薄膜图案化方法为光催化二氧化钛切割法，其具体包括以下步骤：
制备一图案化的金属钛层；
将该图案化的金属钛层加热氧化得到一图案化的二氧化钛层；
将该图案化的二氧化钛层与石墨烯薄膜接触，并采用紫外光照射该图案化的二氧化钛层；以及
去除图案化的二氧化钛层。
13.如权利要求12所述的外延结构体的制备方法，其特征在于，所述制备一图案化的金属钛层的方法为将金属钛直接沉积在一图案化的碳纳米管结构表面。
14.如权利要求13所述的外延结构体的制备方法，其特征在于，所述碳纳米管结构为一从碳纳米管阵列中拉取获得的碳纳米管膜。
15.如权利要求13所述的外延结构体的制备方法，其特征在于，所述将该图案化的金属钛层加热氧化的方法为给碳纳米管结构通入电流。
CN201210122535.7A 2012-04-25 2012-04-25 外延结构体的制备方法 Active CN103377876B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210122535.7A CN103377876B (zh) 2012-04-25 2012-04-25 外延结构体的制备方法
TW101115890A TWI477665B (zh) 2012-04-25 2012-05-04 外延結構體的製備方法
US13/713,542 US8859402B2 (en) 2012-04-25 2012-12-13 Method for making epitaxial structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210122535.7A CN103377876B (zh) 2012-04-25 2012-04-25 外延结构体的制备方法

Publications (2)

Publication Number Publication Date
CN103377876A CN103377876A (zh) 2013-10-30
CN103377876B true CN103377876B (zh) 2016-12-14

Family

ID=49462832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210122535.7A Active CN103377876B (zh) 2012-04-25 2012-04-25 外延结构体的制备方法

Country Status (3)

Country Link
US (1) US8859402B2 (zh)
CN (1) CN103377876B (zh)
TW (1) TWI477665B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378224B (zh) * 2012-04-25 2016-06-29 清华大学 外延结构的制备方法
CN103871946B (zh) * 2014-01-09 2016-08-17 山东师范大学 基于小尺寸目标基底的大面积石墨烯转移支撑架及方法
CN104979442A (zh) * 2015-06-30 2015-10-14 南京大学 一种ⅲ族氮化物外延晶体及其生长方法
FR3053054B1 (fr) * 2016-06-28 2021-04-02 Commissariat Energie Atomique Structure de nucleation adaptee a la croissance epitaxiale d’elements semiconducteurs tridimensionnels
CN111341648B (zh) * 2018-12-18 2022-09-13 中国科学院半导体研究所 在图形衬底上生长氮化物薄膜结构及其方法
CN111482149A (zh) * 2019-01-25 2020-08-04 清华大学 光催化结构及其制备方法
CN114604865B (zh) * 2020-12-09 2024-03-01 清华大学 石墨烯纳米带复合结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868030A (zh) * 2003-09-12 2006-11-22 哥本哈根大学 包含延长纳米级元件的器件及制造方法
CN102263013A (zh) * 2011-08-01 2011-11-30 中国科学院上海微系统与信息技术研究所 石墨烯的图形化方法
CN102263171A (zh) * 2011-06-24 2011-11-30 清华大学 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922375A (ja) * 1982-07-28 1984-02-04 Matsushita Electric Ind Co Ltd 発光半導体装置
US20090315554A1 (en) * 2008-06-20 2009-12-24 Honeywell International Inc. Integrated three-dimensional magnetic sensing device and method to fabricate an integrated three-dimensional magnetic sensing device
US9991391B2 (en) * 2008-07-25 2018-06-05 The Board Of Trustees Of The Leland Stanford Junior University Pristine and functionalized graphene materials
KR20120029276A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 질화물 단결정 제조 방법, 이를 이용한 질화물 반도체 발광 소자 및 그 제조 방법
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868030A (zh) * 2003-09-12 2006-11-22 哥本哈根大学 包含延长纳米级元件的器件及制造方法
CN102263171A (zh) * 2011-06-24 2011-11-30 清华大学 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用
CN102263013A (zh) * 2011-08-01 2011-11-30 中国科学院上海微系统与信息技术研究所 石墨烯的图形化方法

Also Published As

Publication number Publication date
TW201343988A (zh) 2013-11-01
CN103377876A (zh) 2013-10-30
TWI477665B (zh) 2015-03-21
US8859402B2 (en) 2014-10-14
US20130288459A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
CN103374751B (zh) 具有微构造的外延结构体的制备方法
CN103378224B (zh) 外延结构的制备方法
CN103377876B (zh) 外延结构体的制备方法
CN103378223B (zh) 外延结构体的制备方法
CN103378239B (zh) 外延结构体
CN103378238B (zh) 发光二极管
CN103378234B (zh) 发光二极管
CN103378236B (zh) 具有微构造的外延结构体
CN103378247B (zh) 外延结构体
CN103378237B (zh) 外延结构
CN103367569B (zh) 外延结构体
CN103367553B (zh) 外延衬底的制备方法
CN108288583A (zh) 一种采用硅基底生长氮化镓外延的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant