CN101436531A - 用于制备化合物半导体衬底的方法 - Google Patents

用于制备化合物半导体衬底的方法 Download PDF

Info

Publication number
CN101436531A
CN101436531A CNA2008102114942A CN200810211494A CN101436531A CN 101436531 A CN101436531 A CN 101436531A CN A2008102114942 A CNA2008102114942 A CN A2008102114942A CN 200810211494 A CN200810211494 A CN 200810211494A CN 101436531 A CN101436531 A CN 101436531A
Authority
CN
China
Prior art keywords
compound semiconductor
substrate
epitaxial layer
semiconductor epitaxial
spheroid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102114942A
Other languages
English (en)
Other versions
CN101436531B (zh
Inventor
李浩准
金容进
李东键
金杜洙
金知勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Publication of CN101436531A publication Critical patent/CN101436531A/zh
Application granted granted Critical
Publication of CN101436531B publication Critical patent/CN101436531B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明是有关一种用于制备化合物半导体衬底的方法。所述方法包含：在衬底上涂覆多个球体；在涂覆有球体的衬底上生长化合物半导体外延层，同时使得在球体下方形成孔隙；以及冷却上面生长化合物半导体外延层的衬底，使得衬底和化合物半导体外延层沿着孔隙自动分离。球体处理可减少位错产生。另外，因为通过自动分离来分离衬底和化合物半导体外延层，所以不需要激光剥离过程。

Description

用于制备化合物半导体衬底的方法
技术领域
本发明涉及一种由氮化镓(gallium nitride，GaN)或镓和其它金属的氮化物形成的化合物半导体层和一种用于形成所述化合物半导体层的方法。本发明还涉及一种用于制备在制造包含化合物半导体层的电子或光电装置(photo-electronic devices)中所使用的衬底的方法。本发明关于用于在衬底上形成高质量化合物半导体层的技术领域，且更明确地说，关于用于通过将衬底与化合物半导体层分离来制备独立式化合物半导体衬底的技术领域。
背景技术
基于III族元素或V族元素的氮化物的半导体材料已经在电子和光电领域中占有重要地位，其将越来越重要。实际上，基于氮化物的半导体材料可用于广泛范围的领域，从激光二极管(laser diode，LD)到在高频率和高温度下操作的晶体管。基于氮化物的半导体材料还可用于紫外光检测器(ultraviolet photo-detectors)、表面声波检测器(surfaceacoustic wave detectors)和发光二极管(light emitting diodes)。
举例来说，虽然氮化镓以其在蓝色发光二极管和高频高温晶体管中的可用性著称，但还正对其进行广泛研究以用于微电子装置。如本文中所使用，氮化镓包含氮化镓合金，例如氮化铝镓(aluminum galliumnitride，AlGaN)、氮化铟镓(indium gallium nitride，InGaN)和氮化铝铟镓(aluminum indium gallium nitride，AlInGaN)。
生长具有低缺陷密度的氮化镓层在制造氮化镓微电子装置中较为重要。已知上面生长氮化镓的衬底是缺陷的一个原因。然而，难以制备没有缺陷的氮化镓衬底或用于生长氮化镓的衬底。因为氮化镓难以熔化，所以例如丘克拉斯基(Czochralski)方法等典型方法(其中从熔化物生长晶体)不能用于生产用于所述衬底的氮化镓单晶体。当然，氮化镓可在极高压力下熔化，然而由于低生产率的缘故，这在当前不可用于商业用途。
因此，在此类装置中，最常用于生长氮化镓层的是异质衬底，例如蓝宝石衬底(sapphire substrate)、碳化硅(silicon carbide，SiC)衬底和硅衬底。然而，由于此类衬底材料与氮化镓之间的晶格失配和热膨胀系数差异的缘故，可能在衬底上所生长的氮化镓层中产生大量位错(dislocations)，从而造成氮化镓层破裂和弯曲。因此，通常在上面生长氮化镓层之前，在所述衬底上形成多种缓冲层，或者使用外延横向过生长(epitaxial lateral overgrowth，ELO)方法以减少位错产生。
在典型的ELO方法中，使用条带状二氧化硅(silicon dioxide，SiO2)掩膜以减少衬底与氮化镓层之间的晶格失配和热膨胀系统差异所造成的应力。下文将参看图1描述所述典型的ELO方法，图1是根据典型的ELO方法在上面生长氮化镓层的衬底的横截面图。
在典型的ELO方法中，在熔炉中在衬底1上生长氮化镓层2，且接着从熔炉中取出衬底1。将所述衬底放置在沉积设备中，使得在氮化镓层上沉积二氧化硅(silicon dioxide，SiO2)层，且接着从沉积设备中取出衬底1。使用光刻技术(photolithography technique)对二氧化硅层进行图案化，以在氮化镓层上形成二氧化硅掩膜3，且接着再次将衬底1放置在熔炉中，使得在氮化镓层2上生长ELO氮化镓层4。
ELO氮化镓层4的在二氧化硅掩膜3上方横向生长的一部分与纵向生长的部分相比具有相对较高的质量。这是因为例如位错等缺陷不能传播穿过横向生长部分。因此，通过在ELO氮化镓层4的在二氧化硅掩膜3上方横向生长的那部分中形成装置，可获得优良特性。
然而，所述ELO方法需要上述复杂过程，例如用于形成二氧化硅掩膜的额外外部过程，从而增加了加工时间和加工成本。另外，最近，随着使用多个二氧化硅掩膜来改进并放大ELO的功能，用于形成二氧化硅掩膜和生长氮化镓层的过程的数目也相应增加。因此，这可能导致加工成本、过程复杂性、时间损耗和经济损耗增加，且因此导致降低的加工产量。
第2004-0078208号韩国专利特许公开案揭示一种用于通过形成凹槽以减少蓝宝石衬底与氮化镓层之间的接触面积来制备氮化镓衬底的方法来代替所述ELO方法。根据所述方法，在蓝宝石衬底的上表面和下表面上分别生长氮化镓外延层。具体地说，在熔炉中在蓝宝石衬底的上表面上生长第一氮化镓外延层。将所述蓝宝石衬底从熔炉中取出，将其倒置，且接着再次放置在所述熔炉中，使得在另一表面(即，蓝宝石衬底的下表面)上生长第二氮化镓外延层。接下来，使用光刻工艺对下表面执行掩膜图案化，且蚀刻第二氮化镓外延层以形成多个凹槽。此后，向其施加激光束以蚀刻第一氮化镓外延层的对应于所述多个凹槽部分的部分。因而，在蓝宝石的上表面上形成孔隙状凹槽。通过使用这些凹槽，生长第三氮化镓外延层。
根据上述方法，所述凹槽防止蓝宝石衬底与用于生长第三氮化镓外延层的氮化镓层接触。如此，可减少在所述凹槽上方在氮化镓层中产生位错，且减少当温度从生长温度降低到室温时由热膨胀系数差异造成的裂缝和弯曲。然而，所述方法需要额外过程，例如分别在蓝宝石衬底的上表面和下表面上生长氮化镓层，对氮化镓层执行掩膜图案化，以及施加激光束以在蓝宝石衬底的上表面上形成凹槽。这可导致加工时间和加工成本增加。
另外，当在蓝宝石衬底上生长氮化镓外延层之后移除蓝宝石衬底以将所述氮化镓外延层用作独立式氮化镓衬底时，将蓝宝石衬底与氮化镓外延层分离需要额外过程，例如激光剥离(laser lift-off)。这还可能增加加工成本并减少加工产量，因为用以将蓝宝石衬底与氮化镓外延层分离所施加的热量可能造成多种缺陷，例如氮化镓外延层中的裂缝和弯曲。如果衬底由硅形成，那么可易于通过抛光或化学蚀刻来将其移除。然而，硅衬底还受到限制，即难以在其上形成高质量氮化镓外延层。
如上文所述，虽然用于制造良好质量的氮化镓衬底的掩膜图案化工艺可有效减少位错，但其可能增加加工时间和加工成本。
发明内容
本发明的目的在于，克服现有的制备化合物半导体衬底的方法存在的缺陷，而提供一种新的用于制备化合物半导体衬底的方法，所要解决的技术问题是使其更简单且更经济，其与典型的掩膜图案化工艺相比，同等有效或更有效地减少位错。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达到上述目的，根据示范性实施例，一种用于制备化合物半导体衬底的方法包含：在衬底上涂覆多个球体；在涂覆有球体的衬底上生长化合物半导体外延层，同时使得在所述球体下方形成孔隙；以及冷却上面生长化合物半导体外延层的衬底，使得衬底和化合物半导体外延层沿着所述孔隙自动分离。
所述方法可进一步包含在冷却所述衬底之后移除所述球体。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。为达到上述目的，根据另一示范性实施例，一种用于制备化合物半导体衬底的方法包含：在衬底上涂覆多个球体；在涂覆有球体的衬底上生长第一化合物半导体外延层到达小于所述球体的尺寸的厚度；通过从上面生长第一化合物半导体外延层的衬底移除球体而形成多个孔隙；在具有孔隙的第一化合物半导体外延层上生长第二化合物半导体外延层；以及冷却上面生长第一和第二化合物半导体外延层的衬底，使得第一化合物半导体外延层和第二化合物半导体外延层沿着孔隙自动分离。
球体可以是硅石球、蓝宝石球、氧化锆球或氧化钇-氧化锆球。化合物半导体可包含氮化镓(gallium nitride，GaN)、氮化铝(aluminum nitride，AlN)、氮化铟(indium nitride，InN)或其组合(Ga1-xA11-yIn1-Zn，其中0≤x，y，z≤1)。衬底可由蓝宝石(Al2O3)、碳化硅(silicon carbide，SiC)或硅(Si)形成。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明用于制备化合物半导体衬底的方法至少具有下列优点及有益效果：
如上文所述，在衬底上涂覆球体，且在其上生长化合物半导体外延层。球体减少位错产生，从而提高所生长的化合物半导体外延层的质量。在从生长温度冷却化合物半导体外延层的同时，位于球体下方的孔隙使得半导体外延层与衬底自动分离。因此，可在不需要例如激光剥离等额外分离过程的情况下制备具有良好质量的化合物半导体衬底。因而，与相关技术相比，可通过简单过程减少加工时间和加工成本，并增加加工产量。
综上所述，本发明有关一种用于制备化合物半导体衬底的方法。所述方法包含：在衬底上涂覆多个球体；在涂覆有球体的衬底上生长化合物半导体外延层，同时使得在球体下方形成孔隙；以及冷却上面生长化合物半导体外延层的衬底，使得衬底和化合物半导体外延层沿着孔隙自动分离。球体处理可减少位错产生。另外，因为通过自动分离来分离衬底和化合物半导体外延层，所以不需要激光剥离过程。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是根据典型的ELO方法在上面生长氮化镓层的衬底的横截面图。
图2A到图5说明本发明根据示范性实施例的用于制备化合物半导体衬底的方法。
图6是上面两次执行球体涂覆的样本的透射电子显微镜(transmissionelectron microscope，TEM)图像。
图7A到图10说明本发明根据另一示范性实施例的用于制备化合物半导体衬底的方法。
具体实施方式
下文将参看附图详细描述具体实施例。然而，本发明可以不同形式实施且不应解释为限于本文所陈述的实施例。而是，提供这些实施例以使得本发明将为彻底且详尽的，并且将本发明的范围全面传达给所属领域的技术人员。在附图中，为了清楚说明而夸示元件的形状，且相同参考数字始终指代相同元件。所属领域的技术人员将了解，当本文中将例如层等元件称为位于其它元件“上方/下方”时，所述元件可直接位于其它元件上方/下方，且也可存在一个或一个以上介入元件。
本发明的实施例主要集中在衬底上的球体处理。与典型的掩膜图案化工艺相比，所述球体处理同等有效或更有效地减少位错。另外，球体可在衬底与化合物半导体外延层之间产生孔隙，使得所述衬底和所述化合物半导体外延层沿着所述孔隙自动分离。
(实施例)
图2A到图5说明根据示范性实施例的用于制备化合物半导体衬底的方法。图2A和图3到图5是横截面图，且图2B是平面图。
参看图2A和2B，在衬底10上涂覆多个球体20。
衬底10可由蓝宝石、碳化硅(silicon carbide，SiC)、硅或适合于生长化合物半导体外延层的任何其它典型的半导体材料形成。举例来说，衬底10可由砷化镓(gallium arsenide，GaAs)单晶体、尖晶石单晶体、磷化铟(indium phosphide，InP)单晶体、碳化硅(silicon carbide，SiC)单晶体或氮化镓(gallium nitride，GaN)单晶体形成。另外，可在这些单晶体上形成氮化镓(gallium nitride，GaN)的缓冲层。因为所有所述材料均分别具有优点和弱点，所以可根据要求恰当地选择用于衬底的材料。举例来说，当需要大面积时，衬底可由硅形成。
球体20可由金属氧化物形成，例如硅石(SiO2)、蓝宝石(Al2O3)、氧化锆(ZrO2)和氧化钇-氧化锆(Y2O3-ZrO2)。优选的是，球体20可由基于稳定氧化物的材料形成，所述稳定氧化物即使在化合物半导体外延层的生长温度下也不会与衬底10和化合物半导体外延层30反应，这将在稍后描述。球体20可由多种材料形成，且也可购得。球体20可具有较广范围的尺寸，从几纳米到几十微米。鉴于尺寸和制造与移除的简易性，球体优选由硅石形成。在2005年3月9日申请的第2005-0019605号韩国专利申请案中描述一种用于生产硅石球的方法。
在将球体20散布在合适溶剂中之后，可使用例如投放(dropping)、浸渍涂覆(dip coating)和旋转涂覆(spin coating)等简单方法来将球体20涂覆在衬底10上。如果有必要的话，可执行干燥以蒸发溶剂。可使用球体在溶剂中的装载密度(loading density)、涂覆厚度、涂覆次数等来控制衬底10上的球体的密度。
接下来，如图3所示，将涂覆有球体20的衬底10放置在熔炉中，使得在衬底10上生长化合物半导体外延层30。将化合物半导体外延层30生长到大于球体20的尺寸的厚度。也就是说，将化合物半导体外延层30生长为完全覆盖球体20。将化合物半导体外延层30生长到足够用于最终化合物半导体衬底的厚度。
可使用金属有机化学汽相沉积(metal-organic chemical vapordeposition，MOCVD)、分子束外延(molecular beam epitaxy，MBE)或氢化物汽相外延(hydride vapor phase epitaxy，HVPE)来生长化合物半导体外延层30。化合物半导体外延层30可由氮化镓(gallium nitride，GaN)、氮化铝(aluminum nitride，AlN)、氮化铟(indium nitride，InN)或其组合(Ga1-xA11-yIn1-zN，其中0≤x，y，z≤1)形成。也就是说，化合物半导体外延层30可由氮化镓合金形成，例如氮化铝镓(aluminum galliumnitride，AlGaN)、氮化铟镓(indium gallium nitride，InGaN)和氮化铝铟镓(aluminum indium gallium nitride，AlInGaN)。
举例来说，为了使用MOCVD生长氮化镓外延层，可向衬底10的表面施加包含镓(gallium，Ga)的金属有机(metal organic，MO)源，例如三甲基镓(trimethyl gallium，TMGa)、三乙基镓(triethyl gallium，TEGa)和氯化镓(gallium chloride，GaCl3)，以及含氮气体，例如氮气(nitrogen，N2)、氨气(ammonia，NH3)和叔丁胺(tertiary butyl amine，N(C4H9)H2)。为了使用HVPE生长氮化镓外延层，将含有镓的容器放置在熔炉中且接着在容器周围通过加热器加热以熔化所述镓。熔化的镓与氯化氢(hydrogenchloride，HCl)反应，以产生氯化镓(gallium chloride，GaCl)气体。所述氯化镓气体与氨气(ammonia，NH3)反应以形成氮化镓。
球体20充当典型的掩膜图案，因为其不覆盖衬底10的整个表面。也就是说，开始在衬底10的暴露上表面上发生化合物半导体外延层30的若干部分的成核和生长。此后，由于外延横向过生长(epitaxial lateralovergrowth，ELO)的缘故，横向生长前端在球体20上方彼此接合，且接着，化合物半导体外延层30进一步向上延伸。因而，由于球体20，位错经弯曲，进而改进化合物半导体外延层30的光学特性和结晶特性。另外，在球体20下方形成孔隙35。
在约1,000℃的高温下生长化合物半导体外延层30。为了将上面生长化合物半导体外延层30的衬底10从熔炉中取出，不可避免地将衬底10冷却到较低温度，例如室温。在冷却期间，应力集中在孔隙处以形成脆弱界面。因而，可易于沿着孔隙35分离衬底10和化合物半导体外延层30。即使在冷却之后没有立即将其完全分离，其也处于易于仅被非常小的机械力(例如，由工人施加)分离的状态。如上文所述，因为衬底10和化合物半导体外延层30可通过自动分离而分离，所以不需要额外的激光剥离过程。
此处，球体20不仅可与化合物半导体外延层30分离，而且可与衬底10分离。然而，还可能的是，某些球体20保留在衬底10上，且其它球体保留在化合物半导体外延层30上。另外，还可能的是，所有球体20均保留在化合物半导体外延层30上。因此，在化合物半导体外延层30本身用作化合物半导体衬底的情况下，可能需要移除保留在化合物半导体外延层30上的球体20。可使用例如超声波清洁和兆声波清洁等机械方法或化学蚀刻容易地分离或移除球体30，因为它们并未坚固地附接到其。具体地说，如果球体由硅石制成，那么可通过将化合物半导体外延层30浸没在HF稀释液中而容易地以化学方式将其蚀刻掉。在移除球体20之后，化合物半导体外延层30的表面是不平坦的。因此，可执行恰当的抛光以制备最终的化合物半导体衬底30’，如图5所示。举例来说，当氮化镓生长为化合物半导体外延层30时，可获得氮化镓衬底，且当氮化铝生长为化合物半导体外延层30时，可获得氮化铝衬底。
如上文所述，与典型的掩膜图案化工艺相比，简单的球体处理可减少加工时间和加工成本。同时，简单的球体处理可在氮化镓生长期间减少在内部产生线性位错。此外，可省略用于将氮化镓与衬底分离的分离过程。
可重复执行涂覆球体20和生长化合物半导体外延层30的循序过程，以改进化合物半导体外延层30的质量。也就是说，可在图3的化合物半导体外延层30上再次执行球体20的涂覆和化合物半导体外延层30的生长。球体20的多个层可使得位错在化合物半导体外延层30中初次且再次弯曲。
图6是上面两次执行球体涂覆的样本的透射电子显微镜(transmissionelectron microscope，TEM)图像。也就是说，通过在蓝宝石衬底10a上涂覆硅石球20a、生长氮化镓外延层30a、再次在氮化镓外延层30a上涂覆硅石球20a且接着进一步生长氮化镓层30a来获得所述样本。
如图6所示，在硅石球20a下方形成孔隙35a。因此，可通过球体20a弯曲位错40，且蓝宝石衬底10a和氮化镓外延层30a处于易于沿着孔隙35a分离的状态。
图7A到图10说明根据另一示范性实施例的用于制备化合物半导体衬底的方法。图7A、8A、9和10是横截面图，且图7B和8B分别是图7A和8A的上表面的扫描电子显微镜(scanning electron microscope，SEM)图像。
如上文参看图2所描述，在衬底10上涂覆多个球体。
接下来，如图7A和7B所示，将衬底10放置在熔炉中，使得在衬底10上生长第一化合物半导体外延层50。第一化合物半导体外延层50生长到小于球体20的尺寸的厚度。也就是说，第一化合物半导体外延层50不完全覆盖球体20以在后续过程中移除球体20。
优选的是，第一化合物半导体外延层50由化学性质稳定的材料形成，即具有与用于将在后续过程中生长的第二化合物半导体外延层60的材料相同或相似的结晶特性的材料。如此，可在第一化合物半导体外延层50与第二化合物半导体外延层60之间将结晶差异和随之的晶体缺陷密度减到最小。也就是说，第一化合物半导体外延层50由具有与用于第二化合物半导体外延层60的材料相同或相似的晶格常数和热膨胀系数的材料形成，使得第一化合物半导体外延层50充当缓冲层。
可使用MOCVD、MBE、HVPE等生长第一化合物半导体外延层50。第一化合物半导体外延层50可由氮化镓(gallium nitride，GaN)、氮化铝(aluminum nitride，AlN)、氮化铟(indium nitride，InN)或其组合(Ga1-xA11-yIn1-zN，其中0≤x，y，z≤1)形成。
此后，从衬底10移除球体20。如上文所述，可使用超声波清洁、兆声波清洁或化学蚀刻容易地移除球体20。如图8A和8B所示，在移除球体20的地方形成近似球形孔隙55，以暴露衬底10的上表面的一部分。因而，具有孔隙55的第一化合物半导体外延层50保留在衬底10上。
参看图9，在第一化合物半导体外延层50上生长第二化合物半导体外延层60。也可使用MOCVD、MBE、HVPE等来生长第二化合物半导体外延层60。第二化合物半导体外延层60由氮化镓(gallium nitride，GaN)、氮化铝(aluminum nitride，AlN)、氮化铟(indium nitride，InN)或其组合(Ga1-A11-yIn1-zN，其中0≤x，y，z≤1)形成。第二化合物半导体外延层60具有充当最终化合物半导体衬底的合适厚度。
第二化合物半导体外延层60在第一化合物半导体外延层50上生长到所需厚度，且同时，横向生长前端彼此接合。结果，在其中具有多个空隙(vacancies)(即，所述多个孔隙55)的第一化合物半导体外延层50上形成连续的第二化合物半导体外延层60。
第二化合物半导体外延层60的生长温度为约1,000℃。为了将上面生长第二化合物半导体外延层60的衬底10从熔炉中取出，不可避免地将衬底10冷却到较低温度。在冷却期间，应力集中在孔隙55处以形成脆弱界面。因此，如图10所示，第二化合物半导体外延层60可沿着孔隙55而与衬底10和第一化合物半导体外延层50分离。即使在冷却之后没有立即将其完全分离，其也处于易于仅被非常小的机械力分离的状态。如上文所述，通过借助于自动分离来分离第二化合物半导体外延层60，可获得化合物半导体衬底。
如上文所述，在衬底上涂覆球体，且在其上生长化合物半导体外延层。球体减少位错产生，从而提高所生长的化合物半导体外延层的质量。在从生长温度冷却化合物半导体外延层的同时，位于球体下方的孔隙使得半导体外延层与衬底自动分离。因此，可在不需要例如激光剥离等额外分离过程的情况下制备具有良好质量的化合物半导体衬底。因而，与相关技术相比，可通过简单过程减少加工时间和加工成本，并增加加工产量。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种用于制备化合物半导体衬底的方法，其特征在于其包括以下步骤：
在衬底上涂覆多个球体；
在涂覆有所述球体的所述衬底上生长化合物半导体外延层，同时使得在所述球体下方形成孔隙；以及
冷却上面生长所述化合物半导体外延层的所述衬底，使得所述衬底和所述化合物半导体外延层沿着所述孔隙自动分离。
2、根据权利要求1所述的用于制备化合物半导体衬底的方法，其特征在于其进一步包括在所述衬底的所述冷却之后移除所述球体。
3、根据权利要求1或2所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的球体是硅石球、蓝宝石球、氧化锆球或氧化钇-氧化锆球。
4、根据权利要求2所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的球体是硅石球，且通过化学蚀刻移除。
5、根据权利要求1或2所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的化合物半导体外延层包括氮化镓、氮化铝、氮化铟或其组合。
6、根据权利要求1或2所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的衬底由蓝宝石、碳化硅或硅形成。
7、一种用于制备化合物半导体衬底的方法，其特征在于其包括以下步骤：
在衬底上涂覆多个球体；
在涂覆有所述球体的所述衬底上生长第一化合物半导体外延层到达小于所述球体的尺寸的厚度；
通过从上面生长所述第一化合物半导体外延层的所述衬底移除所述球体来形成多个孔隙；
在具有所述孔隙的所述第一化合物半导体外延层上生长第二化合物半导体外延层；以及
冷却上面生长所述第一化合物半导体外延层和所述第二化合物半导体外延层的所述衬底，使得所述第一化合物半导体外延层和所述第二化合物半导体外延层沿着所述孔隙自动分离。
8、根据权利要求7所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的球体是硅石球、蓝宝石球、氧化锆球或氧化钇-氧化锆球。
9、根据权利要求7所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的球体是硅石球，且通过化学蚀刻移除。
10、根据权利要求7所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的第一化合物半导体外延层和所述第二化合物半导体外延层包括氮化镓、氮化铝、氮化铟或其组合。
11、根据权利要求7所述的用于制备化合物半导体衬底的方法，其特征在于其中所述的衬底由蓝宝石、碳化硅或硅形成。
CN2008102114942A 2007-10-24 2008-09-26 用于制备化合物半导体衬底的方法 Expired - Fee Related CN101436531B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0107090 2007-10-24
KR1020070107090A KR100921789B1 (ko) 2007-10-24 2007-10-24 화합물 반도체 기판 제조 방법
KR1020070107090 2007-10-24

Publications (2)

Publication Number Publication Date
CN101436531A true CN101436531A (zh) 2009-05-20
CN101436531B CN101436531B (zh) 2012-07-04

Family

ID=40130585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102114942A Expired - Fee Related CN101436531B (zh) 2007-10-24 2008-09-26 用于制备化合物半导体衬底的方法

Country Status (6)

Country Link
US (2) US7816241B2 (zh)
EP (2) EP2053637A3 (zh)
JP (1) JP2009102218A (zh)
KR (1) KR100921789B1 (zh)
CN (1) CN101436531B (zh)
TW (1) TWI442454B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107532330A (zh) * 2015-03-23 2018-01-02 Tdk株式会社 氧化铝基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776152B2 (en) * 2006-11-01 2010-08-17 Raytheon Company Method for continuous, in situ evaluation of entire wafers for macroscopic features during epitaxial growth
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
US8680510B2 (en) 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
CN102719888B (zh) * 2011-03-29 2015-11-25 清华大学 具有纳米微结构基板的制备方法
US20150087137A1 (en) * 2011-03-07 2015-03-26 Snu R&Db Foundation Nitride thin film stucture and method of forming the same
CN102817074B (zh) * 2012-07-23 2015-09-30 北京燕园中镓半导体工程研发中心有限公司 基于原位应力控制的iii族氮化物厚膜自分离方法
JP5997373B2 (ja) * 2013-08-21 2016-09-28 シャープ株式会社 窒化物半導体発光素子
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
JP6465114B2 (ja) * 2014-08-12 2019-02-06 Tdk株式会社 アルミナ基板
KR101636140B1 (ko) * 2014-08-22 2016-07-07 한양대학교 산학협력단 발광 소자 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
KR20040078208A (ko) 2003-03-03 2004-09-10 엘지전자 주식회사 질화갈륨 기판 제조 방법
KR20050019605A (ko) 2003-08-20 2005-03-03 주식회사 닥터골드 귀금속 판매 관리 방법
KR20050029735A (ko) * 2003-09-22 2005-03-28 엘지전자 주식회사 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
US7253104B2 (en) * 2003-12-01 2007-08-07 Micron Technology, Inc. Methods of forming particle-containing materials
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
WO2006092226A2 (de) 2005-03-02 2006-09-08 Autoliv Development Ab Rohrförmiges gasleitelement, gaserzeugungs- und zuführeinheit und vorhanggassack-einheit
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2006352079A (ja) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd 自立基板、その製造方法及び半導体発光素子
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US8691674B2 (en) * 2005-09-29 2014-04-08 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
CN100585885C (zh) * 2006-01-27 2010-01-27 杭州士兰明芯科技有限公司 蓝宝石衬底粗糙化的发光二极管及其制造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
KR100831843B1 (ko) * 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
US7560747B2 (en) * 2007-05-01 2009-07-14 Eastman Kodak Company Light-emitting device having improved light output
TWI338387B (en) * 2007-05-28 2011-03-01 Delta Electronics Inc Current spreading layer with micro/nano structure, light-emitting diode apparatus and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107532330A (zh) * 2015-03-23 2018-01-02 Tdk株式会社 氧化铝基板
CN107532330B (zh) * 2015-03-23 2020-08-07 Tdk株式会社 氧化铝基板

Also Published As

Publication number Publication date
US20100330784A1 (en) 2010-12-30
KR100921789B1 (ko) 2009-10-15
EP2333817A3 (en) 2012-05-23
TW200919551A (en) 2009-05-01
JP2009102218A (ja) 2009-05-14
TWI442454B (zh) 2014-06-21
KR20090041536A (ko) 2009-04-29
US8158496B2 (en) 2012-04-17
EP2333817A2 (en) 2011-06-15
US20090111250A1 (en) 2009-04-30
EP2333817B1 (en) 2015-04-15
EP2053637A3 (en) 2010-04-28
EP2053637A2 (en) 2009-04-29
US7816241B2 (en) 2010-10-19
CN101436531B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN101436531B (zh) 用于制备化合物半导体衬底的方法
US6403451B1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP5827674B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US7723217B2 (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP2009167057A (ja) 窒化物半導体基板の製造方法
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JP2006222360A (ja) Ｉｉｉ−ｖ族窒化物半導体及びその製造方法
WO2010116596A1 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法及びｉｉｉ族窒化物半導体層成長用基板
US20140127890A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals
KR20090044707A (ko) 화합물 반도체 기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704